JP2006261339A - 有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器 - Google Patents

有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器 Download PDF

Info

Publication number
JP2006261339A
JP2006261339A JP2005075751A JP2005075751A JP2006261339A JP 2006261339 A JP2006261339 A JP 2006261339A JP 2005075751 A JP2005075751 A JP 2005075751A JP 2005075751 A JP2005075751 A JP 2005075751A JP 2006261339 A JP2006261339 A JP 2006261339A
Authority
JP
Japan
Prior art keywords
organic semiconductor
layer
semiconductor device
semiconductor layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005075751A
Other languages
English (en)
Other versions
JP4349307B2 (ja
Inventor
Hitoshi Yamamoto
均 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005075751A priority Critical patent/JP4349307B2/ja
Priority to US11/372,213 priority patent/US7390694B2/en
Priority to CNA2006100937185A priority patent/CN1881647A/zh
Priority to KR1020060023950A priority patent/KR100766513B1/ko
Publication of JP2006261339A publication Critical patent/JP2006261339A/ja
Priority to US12/153,517 priority patent/US20080230778A1/en
Application granted granted Critical
Publication of JP4349307B2 publication Critical patent/JP4349307B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/191Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114Poly-phenylenevinylene; Derivatives thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/115Polyfluorene; Derivatives thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/151Copolymers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】作動速度の速い有機半導体装置を容易に製造し得る有機半導体装置の製造方法、作動速度の速い有機半導体装置、信頼性の高い電子デバイスおよび電子機器を提供すること。
【解決手段】本発明は、ゲート電極50と、ソース電極20aと、ドレイン電極20bと、有機半導体層30と、ゲート電極50に対してソース電極20aおよびドレイン電極20bを絶縁するゲート絶縁層40と、これらを支持する基板500とを有するアクティブマトリクス装置(有機半導体装置)の製造方法であり、有機半導体層30を形成するのに先立って、基板500上に、主として液晶性のコアを有する有機高分子材料で構成され、所定方向に配向したバッファ層(下地層)60を形成し、その後、有機半導体層30を形成することにより、有機半導体層30をバッファ層60の配向方向に沿って配向させる。
【選択図】図2

Description

本発明は、有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器に関するものである。
近年、半導体的な電気伝導を示す有機材料(有機半導体材料)を使用した薄膜トランジスタの開発が進められている。この薄膜トランジスタは、半導体層を高温・高真空を必要としない溶液プロセスによって形成することができ、また、薄型軽量化に適すること、可撓性を有すること、材料コストが安価であること等の長所を有しており、フレキシブルディスプレイ等のスイッチング素子として期待されている。
このような薄膜トランジスタとしては、ゲート電極、ソース電極、ドレイン電極、有機半導体層およびゲート絶縁層を、それぞれ有機材料で構成したものが提案されている(例えば、非特許文献1参照)。
ところで、薄膜トランジスタの性能を評価する物性値の一つとして、半導体層におけるキャリア移動度がある。この半導体層におけるキャリア移動度が大きい程、薄膜トランジスタの作動速度が速いことを意味する。
ところが、有機半導体層は、一般にシリコン等で構成される無機半導体層に比べて、キャリア移動度が2桁以上低く、有機半導体層を有する薄膜トランジスタでは、その作動速度を上げるのが非常に難しい。
そして、実用化に向けて、さらなるキャリア移動度の向上を目指し、種々の研究がなされている。
タケオ・カワセ(Takeo Kawase)、外4名,「インクジェット・プリンティング・オブ・ポリマー・スィン・フィルム・トランジスターズ(Inkjet printing of polymer thin film transistors)」,スィン・ソリッド・フィルムズ(Thin Solid Films),2003年,第438−439号,p.279−287
本発明の目的は、作動速度の速い有機半導体装置を容易に製造し得る有機半導体装置の製造方法、作動速度の速い有機半導体装置、信頼性の高い電子デバイスおよび電子機器を提供することにある。
このような目的は、下記の本発明により達成される。
本発明の有機半導体装置の製造方法は、ゲート電極と、ソース電極と、ドレイン電極と、有機半導体層と、前記ゲート電極に対して前記ソース電極および前記ドレイン電極を絶縁するゲート絶縁層と、これらを支持する基板とを有する有機半導体装置の製造方法であって、
前記有機半導体層を形成するのに先立って、前記基板上に、液晶性のコアを有する有機高分子材料を含み、所定方向に配向した下地層を形成し、
その後、前記有機半導体層を形成することにより、該有機半導体層を前記下地層の配向方向に沿って配向させることを特徴とする。
これにより、作動速度の速い有機半導体装置を容易に製造することができる。
本発明の有機半導体装置の製造方法では、前記有機半導体層を形成するのに先立って、前記下地層上に、前記ソース電極および前記ドレイン電極を形成し、
次いで、前記有機半導体層の一部を前記下地層に接触するように形成することにより、前記有機半導体層を前記下地層の配向方向に沿って配向させることが好ましい。
これにより、作動速度の速いトップゲート型の有機薄膜トランジスタを備える有機半導体装置を容易に製造することができる。
本発明の有機半導体装置の製造方法では、前記有機半導体層を形成するのに先立って、前記下地層上に、前記ゲート電極を形成し、
次いで、前記ゲート絶縁層の一部を前記下地層に接触するように形成することにより、前記ゲート絶縁層を前記下地層の配向方向に沿って配向させ、
その後、前記有機半導体層を形成することにより、該有機半導体層を前記ゲート絶縁層の配向方向に沿って配向させることが好ましい。
これにより、作動速度の速いボトムゲート型の有機薄膜トランジスタを備える有機半導体装置を容易に製造することができる。
本発明の有機半導体装置の製造方法では、前記有機半導体層を形成するのに先立って、前記ゲート絶縁層上に、前記ソース電極および前記ドレイン電極を形成し、
次いで、前記有機半導体層の一部を前記ゲート絶縁層に接触するように形成することにより、前記有機半導体層を前記ゲート絶縁層の配向方向に沿って配向させることが好ましい。
これにより、作動速度の速いボトムゲート型の有機薄膜トランジスタを備える有機半導体装置を容易に製造することができる。
本発明の有機半導体装置の製造方法では、前記下地層の構成材料と前記ゲート絶縁層の構成材料とは、同種のものであることが好ましい。
これにより、ゲート絶縁層を下地層の配向方向に沿って、より確実に配向させることができる。
本発明の有機半導体装置の製造方法では、前記ソース電極およびドレイン電極を、前記所定方向に沿って離間して形成することが好ましい。
これにより、有機半導体層のチャネル領域におけるキャリア移動度の向上を図ることができる。
本発明の有機半導体装置の製造方法では、前記基板に配向処理を施した後、前記下地層を形成することが好ましい。
これにより、下地層をより確実に配向させることができる。
本発明の有機半導体装置の製造方法では、前記配向処理は、ラビング処理により行われることが好ましい。
ラビング処理によれば、比較的容易に基板の配向処理を行うことができる。
本発明の有機半導体装置の製造方法では、前記下地層は、重合性基を有し、かつ液晶性のコアを有する有機低分子材料の少なくとも一種類または二種類以上を含有する混合物を重合して形成されることが好ましい。
これにより、より配向性の高い下地層を形成することができる。
本発明の有機半導体装置の製造方法では、前記混合物が室温にて液晶相を示すことが好ましい。
これにより、より配向性の高い下地層を形成することができる。
本発明の有機半導体装置の製造方法では、前記混合物がネマティック相を有することが好ましい。
これにより、より配向性の高い下地層を形成することができる。
本発明の有機半導体装置の製造方法では、前記混合物がスメクティック相を有することが好ましい。
これにより、より配向性の高い下地層を形成することができる。
本発明の有機半導体装置は、ゲート電極と、ソース電極と、ドレイン電極と、有機半導体層と、前記ゲート電極に対して前記ソース電極および前記ドレイン電極を絶縁するゲート絶縁層と、これらを支持する基板とを有し、
前記基板と前記有機半導体層との間に、液晶性のコアを有する有機高分子材料を含み、所定方向に配向した下地層が形成され、
前記有機半導体層が前記下地層の配向方向に沿って配向されていることを特徴とする。
これにより、作動速度の速い有機半導体装置が得られる。
本発明の有機半導体装置では、前記下地層の配向方向は、前記ソース電極および前記ドレイン電極のいずれか一方から他方に向かう方向とほぼ平行となっていることが好ましい。
これにより、有機半導体層のチャネル領域におけるキャリア移動度の向上を図ることができる。
本発明の有機半導体装置では、前記有機半導体層は、高分子の有機半導体材料を含むことが好ましい。
これにより、高分子の有機半導体材料は、キャリア輸送に優れ、簡易な方法で比較的容易に配向させることができることから好ましい。
本発明の有機半導体装置では、前記有機半導体層は、主としてアリール基を有する有機半導体材料で構成されていることが好ましい。
下地層の構成材料として用いられる有機高分子材料は、アリール基を有するものが多いため、アリール基を有する有機半導体材料を主材料として有機半導体層を構成することにより、下地層との高い密着性が得られる。
本発明の電子デバイスは、本発明の有機半導体装置を備えることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
以下、本発明の有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器について、好適な実施形態に基づいて詳細に説明する。
以下では、本発明の有機半導体装置をアクティブマトリクス装置に適用した場合を一例に説明する。
<第1実施形態>
まず、アクティブマトリクス装置の第1実施形態について説明する。
図1は、本発明の有機半導体装置を適用したアクティブマトリクス装置の構成を示すブロック図、図2は、第1実施形態のアクティブマトリクス装置が備える有機薄膜トランジスタの構成を示す図(縦断面図および平面図)、図3および図4は、それぞれ、図2に示す有機薄膜トランジスタの製造方法を説明するための図(縦断面図)である。なお、以下の説明では、図2〜図4中上側を「上」、下側を「下」として説明する。
図1に示すアクティブマトリクス装置300は、基板500と、いずれも基板500上に設けられ、互いに直交する複数のデータ線301と、複数の走査線302と、これらのデータ線301と走査線302との各交点付近に設けられた有機薄膜トランジスタ1(以下、「薄膜トランジスタ1」と言う。)および画素電極303とを有している。
そして、薄膜トランジスタ1が有するゲート電極50は走査線302に、ソース電極20aはデータ線301に、ドレイン電極20bは後述する画素電極(個別電極)303に、それぞれ接続されている。
図2(a)に示すように、本実施形態の薄膜トランジスタ1は、トップゲート型の薄膜トランジスタであり、基板500上に設けられたバッファ層(下地層)60と、バッファ層60上に、互いに分離して設けられたソース電極20aおよびドレイン電極20bと、ソース電極20aおよびドレイン電極20bに接触して設けられた有機半導体層30と、有機半導体層30とゲート電極50との間に位置するゲート絶縁層40と、これらの各層を覆うように設けられた保護層70とを有している。
以下、各部の構成について、順次説明する。
基板500は、薄膜トランジスタ1(アクティブマトリクス装置300)を構成する各層(各部)を支持するものである。
基板500には、例えば、ガラス基板、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、芳香族ポリエステル(液晶ポリマー)、ポリイミド(PI)等で構成されるプラスチック基板(樹脂基板)、石英基板、シリコン基板、金属基板、ガリウム砒素基板等を用いることができる。
薄膜トランジスタ1に可撓性を付与する場合には、基板500には、プラスチック基板、あるいは、薄い(比較的膜厚の小さい)金属基板が選択される。
基板500上には、バッファ層60が設けられている。
このバッファ層60は、所定方向に配向、本実施形態では、チャネル領域のチャネル長方向(図2(a)中、左右方向)とほぼ平行となるように配向しており、後述する有機半導体層30を配向させる機能を有するものである。
これにより、薄膜トランジスタ1の層構成の複雑化を招くことなく、有機半導体層30の配向方向を所定方向に揃えることができ、チャネル領域におけるキャリア移動度の向上を図ることができる。その結果、作動速度の速い薄膜トランジスタ1、ひいては、作動速度の速いアクティブマトリクス装置300が得られる。
このバッファ層60は、主として液晶性のコアを有する有機高分子材料で構成されている。これにより、バッファ層60の配向性が極めて高いものとなっている。このため、バッファ層60の影響を受けて配向する有機半導体層30の配向性も、特に高いものとなり、薄膜トランジスタ1のチャネル領域におけるキャリア移動度も高いものとなる。
ここで、バッファ層60が配向しているとは、これを構成する有機高分子材料の大多数のものがほぼ等しい方向に整列する傾向にあることを言い、中には、全く異なる方向を向く有機高分子材料が含まれていてもよい。
このような有機高分子材料が有する液晶性のコア(メソゲン基)としては、例えば、ベンゼン環、ナフタレン環、アントラセン環およびシクロヘキサン環のうちの1種または2種以上を組み合わせたもの等が挙げられる。これらの液晶性のコアを有する有機高分子材料は、配向性が高く、バッファ層60の構成材料として好適である。特に、重合前駆体である重合性基を有し、かつ液晶性のコアを有する有機低分子材料の少なくとも二種類以上からなる混合物が室温にて液晶相を示す場合には、バッファ層60の構成材料としてより好適であり、室温にてネマティック相またはスメクティック相を示す場合には特に好適である。
また、吸湿性が低いため、かかる有機高分子材料でバッファ層60を構成することにより、有機半導体層30への水分の浸入を防止する効果も得られる。
また、後述するように、有機半導体層30の構成材料として、アリールアミン骨格を有する化合物を用いる場合には、有機半導体層30とバッファ層60との密着性を向上させることができる。
なお、このような有機高分子材料は、絶縁性も高いため、後述する第2実施形態におけるゲート絶縁層40の構成材料としても好ましく用いられる。
バッファ層60の平均厚さは、特に限定されないが、1〜1000nm程度であるのが好ましく、10〜700nm程度であるのがより好ましい。
バッファ層60上には、ソース電極20aおよびドレイン電極20bが、バッファ層60の配向方向に沿って、離間して設けられている。
ソース電極20aおよびドレイン電極20bの構成材料としては、例えば、Au、Ag、Cu、Pt、Ni、Cr、Ti、Ta、Alまたはこれらを含む合金のような金属材料等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
これらの中でも、ソース電極20aおよびドレイン電極20bの構成材料としては、それぞれ、Au、Ag、Cu、Ptまたはこれらを含む合金を主とするものが好ましい。これらのものは、比較的仕事関数が大きいため、有機半導体層30がp型である場合には、ソース電極20aをこれらの材料で構成することにより、有機半導体層30への正孔(キャリア)の注入効率を向上させることができる。
なお、ソース電極20aおよびドレイン電極20bの平均厚さは、特に限定されないが、それぞれ、10〜2000nm程度であるのが好ましく、50〜1000nm程度であるのがより好ましい。
ソース電極20aとドレイン電極20bとの距離、すなわち、図2(b)に示すチャネル長Lは、2〜30μm程度であるのが好ましく、2〜20μm程度であるのがより好ましい。このような範囲にチャネル長Lの値を設定することにより、薄膜トランジスタ1の特性の向上(特に、ON電流値の上昇)を図ることができる。
また、ソース電極20aおよびドレイン電極20bの長さ、すなわち、図2(b)に示すチャネル幅Wは、0.1〜5mm程度であるのが好ましく、0.3〜3mm程度であるのがより好ましい。このような範囲にチャネル幅Wの値を設定することにより、寄生容量を低減させることができ、薄膜トランジスタ1の特性の劣化を防止することができる。また、薄膜トランジスタ1の大型化を防止することもできる。
ソース電極20aおよびドレイン電極20bに接触するように、有機半導体層30が設けられている。
この有機半導体層30は、その一部(チャネル領域)において、バッファ層60に接触しており、これにより、バッファ層60の配向方向、すなわち、チャネル長方向(ソース電極20aおよびドレイン電極20bのいずれか一方から他方に向かう方向)に沿って配向している。
有機半導体層30の構成材料としては、例えば、ポリ(3−アルキルチオフェン)、(ポリ(3−ヘキシルチオフェン)(P3HT)、ポリ(3−オクチルチオフェン)、ポリ(2,5−チエニレンビニレン)(PTV)、ポリ(パラ−フェニレンビニレン)(PPV)、ポリ(9,9−ジオクチルフルオレン)(PFO)、ポリ(9,9−ジオクチルフルオレン−コ−ビス−N,N’−(4−メトキシフェニル)−ビス−N,N’−フェニル−1,4−フェニレンジアミン)(PFMO)、ポリ(9,9−ジオクチルフルオレン−コ−ベンゾチアジアゾール)(BT)、フルオレン−トリアリールアミン共重合体、トリアリールアミン系ポリマー、フルオレン−ビチオフェン共重合体(F8T2)のような高分子の有機半導体材料、フラーレン、金属フタロシアニンまたはその誘導体、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、クォーターチオフェン(4T)、セキシチオフェン(6T)、オクチチオフェン(8T)、ジヘキシルクォーターチオフェン(DH4T)、ジヘキシルセキシチオフェン(DH6T)等のα−オリゴチオフェン類のような低分子の有機半導体等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
これらの中でも、特に、高分子の有機半導体材料主成分とするものを用いるのが好ましい。高分子の有機半導体材料は、キャリア輸送に優れ、簡易な方法で比較的容易に配向させることができることから好ましい。
また、高分子の有機半導体材料を主材料として構成される有機半導体層30は、薄型化・軽量化が可能であり、可撓性にも優れるため、フレキシブルディスプレイのスイッチング素子等として用いられる薄膜トランジスタ1への適用に適している。
また、バッファ層60の構成材料として用いられる有機高分子材料は、アリール基を有するものが多いため、フルオレン−トリアリールアミン共重合体や、トリアリールアミン系ポリマー、アセン分子材料のようにアリール基を有する有機半導体材料を主材料として有機半導体層30を構成することにより、バッファ層60との高い密着性が得られる。
この有機半導体層30の平均厚さは、特に限定されないが、0.1〜1000nm程度であるのが好ましく、1〜500nm程度であるのがより好ましく、1〜100nm程度であるのがさらに好ましい。
なお、有機半導体層30は、ソース電極20aとドレイン電極20bとの間の領域(チャネル領域)に選択的に設けられた構成のものであってもよく、ソース電極20aおよびドレイン電極20bのほぼ全体を覆うように設けられた構成のものであってもよい。
有機半導体層30、ソース電極20aおよびドレイン電極20bを覆うように、ゲート絶縁層40が設けられている。
このゲート絶縁層40は、ソース電極20aおよびドレイン電極20bに対して、後述するゲート電極50を絶縁するものである。
ゲート絶縁層40は、主として有機材料(特に有機高分子材料)で構成されているのが好ましい。有機高分子材料を主材料とするゲート絶縁層40は、その形成が容易であるとともに、有機半導体層30との密着性の向上を図ることもできる。
このような有機高分子材料としては、例えば、ポリスチレン、ポリイミド、ポリアミドイミド、ポリビニルフェニレン、ポリカーボネート(PC)、ポリメチルメタクリレート(PMMA)のようなアクリル系樹脂、ポリテトラフルオロエチレン(PTFE)のようなフッ素系樹脂、ポリビニルフェノールあるいはノボラック樹脂のようなフェノール系樹脂、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリブテンなどのオレフィン系樹脂等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
ゲート絶縁層40の平均厚さは、特に限定されないが、10〜5000nm程度であるのが好ましく、100〜2000nm程度であるのがより好ましい。ゲート絶縁層40の厚さを前記範囲とすることにより、ソース電極20aおよびドレイン電極20bとゲート電極50とを確実に絶縁しつつ、薄膜トランジスタ1の動作電圧を低くすることができる。
なお、ゲート絶縁層40の構成材料としては、例えば、SiO(酸化珪素)、Si(窒化珪素)、Al、Ta、BST、PZT等の無機材料を用いることもできる。
また、ゲート絶縁層40は、単層構成のものに限定されず、前述したような有機または無機材料を組み合わせた複数層の積層構成とすることもできる。
ゲート絶縁層40上の所定の位置、すなわち、ソース電極20aとドレイン電極20bとの間の領域に対応する位置には、有機半導体層30に電界をかけるゲート電極50が設けられている。
このゲート電極50の構成材料としては、公知の電極材料であれば、種類は特に限定されるものではない。具体的には、Pd、Pt、Au、W、Ta、Mo、Al、Cr、Ti、Cuまたはこれらを含む合金等の金属材料、カーボンブラック、カーボンナノチューブ、フラーレン等の炭素材料、ポリアセチレン、ポリピロール、PEDOT(poly−ethylenedioxythiophene)のようなポリチオフェン、ポリアニリン、ポリ(p−フェニレン)、ポリ(p−フェニレンビニレン)、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等の導電性高分子材料等が挙げられる。
ゲート電極50の平均厚さは、特に限定されないが、0.1〜2000nm程度であるのが好ましく、1〜1000nm程度であるのがより好ましい。
また、以上のような各層を覆うようにして、保護層70が設けられている。
この保護層70は、有機半導体層30に水分が浸入するのを防止する機能や、ゲート電極50に異物が接触して、隣接する薄膜トランジスタ1同士がショートするのを防止する機能を有する。
保護層70の構成材料としては、前記ゲート絶縁層40で挙げたものと同様のものが挙げられる。
保護膜70の平均厚さは、特に限定されないが、0.01〜10μm程度であるのが好ましく、0.1〜5μm程度であるのがより好ましい。
なお、保護層70は、必要に応じて設けるようにすればよく、省略することもできる。
このような薄膜トランジスタ1では、ソース電極20aおよびドレイン電極20bの間に電圧を印加した状態で、ゲート電極50にゲート電圧を印加すると、有機半導体層30のゲート絶縁層40との界面付近にチャネルが形成され、チャネル領域をキャリア(正孔)が移動することで、ソース電極20aおよびドレイン電極20bの間に電流が流れる。
すなわち、ゲート電極50に電圧が印加されていないOFF状態では、ソース電極20aおよびドレイン電極20bとの間に電圧を印加しても、有機半導体層30中にほとんどキャリアが存在しないため、微少な電流しか流れない。
一方、ゲート電極50に電圧が印加されているON状態では、有機半導体層30のゲート絶縁層40に面した部分に電荷が誘起され、チャネル(キャリアの流路)が形成される。この状態でソース電極20aおよびドレイン電極20bの間に電圧を印加すると、チャネル領域を通って電流が流れる。
このようなアクティブマトリクス装置300は、次のようにして製造することができる。
以下、アクティブマトリクス装置300の製造方法(本発明の有機半導体装置の製造方法)について説明する。
なお、以下では、薄膜トランジスタ1の製造方法を中心に説明する。
[A1] 前処理工程(図3(a)参照)
まず、基板500を用意し、この基板500の上面に配向処理を施す。
これにより、バッファ層60をより確実に配向させることができる。
この配向処理の方法としては、例えば、ラビング処理、レーザー加工、ブラスト処理等が挙げられるが、これらの中でも、特に、ラビング処理を用いるのが好ましい。
ここで、ラビング処理とは、基板500に対して、例えばポリアミド(ナイロン)製の布900を巻いたローラ910を、一定圧力で押し込みながら回転させることにより、基板500の上面を一定方向に擦る(ラビングする)方法である。かかるラビング処理によれば、比較的容易に基板500の配向処理を行うことができる。
このラビング処理を行う際の各種条件は、基板500の構成材料等によっても若干異なり、特に限定されないが、例えば次のようにすることができる。押し込み量は、0.01〜1mm程度であるのが好ましく、0.1〜0.5mm程度であるのがより好ましい。回転数は、10〜5000rpm程度であるのが好ましく、100〜1000rpm程度であるのがより好ましい。また、送り込み量は、0.01〜50m/min程度であるのが好ましく、0.1〜10m/min程度であるのがより好ましい。
[A2] バッファ層形成工程(図3(b)参照)
次に、基板500の配向処理が施された面に、バッファ層60を形成する。
バッファ層60は、前述した有機高分子材料をそのまま用いて形成するようにしてもよいが、有機高分子材料の前駆体を用いて形成するのが好ましい。これにより、より配向性の高いバッファ層60を形成することができる。
具体的には、バッファ層60は、重合性基を有し、かつ液晶性のコアを有する有機低分子材料を、1種または2種以上含有する混合物である溶液を調製し、この溶液を基板500上に供給して液状被膜を形成した後、液状被膜中から溶媒を除去(脱溶媒)した後、前記有機低分子を重合することにより形成することができる。また、バッファ層60は、重合性基を有し、かつ液晶性のコアを有する有機低分子材料を、1種または2種以上からなる混合物である溶液であっても良く、この溶液を基板500上に供給して液状被膜を形成した後、前記有機低分子を重合することにより形成することができる。
有機低分子が有する重合性基としては、例えば、(メタ)アクリル基、エポキシ基、ビニル基、スチレン基、オキセタン基等が挙げられる。
このような有機低分子材料の一例としては、例えば、下記化1〜化19で表される化合物等が挙げられる。
Figure 2006261339
Figure 2006261339
Figure 2006261339
Figure 2006261339
Figure 2006261339
Figure 2006261339
Figure 2006261339
Figure 2006261339
Figure 2006261339
Figure 2006261339
Figure 2006261339
Figure 2006261339
Figure 2006261339
Figure 2006261339
Figure 2006261339
Figure 2006261339
Figure 2006261339
Figure 2006261339
Figure 2006261339
また、溶液を基板500上に供給する方法としては、例えば、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット法、マイクロコンタクトプリンティング法等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
また、有機低分子材料を重合する方法としては、例えば、光重合反応、熱重合反応等を利用することができる。なお、これらの反応の形態は、有機低分子材料の種類、溶液に添加する重合開始剤の種類、重合促進剤の種類等に応じて適宜設定することができる。
[A3] ソース電極およびドレイン電極形成工程(図3(c)参照)
次に、バッファ層60上に、ソース電極20aおよびドレイン電極20bを、バッファ層60の配向方向に沿って、所定距離離間して形成する。
まず、バッファ層60上に金属膜(金属層)を形成する。これは、例えば、プラズマCVD、熱CVD、レーザーCVDのような化学蒸着法(CVD)、真空蒸着、スパッタリング(低温スパッタリング)、イオンプレーティング等の乾式メッキ法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、溶射法、ゾル・ゲル法、MOD法、金属箔の接合等により形成することができる。
この金属膜上に、レジスト材料を塗布した後に硬化させ、ソース電極20aおよびドレイン電極20bの形状に対応する形状のレジスト層を形成する。このレジスト層をマスクとして用いて、金属膜の不要部分を除去する。この金属膜の除去には、例えば、プラズマエッチング、リアクティブイオンエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法、ウェットエッチング等の化学的エッチング法等のうちの1種または2種以上を組み合わせて用いることができる。
その後、レジスト層を除去することにより、ソース電極20aおよびドレイン電極20bが得られる。
なお、ソース電極20aおよびドレイン電極20bは、例えば、導電性粒子を含む導電性材料をバッファ層60上に供給して液状被膜を形成した後、必要に応じて、この液状被膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することもできる。
なお、導電性材料を供給する方法には、前記工程[A2]で挙げた方法を用いることができる。
また、このとき、データ線301および画素電極303も形成する。
[A4] 有機半導体層形成工程(図3(d)参照)
次に、ソース電極20aおよびドレイン電極20bとに接触するように、有機半導体層30を形成する。
このとき、有機半導体層30は、その一部がソース電極20aおよびドレイン電極20bとの間の領域において露出するバッファ層60に接触することにより、バッファ層60の配向方向に沿って配向する。
したがって、ソース電極20aとドレイン電極20bとの間の領域(チャネル領域)では、有機半導体層30はチャネル長方向に沿って配向する。
有機半導体層30は、例えば、有機半導体材料またはその前駆体を含む溶液を、バッファ層60上の、ソース電極20aとドレイン電極20bとの間の領域を含む所定の領域に供給して液状被膜を形成した後、必要に応じて、この液状被膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することができる。
なお、溶液を供給する方法には、前記工程[A2]で挙げた方法を用いることができる。
[A5] ゲート絶縁層形成工程(図3(e)参照)
次に、ソース電極20a、ドレイン電極20bおよび有機半導体層30を覆うように、ゲート絶縁層40を形成する。
ゲート絶縁層40は、前記有機半導体層30と同様にして形成することができる。
[A6] ゲート電極形成工程(図4(f)参照)
次に、ゲート絶縁層40上に、ソース電極20aとドレイン電極20bとの間の領域に対応するように、ゲート電極50を形成する。
ゲート電極50は、前記ソース電極20aおよびドレイン電極20bと同様にして形成することができる。
また、このとき、走査線302を形成する。
なお、本実施形態では、走査線302は、ゲート電極50とは別途形成されるが、隣接する薄膜トランジスタ1のゲート電極50を連続して形成することにより走査線302としてもよい。
[A7] 保護層形成工程(図3(g)参照)
次に、ゲート絶縁層40上に保護層70を形成する。
保護層70は、前記有機半導体層30と同様にして形成することができる。
<第2実施形態>
次に、アクティブマトリクス装置の第2実施形態について説明する。
図5は、第2実施形態のアクティブマトリクス装置が備える有機薄膜トランジスタの構成を示す図(縦断面図)である。なお、以下の説明では、図5中上側を「上」、下側を「下」として説明する。
以下、第2実施形態について説明するが、前記第1実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第2実施形態では、薄膜トランジスタ1がボトムゲート構造であり、それ以外は、前記第1実施形態と同様である。
図5に示すように、本実施形態の薄膜トランジスタ1は、基板500上に設けられたバッファ層(下地層)60と、バッファ層60上に設けられたゲート電極50と、ゲート電極50を覆うようにバッファ層60上に設けられたゲート絶縁層40と、ゲート絶縁層40上に、互いに分離して設けられたソース電極20aおよびドレイン電極20bと、ソース電極20aおよびドレイン電極20bに接触して設けられた有機半導体層30と、これらの各層を覆うように設けられた保護層70とを有している。
この薄膜トランジスタ1では、バッファ層60の配向方向に沿って、ゲート絶縁層40が配向し、さらに、このゲート絶縁層40の配向方向に沿って、有機半導体層30が配向している。
この場合、ゲート絶縁層40の構成材料とバッファ層60の構成材料とは、異種のものであってもよいが、同種のものであるのが好ましい。これにより、ゲート絶縁層40をバッファ層60の配向方向に沿って、より確実に配向させることができる。このため、有機半導体層30がバッファ層60から離間していても、バッファ層60の配向方向に沿って確実に配向させることができる。
なお、前述したように、バッファ層60に用いられる有機高分子材料は、高い絶縁性を有するため、ゲート絶縁層40の構成材料としても好適である。
第2実施形態の構成によっても、前記第1実施形態と同様の効果が得られる。
このような薄膜トランジスタ1は、次のようにして製造することができる。
[B1] 前処理工程
前記工程[A1]と同様の工程を行う。
[B2] バッファ層形成工程
前記工程[A2]と同様の工程を行う。
[B3] ゲート電極形成工程
前記工程[A6]と同様の工程を行う。
[B4] ゲート絶縁層形成工程
前記工程[A5]と同様の工程を行う。
このとき、ゲート絶縁層40は、その一部がゲート電極50から露出するバッファ層60に接触することにより、バッファ層60の配向方向に沿って配向する。
[B5] ソース電極およびドレイン電極形成工程
前記工程[A3]と同様の工程を行う。
[B6] 有機半導体層形成工程
前記工程[A4]と同様の工程を行う。
このとき、有機半導体層30は、その一部がソース電極20aとドレイン電極20bとの間の領域において露出するゲート絶縁層40に接触することにより、ゲート絶縁層40の配向方向に沿って配向する。すなわち、バッファ層60の配向方向に沿って配向する。
[B7] 保護層形成工程
前記工程[A7]と同様の工程を行う。
<電子デバイス>
次に、本発明の電子デバイスとして、前述したようなアクティブマトリクス装置が組み込まれた電気泳動表示装置を一例に説明する。
図6は、電気泳動表示装置の実施形態を示す縦断面図である。なお、以下の説明では、図6中上側を「上」、下側を「下」として説明する。
図6に示す電気泳動表示装置200は、前述したアクティブマトリクス装置300と、このアクティブマトリクス装置300上に設けられた電気泳動表示部400とで構成されている。
この電気泳動表示部400は、透明電極(共通電極)403を備える透明基板404と、バインダ材405により透明電極403に固定されたマイクロカプセル402とで構成されている。
そして、マイクロカプセル402が画素電極303に接触するようにして、アクティブマトリクス装置300と電気泳動表示部400とが接合されている。
各カプセル402内には、それぞれ、特性の異なる複数種の電気泳動粒子、本実施形態では、電荷および色(色相)の異なる2種の電気泳動粒子421、422を含む電気泳動分散液420が封入されている。
このような電気泳動表示装置200では、1本あるいは複数本の走査線302に選択信号(選択電圧)を供給すると、この選択信号(選択電圧)が供給された走査線302に接続されている薄膜トランジスタ1がONとなる。
これにより、かかる薄膜トランジスタ1に接続されているデータ線301と画素電極303とは、実質的に導通する。このとき、データ線301に所望のデータ(電圧)を供給した状態であれば、このデータ(電圧)は画素電極303に供給される。
これにより、画素電極303と透明電極403との間に電界が生じ、この電界の方向、強さ、電気泳動粒子421、422の特性等に応じて、電気泳動粒子421、422は、いずれかの電極に向かって電気泳動する。
一方、この状態から、走査線302への選択信号(選択電圧)の供給を停止すると、薄膜トランジスタ1はOFFとなり、かかる薄膜トランジスタ1に接続されているデータ線301と画素電極303とは非導通状態となる。
したがって、走査線302への選択信号の供給および停止、あるいは、データ線301へのデータの供給および停止を適宜組み合わせて行うことにより、電気泳動表示装置200の表示面側(透明基板404側)に、所望の画像(情報)を表示させることができる。
特に、本実施形態の電気泳動表示装置200では、電気泳動粒子421、422の色を異ならせていることにより、多階調の画像を表示することが可能となっている。
また、本実施形態の電気泳動表示装置200は、アクティブマトリクス装置300を有することにより、特定の走査線302に接続された薄膜トランジスタ1を選択的にON/OFFすることができるので、クロストークの問題が生じにくく、また、回路動作の高速化が可能であることから、高い品質の画像(情報)を得ることができる。
また、本実施形態の電気泳動表示装置200は、低い駆動電圧で作動するため、省電力化が可能である。
なお、本実施形態の電気泳動表示装置200はマイクロカプセルを用いた所謂垂直移動型のものであるが、本発明はこれに限定されるものではなく、画素電極303と共通電極403とが同一基板上に併設される所謂水平移動型のものであってもよい。また、マイクロカプセルを用いず、基板上に形成された隔壁で区画された空間内に電気泳動粒子が浮遊するものであってもよい。また、前述したような薄膜トランジスタ1を備えるアクティブマトリクス装置が組み込まれた表示装置は、このような電気泳動表示装置200への適用に限定されるものではなく、例えば、有機EL装置、液晶表示装置等に適用することもできる。
<電子機器>
このような電気泳動表示装置200は、各種電子機器に組み込むことができる。以下、電気泳動表示装置200を備える本発明の電子機器について説明する。
<<電子ペーパー>>
まず、本発明の電子機器を電子ペーパーに適用した場合の実施形態について説明する。
図7は、本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。
この図に示す電子ペーパー600は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体601と、表示ユニット602とを備えている。
このような電子ペーパー600では、表示ユニット602が、前述したような電気泳動表示装置200で構成されている。
<<ディスプレイ>>
次に、本発明の電子機器をディスプレイに適用した場合の実施形態について説明する。
図8は、本発明の電子機器をディスプレイに適用した場合の実施形態を示す図であり、(a)は断面図、(b)は平面図である。
この図に示すディスプレイ800は、本体部801と、この本体部801に対して着脱自在に設けられた電子ペーパー600とを備えている。なお、この電子ペーパー600は、前述したような構成、すなわち、図7に示す構成と同様のものである。
本体部801は、その側部(図中、右側)に電子ペーパー600を挿入可能な挿入口805が形成され、また、内部に二組の搬送ローラ対802a、802bが設けられている。電子ペーパー600を、挿入口805を介して本体部801内に挿入すると、電子ペーパー600は、搬送ローラ対802a、802bにより挟持された状態で本体部801に設置される。
また、本体部801の表示面側(下図(b)中、紙面手前側)には、矩形状の孔部803が形成され、この孔部803には、透明ガラス板804が嵌め込まれている。これにより、本体部801の外部から、本体部801に設置された状態の電子ペーパー600を視認することができる。すなわち、このディスプレイ800では、本体部801に設置された状態の電子ペーパー600を、透明ガラス板804において視認させることで表示面を構成している。
また、電子ペーパー600の挿入方向先端部(図中、左側)には、端子部806が設けられており、本体部801の内部には、電子ペーパー600を本体部801に設置した状態で端子部806が接続されるソケット807が設けられている。このソケット807には、コントローラー808と操作部809とが電気的に接続されている。
このようなディスプレイ800では、電子ペーパー600は、本体部801に着脱自在に設置されており、本体部801から取り外した状態で携帯して使用することもできる。
また、このようなディスプレイ800では、電子ペーパー600が、前述したような電気泳動表示装置200で構成されている。
なお、本発明の電子機器は、以上のようなものへの適用に限定されず、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等を挙げることができ、これらの各種電子機器の表示部に、電気泳動表示装置200を適用することが可能である。
以上、本発明の有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器を、図示の実施形態に基づいて説明したが、本発明はこれらに限定されるものでない。
本発明の有機半導体装置を適用したアクティブマトリクス装置の構成を示すブロック図である。 第1実施形態のアクティブマトリクス装置が備える有機薄膜トランジスタの構成を示す図(縦断面図および平面図)である。 図2に示す有機薄膜トランジスタの製造方法を説明するための図(縦断面図)である。 図2に示す有機薄膜トランジスタの製造方法を説明するための図(縦断面図)である。 第2実施形態のアクティブマトリクス装置が備える有機薄膜トランジスタの構成を示す図(縦断面図)である。 電気泳動表示装置の実施形態を示す縦断面図である。 本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。 本発明の電子機器をディスプレイに適用した場合の実施形態を示す図である。
符号の説明
1‥‥薄膜トランジスタ 20a‥‥ソース電極 20b‥‥ドレイン電極 30‥‥有機半導体層 40‥‥ゲート絶縁層 50‥‥ゲート電極 60‥‥バッファ層 70‥‥保護層 200‥‥電気泳動表示装置 300‥‥アクティブマトリクス装置 301‥‥データ線 302‥‥走査線 303‥‥画素電極 400‥‥電気泳動表示部 402‥‥マイクロカプセル 420‥‥電気泳動分散液 421、422‥‥電気泳動粒子 403‥‥透明電極 404‥‥透明基板 405‥‥バインダ材 500‥‥基板 600‥‥電子ペーパー 601‥‥本体 602‥‥表示ユニット 800‥‥ディスプレイ 801‥‥本体部 802a、802b‥‥搬送ローラ対 803‥‥孔部 804‥‥透明ガラス板 805‥‥挿入口 806‥‥端子部 807‥‥ソケット 808‥‥コントローラー 809‥‥操作部 900‥‥布 910‥‥ローラ

Claims (18)

  1. ゲート電極と、ソース電極と、ドレイン電極と、有機半導体層と、前記ゲート電極に対して前記ソース電極および前記ドレイン電極を絶縁するゲート絶縁層と、これらを支持する基板とを有する有機半導体装置の製造方法であって、
    前記有機半導体層を形成するのに先立って、前記基板上に、液晶性のコアを有する有機高分子材料を含み、所定方向に配向した下地層を形成し、
    その後、前記有機半導体層を形成することにより、該有機半導体層を前記下地層の配向方向に沿って配向させることを特徴とする有機半導体装置の製造方法。
  2. 前記有機半導体層を形成するのに先立って、前記下地層上に、前記ソース電極および前記ドレイン電極を形成し、
    次いで、前記有機半導体層の一部を前記下地層に接触するように形成することにより、前記有機半導体層を前記下地層の配向方向に沿って配向させる請求項1に記載の有機半導体装置の製造方法。
  3. 前記有機半導体層を形成するのに先立って、前記下地層上に、前記ゲート電極を形成し、
    次いで、前記ゲート絶縁層の一部を前記下地層に接触するように形成することにより、前記ゲート絶縁層を前記下地層の配向方向に沿って配向させ、
    その後、前記有機半導体層を形成することにより、該有機半導体層を前記ゲート絶縁層の配向方向に沿って配向させる請求項1に記載の有機半導体装置の製造方法。
  4. 前記有機半導体層を形成するのに先立って、前記ゲート絶縁層上に、前記ソース電極および前記ドレイン電極を形成し、
    次いで、前記有機半導体層の一部を前記ゲート絶縁層に接触するように形成することにより、前記有機半導体層を前記ゲート絶縁層の配向方向に沿って配向させる請求項3に記載の有機半導体装置の製造方法。
  5. 前記下地層の構成材料と前記ゲート絶縁層の構成材料とは、同種のものである請求項3または4に記載の有機半導体装置の製造方法。
  6. 前記ソース電極およびドレイン電極を、前記所定方向に沿って離間して形成する請求項1ないし5のいずれかに記載の有機半導体装置の製造方法。
  7. 前記基板に配向処理を施した後、前記下地層を形成する請求項1ないし6のいずれかに記載の有機半導体装置の製造方法。
  8. 前記配向処理は、ラビング処理により行われる請求項7に記載の有機半導体装置の製造方法。
  9. 前記下地層は、重合性基を有し、かつ液晶性のコアを有する有機低分子材料の少なくとも一種類または二種類以上を含有する混合物を重合して形成される請求項1ないし8のいずれかに記載の有機半導体装置の製造方法。
  10. 前記混合物が室温にて液晶相を示す請求項9に記載の有機半導体装置の製造方法。
  11. 前記混合物がネマティック相を有する請求項10に記載の有機半導体装置の製造方法。
  12. 前記混合物がスメクティック相を有する請求項10に記載の有機半導体装置の製造方法。
  13. ゲート電極と、ソース電極と、ドレイン電極と、有機半導体層と、前記ゲート電極に対して前記ソース電極および前記ドレイン電極を絶縁するゲート絶縁層と、これらを支持する基板とを有し、
    前記基板と前記有機半導体層との間に、液晶性のコアを有する有機高分子材料を含み、所定方向に配向した下地層が形成され、
    前記有機半導体層が前記下地層の配向方向に沿って配向されていることを特徴とする有機半導体装置。
  14. 前記下地層の配向方向は、前記ソース電極および前記ドレイン電極のいずれか一方から他方に向かう方向とほぼ平行となっている請求項13に記載の有機半導体装置。
  15. 前記有機半導体層は、高分子の有機半導体材料を含む請求項13または14に記載の有機半導体装置。
  16. 前記有機半導体層は、主としてアリール基を有する有機半導体材料で構成されている請求項13ないし15のいずれかに記載の有機半導体装置。
  17. 請求項13ないし16のいずれかに記載の有機半導体装置を備えることを特徴とする電子デバイス。
  18. 請求項17に記載の電子デバイスを備えることを特徴とする電子機器。
JP2005075751A 2005-03-16 2005-03-16 有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器 Expired - Fee Related JP4349307B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005075751A JP4349307B2 (ja) 2005-03-16 2005-03-16 有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器
US11/372,213 US7390694B2 (en) 2005-03-16 2006-03-10 Method for manufacturing an organic semiconductor device, as well as organic semiconductor device, electronic device, and electronic apparatus
CNA2006100937185A CN1881647A (zh) 2005-03-16 2006-03-15 有机半导体装置及其制造方法、电子器件和电子设备
KR1020060023950A KR100766513B1 (ko) 2005-03-16 2006-03-15 유기 반도체 장치의 제조 방법, 유기 반도체 장치, 전자장치 및 전자 기기
US12/153,517 US20080230778A1 (en) 2005-03-16 2008-05-20 Method for manufacturing an organic semiconductor device, as well as organic semiconductor device, electronic device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005075751A JP4349307B2 (ja) 2005-03-16 2005-03-16 有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器

Publications (2)

Publication Number Publication Date
JP2006261339A true JP2006261339A (ja) 2006-09-28
JP4349307B2 JP4349307B2 (ja) 2009-10-21

Family

ID=37009392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005075751A Expired - Fee Related JP4349307B2 (ja) 2005-03-16 2005-03-16 有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器

Country Status (4)

Country Link
US (2) US7390694B2 (ja)
JP (1) JP4349307B2 (ja)
KR (1) KR100766513B1 (ja)
CN (1) CN1881647A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135527A (ja) * 2006-11-28 2008-06-12 Dainippon Printing Co Ltd 有機半導体素子
JP2013004965A (ja) * 2011-06-13 2013-01-07 Xerox Corp 電子デバイス
JP2013541190A (ja) * 2010-09-02 2013-11-07 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 有機電子デバイスの製造方法
WO2015133371A1 (ja) * 2014-03-07 2015-09-11 富士フイルム株式会社 有機薄膜トランジスタ
JP2015170757A (ja) * 2014-03-07 2015-09-28 富士フイルム株式会社 有機薄膜トランジスタ

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219035B1 (ko) * 2005-05-03 2013-01-07 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP4602920B2 (ja) * 2005-03-19 2010-12-22 三星モバイルディスプレイ株式會社 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
GB2448175B (en) * 2007-04-04 2009-07-22 Cambridge Display Tech Ltd Thin film transistor
GB2448730A (en) * 2007-04-25 2008-10-29 Innos Ltd Fabrication of Planar Electronic Circuit Devices
GB2450381B (en) * 2007-06-22 2009-11-11 Cambridge Display Tech Ltd Organic thin film transistors
WO2009067577A1 (en) * 2007-11-21 2009-05-28 The Board Of Trustees Of The Leland Stanford Junior University. Patterning of organic semiconductor materials
US7834347B2 (en) * 2008-07-01 2010-11-16 Organicid, Inc. Organic transistor having a non-planar semiconductor-insulating layer interface
KR20100031036A (ko) * 2008-09-11 2010-03-19 포항공과대학교 산학협력단 유기반도체/절연성 고분자 블렌드의 상분리를 이용한 유기 반도체 박막 제조방법 및 이를 이용하여 제조되는 유기박막트랜지스터
TWI384532B (zh) * 2008-11-24 2013-02-01 Ind Tech Res Inst 具導通孔的電子元件及薄膜電晶體元件的製造方法
JP5287262B2 (ja) * 2009-01-07 2013-09-11 セイコーエプソン株式会社 アクティブマトリクス基板、電気泳動表示装置及び電子機器
GB2469507B (en) 2009-04-16 2011-05-04 Cambridge Display Tech Ltd Organic thin film transistors
CN103219463B (zh) * 2013-04-08 2015-09-02 上海和辉光电有限公司 有机电子发光器件及其制造方法
CN104341605B (zh) * 2014-09-26 2017-03-01 京东方科技集团股份有限公司 一种各向异性有机薄膜及其制备方法
CN104377303B (zh) 2014-09-26 2017-07-21 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制备方法、阵列基板及显示装置
CN104538557A (zh) * 2014-12-23 2015-04-22 深圳市华星光电技术有限公司 柔性oled显示器件及其制造方法
TWI629797B (zh) * 2017-05-09 2018-07-11 友達光電股份有限公司 薄膜電晶體及其光電裝置
CN112117333A (zh) * 2020-09-24 2020-12-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5556706A (en) * 1993-10-06 1996-09-17 Matsushita Electric Industrial Co., Ltd. Conductive layered product and method of manufacturing the same
US6326640B1 (en) * 1996-01-29 2001-12-04 Motorola, Inc. Organic thin film transistor with enhanced carrier mobility
WO2000079617A1 (en) * 1999-06-21 2000-12-28 Cambridge University Technical Services Limited Aligned polymers for an organic tft
BR0016661B1 (pt) * 1999-12-21 2013-11-26 Métodos para formação de um dispositivo eletrônico, dispositivo eletrônico e dispositivo de exibição
AU2003207185A1 (en) * 2002-02-08 2003-09-02 Dai Nippon Printing Co., Ltd. Organic semiconductor structure, process for producing the same, and organic semiconductor device
JPWO2003080732A1 (ja) * 2002-03-26 2005-07-21 大日本印刷株式会社 有機半導体材料、有機半導体構造物、および、有機半導体装置
JP2004103638A (ja) 2002-09-05 2004-04-02 Konica Minolta Holdings Inc 有機トランジスタ素子
US20060060834A1 (en) * 2002-09-05 2006-03-23 Konica Minolta Holdings, Inc. Organic thin-film transistor and method for manufacturing organic thin-film transistor
JP4345317B2 (ja) 2003-02-14 2009-10-14 コニカミノルタホールディングス株式会社 有機薄膜トランジスタ素子
JP2004260121A (ja) 2003-02-28 2004-09-16 Hitachi Ltd 有機半導体素子とその製造方法、およびそれを用いた表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135527A (ja) * 2006-11-28 2008-06-12 Dainippon Printing Co Ltd 有機半導体素子
JP2013541190A (ja) * 2010-09-02 2013-11-07 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 有機電子デバイスの製造方法
JP2013004965A (ja) * 2011-06-13 2013-01-07 Xerox Corp 電子デバイス
WO2015133371A1 (ja) * 2014-03-07 2015-09-11 富士フイルム株式会社 有機薄膜トランジスタ
JP2015170760A (ja) * 2014-03-07 2015-09-28 富士フイルム株式会社 有機薄膜トランジスタ
JP2015170757A (ja) * 2014-03-07 2015-09-28 富士フイルム株式会社 有機薄膜トランジスタ

Also Published As

Publication number Publication date
US20080230778A1 (en) 2008-09-25
US7390694B2 (en) 2008-06-24
CN1881647A (zh) 2006-12-20
KR20060100260A (ko) 2006-09-20
KR100766513B1 (ko) 2007-10-12
JP4349307B2 (ja) 2009-10-21
US20060208266A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
JP4349307B2 (ja) 有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器
JP4325479B2 (ja) 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法
US7504709B2 (en) Electronic device, method of manufacturing an electronic device, and electronic apparatus
US7361927B2 (en) Transistor, circuit board, display and electronic equipment
US7781760B2 (en) Thin film transistor, electro-optical device, and electronic apparatus
JP4636921B2 (ja) 表示装置の製造方法、表示装置および電子機器
KR100600687B1 (ko) 트랜지스터 및 그 트랜지스터를 포함하는 디스플레이 장치
US8105870B2 (en) Method for manufacturing semiconductor device, semiconductor device, semiconductor circuit, electro-optical device, and electronic apparatus
JP2005243822A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2007281188A (ja) トランジスタ、画素電極基板、電気光学装置、電子機器及び半導体素子の製造方法
CN103855085A (zh) 薄膜器件、薄膜器件制造方法和显示器制造方法
JP5439723B2 (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
JP2010224403A (ja) アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、および電子機器
JP4419425B2 (ja) 有機薄膜トランジスタ素子
US20070295960A1 (en) Semiconductor device, electro-optical device, electronic apparatus, and method of producing semiconductor device
US20080042130A1 (en) Semiconductor device, electronic device, and electronic equipment
JP2012038924A (ja) 半導体装置、表示装置、および電子機器
JP2007238724A (ja) 液状材料、膜付き基板の製造方法、電気光学装置の製造方法および電子機器の製造方法
JP2006156983A (ja) 半導体装置とその作製方法
JP2004281477A (ja) 有機薄膜トランジスタおよびその製造方法
JP2008235607A (ja) 薄膜トランジスタ、配線基板、表示装置および電子機器
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP4507513B2 (ja) 有機薄膜トランジスタの製造方法
JP2007180231A (ja) 有機半導体装置、電子デバイスおよび電子機器
JP2004273676A (ja) 有機薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4349307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees