JP2006261232A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006261232A JP2006261232A JP2005073672A JP2005073672A JP2006261232A JP 2006261232 A JP2006261232 A JP 2006261232A JP 2005073672 A JP2005073672 A JP 2005073672A JP 2005073672 A JP2005073672 A JP 2005073672A JP 2006261232 A JP2006261232 A JP 2006261232A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- semiconductor device
- drain
- region
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 50
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 10
- 239000006104 solid solution Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 abstract description 10
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 239000002019 doping agent Substances 0.000 abstract 5
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 239000000243 solution Substances 0.000 abstract 2
- 239000012535 impurity Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 14
- 239000013078 crystal Substances 0.000 description 11
- 230000001133 acceleration Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000007790 solid phase Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 229910052743 krypton Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 ＳＯＩ基板において、エクステンション部等の活性領域における寄生抵抗を減少させて急峻な不純物プロファイルを得る。
【解決手段】 ソース３２ａを形成する領域及びドレイン３２ｂを形成する領域と、エクステンション部３２ｃ、３２ｄを形成する領域とをアモルファス化した後に再結晶化し、不純物を、固溶限界を超えて熱拡散を抑制して活性化させる。このようにすると、不純物が固溶限界を超えて活性化するので、エクステンション部３２ｃ、３２ｄ等の活性領域における寄生抵抗が減少する。また、不純物の熱拡散を抑制して活性化するので、イオン注入直後の不純物プロファイルをほとんど維持できる。
【選択図】 図１
【解決手段】 ソース３２ａを形成する領域及びドレイン３２ｂを形成する領域と、エクステンション部３２ｃ、３２ｄを形成する領域とをアモルファス化した後に再結晶化し、不純物を、固溶限界を超えて熱拡散を抑制して活性化させる。このようにすると、不純物が固溶限界を超えて活性化するので、エクステンション部３２ｃ、３２ｄ等の活性領域における寄生抵抗が減少する。また、不純物の熱拡散を抑制して活性化するので、イオン注入直後の不純物プロファイルをほとんど維持できる。
【選択図】 図１
Description
本発明は、半導体装置の製造方法に関し、特に、エクステンション部を備えたトランジスタを有する半導体装置の製造方法に関する。
現在、携帯電話等に搭載されるＬＳＩ(Large Scale Integration)では、より小さい面積でより多くのデバイスを搭載するため、デバイスの微細化が進んで様々な微細技術が存在している。
例えば、各デバイスを電気的に絶縁するために有効な半導体基板として、ＳＯＩ(Silicon On Insulator)基板が注目され、ＳＯＩ基板に対する微細技術が注目されている。また、デバイスの微細化が進んだことによってもたらされる短チャネル効果を十分に抑制する完全空乏型のデバイス構造が、注目されている。
なお、半導体基板に対し、Ｇｅ+をイオン注入して非晶質化し、Ｐ型不純物のＢ+をイオン注入し、高温でレーザーアニール法によってＰ型不純物を活性化する技術が存在している（例えば、特許文献１）。
特開２００２−３２９８６４号公報
しかし、この完全空乏型のデバイスをＳＯＩ基板上で実現した場合、ＳＯＩ基板のＳｉ層の膜厚が約１０ｎｍ程度に薄膜化すると、エクステンション部の寄生抵抗が増加して駆動電流が減少してしまう。また、この完全空乏型のデバイスにおいて、エクステンション部等の活性領域に注入された不純物がＳＯＩ基板平面と平行方向にチャネル側に熱拡散すると、短チャネル効果を十分に抑制できなくなってしまう。
また、特許文献１により開示された技術では、半導体基板の中でもＳＯＩ基板に適用した場合、レーザーアニール法によって表面ＳＯＩ層が高温となり、熱伝導率の小さなＳＯＩ基板のＢＯＸ(Burried Oxide)によってその熱がＳＯＩ基板の裏側に逃げられず、ＳＯＩ層に熱がこもってしまう。よって、特許文献１により開示された技術は、ＳＯＩ基板に対して適用しにくい。
本発明は、このような点に鑑みてなされたものであり、ＳＯＩ基板において、エクステンション部等の活性領域における寄生抵抗を減少させて急峻な不純物プロファイルを得ることができる半導体装置の製造方法を提供することを目的とする。
本発明では、上記課題を解決するために、図１に例示するように、エクステンション部３２ｃ、３２ｄを備えたトランジスタ３０を有する半導体装置の製造方法において、ソース３２ａを形成する領域及びドレイン３２ｂを形成する領域と、ソース３２ａ及びドレイン３２ｂのエクステンション部３２ｃ、３２ｄを形成する領域とをアモルファス化した後に再結晶化し、不純物を、固溶限界を超えて熱拡散を抑制して活性化させることを特徴とする半導体装置の製造方法が提供される。
このようにすると、不純物が固溶限界を超えて活性化するので、エクステンション部３２ｃ、３２ｄ等の活性領域における寄生抵抗が減少する。また、不純物の熱拡散を抑制して活性化するので、イオン注入直後の不純物プロファイルをほとんど維持できる。
本発明では、ソースを形成する領域及びドレインを形成する領域と、ソース及びドレインのエクステンション部を形成する領域とをアモルファス化した後に低温で固相において再結晶化するようにする。
このようにすると、不純物が固溶限界を超えて活性化するので、エクステンション部等の活性領域における寄生抵抗が減少する。よって、エクステンション部等の活性領域における駆動電流が増加する。また、不純物の熱拡散を抑制して活性化するので、イオン注入直後の不純物プロファイルをほとんど維持できる。よって、エクステンション部等の活性領域における急峻な不純物プロファイルを得ることができる。
以下、本発明の実施の形態を、図面を参照して説明する。
まず、本発明の実施の形態のトランジスタについて説明する。図１は、トランジスタの要部断面模式図である。
まず、本発明の実施の形態のトランジスタについて説明する。図１は、トランジスタの要部断面模式図である。
トランジスタ３０は、図１に例示するように、ＢＯＸ３６を有するＳＯＩ基板上に形成され、ＢＯＸ３６上にチャネルとゲート絶縁膜３７とを介してゲート３８を有している。また、トランジスタ３０は、チャネルの側面に、エクステンション部３２ｃを介してソース３２ａを有し、エクステンション部３２ｄを介してドレイン３２ｂを有している。
このトランジスタ３０において、ソース３２ａからキャリアを供給してドレイン３２ｂに出力する。また、ゲート絶縁膜３７を介してゲート３８とチャネルとによってコンデンサを形成し、ゲート３８はチャネルに流れるキャリアを制御する。また、ＢＯＸ３６は、各トランジスタ等の素子を基板と電気的に絶縁する。また、エクステンション部３２ｃ、３２ｄは、横方向の電界強度を緩和し、ホットエレクトロン効果を抑制する。
次に、本発明の実施の形態で利用される低温固相エピタキシャル成長(Solid Phase Epitaxial Regrowth、ＳＰＥＲ)の経過について説明する。図２は、ＳＰＥＲの経過の例を示す図である。
まず、図２（Ａ）に例示するように、結晶層４０が存在する。次いで、図２（Ｂ）に例示するように、Ａｒ、Ｇｅ、Ｓｉ、Ａｓ、Ｓｂ、Ｉｎ、ＫｒまたはＸｅ等の重い原子をイオン注入し、結晶層４０の所定の部分をアモルファス化し、アモルファス層５０を形成する。次いで、アモルファス層５０に所定の不純物をイオン注入する。なお、不純物をイオン注入した後、アモルファス化してもよい。次いで、図２（Ｃ）に例示するように、アモルファス層５０を長時間にわたって低温で固相において再結晶化する。
このようにすると、ＳＰＥＲによって不純物が固溶限界を超えて活性化するので、イオン注入された部分における寄生抵抗が減少する。よって、イオン注入された部分における駆動電流が増加する。
また、ＳＰＥＲによって製造工程が低温で実行され、不純物の熱拡散を抑制して活性化するので、イオン注入直後の不純物プロファイルをほとんど維持できる。よって、イオン注入された部分における急峻な不純物プロファイルを得ることができるので、短チャネル効果を抑制できる。
次に、トランジスタ３０のゲート３８の下のチャネルにおいて、不純物濃度の分布について説明する。図３は、不純物濃度の分布の例を示す図である。
不純物濃度の分布は、図３に例示するように、チャネルにおいて、エクステンション部と逆の導電型不純物濃度は低く、エクステンション部３２ｃ、３２ｄにおいて、不純物が固溶限界を超えて活性化して不純物濃度は高い。そして、チャネルとエクステンション部３２ｃ、３２ｄとの間において、不純物濃度の差は急峻であり、急峻な不純物プロファイルとなる。
不純物濃度の分布は、図３に例示するように、チャネルにおいて、エクステンション部と逆の導電型不純物濃度は低く、エクステンション部３２ｃ、３２ｄにおいて、不純物が固溶限界を超えて活性化して不純物濃度は高い。そして、チャネルとエクステンション部３２ｃ、３２ｄとの間において、不純物濃度の差は急峻であり、急峻な不純物プロファイルとなる。
このようにすると、チャネルとエクステンション部３２ｃ、３２ｄとの間において、不純物濃度の差が急峻なので、長い実効ゲート長を有するチャネルを形成できる。
次に、本発明の実施の形態のトランジスタ３０における各製造工程について説明する。図４は、第１の製造工程の例を示す図である。図５は、第２の製造工程の例を示す図である。図６は、第３の製造工程の例を示す図である。図７は、第４の製造工程の例を示す図である。図８は、第５の製造工程の例を示す図である。図９は、第６の製造工程の例を示す図である。図１０は、第７の製造工程の例を示す図である。図１１は、第８の製造工程の例を示す図である。図１２は、第９の製造工程の例を示す図である。
次に、本発明の実施の形態のトランジスタ３０における各製造工程について説明する。図４は、第１の製造工程の例を示す図である。図５は、第２の製造工程の例を示す図である。図６は、第３の製造工程の例を示す図である。図７は、第４の製造工程の例を示す図である。図８は、第５の製造工程の例を示す図である。図９は、第６の製造工程の例を示す図である。図１０は、第７の製造工程の例を示す図である。図１１は、第８の製造工程の例を示す図である。図１２は、第９の製造工程の例を示す図である。
まず、図４に例示するように、ＢＯＸ３６と結晶層３２とを有するＳＯＩ基板上に、ゲート絶縁膜３７を介してゲート３８を形成する。次いで、図５に例示するように、サイドウォール３１を形成する。次いで、図６に例示するように、結晶層３２のソース３２ａ及びドレイン３２ｂを、約２０ｎｍ〜３０ｎｍの膜厚でエピタキシャル成長させる。次いで、図７に例示するように、ソース３２ａ及びドレイン３２ｂに対し、不純物をイオン注入し、高温でスパイクＲＴＡ等によって活性化する。ここで、サイドウォール３１の存在により、チャネルに対する熱拡散の影響はない。次いで、図８に例示するように、サイドウォール３１を除去する。次いで、図９に例示するように、結晶層３２にＡｒ、Ｇｅ、Ｓｉ、Ａｓ、Ｓｂ、Ｉｎ、ＫｒまたはＸｅ等の重い原子をイオン注入し、ソース３２ａ及びドレイン３２ｂと、エクステンション部３２ｃ、３２ｄとをアモルファス化し、アモルファス層３３を形成する。例えば、Ｇｅ+をイオン注入する場合、約４ＫｅＶ〜４０ＫｅＶの加速エネルギで約５×１０14ｃｍ-2〜２×１０15ｃｍ-2のドーズ量をイオン注入する。具体的には、結晶層３２の膜厚が約１０ｎｍである場合、Ｇｅ+を、約５ＫｅＶの加速エネルギで約１×１０15ｃｍ-2のドーズ量をイオン注入する。また、例えば、Ａｒ+をイオン注入する場合、約３ＫｅＶ〜２５ＫｅＶの加速エネルギで約５×１０14ｃｍ-2〜２×１０15ｃｍ-2のドーズ量をイオン注入する。具体的には、結晶層３２の膜厚が約１０ｎｍである場合、Ａｒ+を、約３ＫｅＶの加速エネルギで約１×１０15ｃｍ-2のドーズ量をイオン注入する。なお、この製造工程において、ゲート３８の下のチャネルと、ソース３２ａ及びドレイン３２ｂの下のＢＯＸ３６界面上の結晶層３２とを残すように、イオン注入の加速エネルギを調整する。次いで、図９に例示するように、エクステンション部３２ｃ、３２ｄに対し、不純物をイオン注入する。次いで、図１０に例示するように、約４００度〜７００度の低温で約１分間〜２時間のアニールにより、アモルファス層３３を固相において再結晶化することができる。例えば、結晶層３２の膜厚が約１０ｎｍであってＧｅ+でアモルファス化した場合、約６５０度の低温で約２分間のアニールにより、アモルファス層３３を完全に固相において再結晶化する。ここで、再結晶化の種になる部分は、図８で例示した製造工程で残したチャネル及び結晶層３２である。また、ソース３２ａ及びドレイン３２ｂはＳＯＩ基板平面と垂直方向に再結晶化し、エクステンション部３２ｃ、３２ｄはＳＯＩ基板平面と平行方向に再結晶化する。次いで、図１１に例示するように、サイドウォール３４を形成する。次いで、図１２に例示するように、ソース３２ａ、ドレイン３２ｂ及びゲートの各コンタクト部分にシリサイド層３５ａ、３５ｂ、３５ｃを形成する。
ここで、エクステンション部３２ｃ、３２ｄに対する不純物のイオン注入の製造工程において、ソース３２ａ及びドレイン３２ｂに対する不純物のイオン注入の製造工程を、同時に実行してもよい。また、アモルファス化する製造工程において、ソース３２ａ及びドレイン３２ｂの下のＢＯＸ３６界面上の結晶層３２を残さなくてもよい。
このようにすると、ＳＰＥＲによって不純物が固溶限界を超えて活性化するので、エクステンション部３２ｃ、３２ｄ等の活性領域における寄生抵抗が減少する。よって、エクステンション部３２ｃ、３２ｄ等の活性領域における駆動電流が増加する。
また、ＳＰＥＲによって製造工程が低温で実行され、不純物の熱拡散を抑制して活性化するので、イオン注入直後の不純物プロファイルをほとんど維持できる。よって、エクステンション部３２ｃ、３２ｄ等の活性領域における急峻な不純物プロファイルを得ることができるので、短チャネル効果を抑制できる。
なお、本発明の実施の形態は、ゲートがチャネルに対して一面から接するプレーナ型トランジスタだけでなく、ゲートがチャネルに対して複数面から接する３次元フィン型トランジスタに対しても適用できる。図１３は、プレーナ型トランジスタの例を示す図である。図１４は、フィン型トランジスタの例を示す図である。
プレーナ型トランジスタ７０は、図１３に例示するように、ＢＯＸ７３を有するＳＯＩ基板上に形成され、ソース及びドレイン等を形成する活性領域７２とチャネルを制御するゲート７１とを有する。ゲート７１の下の部分において、エクステンション部をＳＰＥＲにより成長させる。
フィン型トランジスタ８０は、図１４に例示するように、ＢＯＸ８３を有するＳＯＩ基板上に形成され、ソース及びドレイン等を形成する活性領域８２とチャネルを制御するゲート８１とを有する。ゲート８１によって３方向から囲われた部分において、エクステンション部をＳＰＥＲにより成長させる。
このようにすると、フィン型トランジスタ８０はゲート８１がチャネルに対して複数面から接するので、チャネルの制御性が高く、また、チャネルの駆動電流が増加する。また、フィン型トランジスタ８０は現在のＬＳＩの製造技術により形成できるので、新たな製造技術は不要である。
（付記１） エクステンション部を備えたトランジスタを有する半導体装置の製造方法において、
ソースを形成する領域及びドレインを形成する領域と、前記ソース及び前記ドレインのエクステンション部を形成する領域とをアモルファス化した後に再結晶化し、不純物を、固溶限界を超えて熱拡散を抑制して活性化させることを特徴とする半導体装置の製造方法。
ソースを形成する領域及びドレインを形成する領域と、前記ソース及び前記ドレインのエクステンション部を形成する領域とをアモルファス化した後に再結晶化し、不純物を、固溶限界を超えて熱拡散を抑制して活性化させることを特徴とする半導体装置の製造方法。
（付記２） Ａｒ、Ｇｅ、Ｓｉ、Ａｓ、Ｓｂ、Ｉｎ、ＫｒまたはＸｅの原子をイオン注入し、前記ソースを形成する領域及び前記ドレインを形成する領域と、前記ソース及び前記ドレインの前記エクステンション部を形成する領域とをアモルファス化することを特徴とする付記１記載の半導体装置の製造方法。
（付記３） 前記トランジスタのゲートの下のチャネルを残してアモルファス化することを特徴とする付記１記載の半導体装置の製造方法。
（付記４） 前記トランジスタがＳＯＩ基板を用いて形成される場合には、前記トランジスタの前記ソースを形成する領域及び前記ドレインを形成する領域の下のＢＯＸ界面上を残してアモルファス化することを特徴とする付記１記載の半導体装置の製造方法。
（付記４） 前記トランジスタがＳＯＩ基板を用いて形成される場合には、前記トランジスタの前記ソースを形成する領域及び前記ドレインを形成する領域の下のＢＯＸ界面上を残してアモルファス化することを特徴とする付記１記載の半導体装置の製造方法。
（付記５） 前記トランジスタがＳＯＩ基板を用いて形成される場合には、前記ソースを形成する領域及び前記ドレインを形成する領域は、ＳＯＩ基板平面と垂直方向に再結晶化することを特徴とする付記１記載の半導体装置の製造方法。
（付記６） 前記トランジスタがＳＯＩ基板を用いて形成される場合には、前記ソース及び前記ドレインの前記エクステンション部を形成する領域は、ＳＯＩ基板平面と平行方向に再結晶化することを特徴とする付記１記載の半導体装置の製造方法。
（付記７） 前記トランジスタは、完全空乏型トランジスタであることを特徴とする付記１記載の半導体装置の製造方法。
（付記８） 前記トランジスタは、プレーナ型トランジスタであることを特徴とする付記１記載の半導体装置の製造方法。
（付記８） 前記トランジスタは、プレーナ型トランジスタであることを特徴とする付記１記載の半導体装置の製造方法。
（付記９） 前記トランジスタは、フィン型トランジスタであることを特徴とする付記１記載の半導体装置の製造方法。
３０ トランジスタ
３２ａ ソース
３２ｂ ドレイン
３２ｃ、３２ｄ エクステンション部
３６ ＢＯＸ
３７ ゲート絶縁膜
３８ ゲート
３２ａ ソース
３２ｂ ドレイン
３２ｃ、３２ｄ エクステンション部
３６ ＢＯＸ
３７ ゲート絶縁膜
３８ ゲート
Claims (5)
- エクステンション部を備えたトランジスタを有する半導体装置の製造方法において、
ソースを形成する領域及びドレインを形成する領域と、前記ソース及び前記ドレインのエクステンション部を形成する領域とをアモルファス化した後に再結晶化し、不純物を、固溶限界を超えて熱拡散を抑制して活性化させることを特徴とする半導体装置の製造方法。 - 前記トランジスタのゲートの下のチャネルを残してアモルファス化することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記トランジスタがＳＯＩ基板を用いて形成される場合には、前記トランジスタの前記ソースを形成する領域及び前記ドレインを形成する領域の下のＢＯＸ界面上を残してアモルファス化することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記トランジスタがＳＯＩ基板を用いて形成される場合には、前記ソース及び前記ドレインの前記エクステンション部を形成する領域は、ＳＯＩ基板平面と平行方向に再結晶化することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記トランジスタは、完全空乏型トランジスタであることを特徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005073672A JP4923419B2 (ja) | 2005-03-15 | 2005-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005073672A JP4923419B2 (ja) | 2005-03-15 | 2005-03-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006261232A true JP2006261232A (ja) | 2006-09-28 |
| JP4923419B2 JP4923419B2 (ja) | 2012-04-25 |
Family
ID=37100168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005073672A Expired - Fee Related JP4923419B2 (ja) | 2005-03-15 | 2005-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4923419B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101121633B1 (ko) | 2009-12-30 | 2012-03-09 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
| US10559753B2 (en) | 2014-09-05 | 2020-02-11 | Cambridge Display Technology Limited | Doping organic semiconductors |
| CN114121659A (zh) * | 2020-08-28 | 2022-03-01 | 长鑫存储技术有限公司 | 半导体器件的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343881A (ja) * | 2001-03-13 | 2002-11-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2004153066A (ja) * | 2002-10-31 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004311543A (ja) * | 2003-04-03 | 2004-11-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004537856A (ja) * | 2001-08-01 | 2004-12-16 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | キセノン（Ｘｅ）による事前非晶質化のためのインプランテーション |
| WO2005022648A1 (en) * | 2003-09-03 | 2005-03-10 | Koninklijke Philips Electronics N.V. | Method of fabricating a double gate field effect transistor device, and such a double gate field effect transistor device |
-
2005
- 2005-03-15 JP JP2005073672A patent/JP4923419B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343881A (ja) * | 2001-03-13 | 2002-11-29 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2004537856A (ja) * | 2001-08-01 | 2004-12-16 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | キセノン（Ｘｅ）による事前非晶質化のためのインプランテーション |
| JP2004153066A (ja) * | 2002-10-31 | 2004-05-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004311543A (ja) * | 2003-04-03 | 2004-11-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| WO2005022648A1 (en) * | 2003-09-03 | 2005-03-10 | Koninklijke Philips Electronics N.V. | Method of fabricating a double gate field effect transistor device, and such a double gate field effect transistor device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101121633B1 (ko) | 2009-12-30 | 2012-03-09 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
| US8637939B2 (en) | 2009-12-30 | 2014-01-28 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
| US10559753B2 (en) | 2014-09-05 | 2020-02-11 | Cambridge Display Technology Limited | Doping organic semiconductors |
| CN114121659A (zh) * | 2020-08-28 | 2022-03-01 | 长鑫存储技术有限公司 | 半导体器件的制备方法 |
| WO2022041975A1 (zh) * | 2020-08-28 | 2022-03-03 | 长鑫存储技术有限公司 | 半导体器件的制造方法 |
| CN114121659B (zh) * | 2020-08-28 | 2023-10-03 | 长鑫存储技术有限公司 | 半导体器件的制备方法 |
| US11855183B2 (en) | 2020-08-28 | 2023-12-26 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4923419B2 (ja) | 2012-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5204763B2 (ja) | 埋め込み歪み層を有してフローティングボディ効果が減少されたｓｏｉトランジスタの製造方法 | |
| US10079181B2 (en) | P-FET with strained silicon-germanium channel | |
| US8551845B2 (en) | Structure and method for increasing strain in a device | |
| US9246006B2 (en) | Recrystallization of source and drain blocks from above | |
| CN108461394B (zh) | 采用应力记忆技术制造半导体器件的方法及半导体器件 | |
| US20060148215A1 (en) | Method of fabricating a field effect transistor having improved junctions | |
| TW201125043A (en) | FinFET LDD and source drain implant technique | |
| JP2008034650A (ja) | 半導体装置及びその製造方法 | |
| US20070252144A1 (en) | Transistor having a channel with tensile strain and oriented along a crystallographic orientation with increased charge carrier mobility | |
| JP5184831B2 (ja) | フィン型トランジスタの形成方法 | |
| WO2009040707A2 (en) | Method of manufacturing a finfet | |
| US8153537B1 (en) | Method for fabricating semiconductor devices using stress engineering | |
| US8361868B2 (en) | Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation | |
| JP2008503098A (ja) | セミコンダクタ・オン・インシュレータ半導体装置及び製造方法 | |
| US20090079010A1 (en) | Nickel silicide formation for semiconductor components | |
| JPWO2007080647A1 (ja) | 半導体装置の製造方法 | |
| US20090166770A1 (en) | Method of fabricating gate electrode for gate of mosfet and structure thereof | |
| JP4923419B2 (ja) | 半導体装置の製造方法 | |
| US9059201B2 (en) | Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation | |
| US8877618B2 (en) | Method for producing a field effect transistor with a SiGe channel by ion implantation | |
| TWI649793B (zh) | 具有應變通道之鰭式場效電晶體 | |
| JP2007525813A (ja) | 犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法 | |
| JP5355702B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009016423A (ja) | 半導体装置及びその製造方法 | |
| JP3574613B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080121 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4923419 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |