JP2006253633A - 基板の処理方法、化学機械研磨後洗浄方法、電子デバイスの製造方法及びプログラム - Google Patents

基板の処理方法、化学機械研磨後洗浄方法、電子デバイスの製造方法及びプログラム Download PDF

Info

Publication number
JP2006253633A
JP2006253633A JP2005278841A JP2005278841A JP2006253633A JP 2006253633 A JP2006253633 A JP 2006253633A JP 2005278841 A JP2005278841 A JP 2005278841A JP 2005278841 A JP2005278841 A JP 2005278841A JP 2006253633 A JP2006253633 A JP 2006253633A
Authority
JP
Japan
Prior art keywords
insulating film
exposed
forming
mixed gas
chemical mechanical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005278841A
Other languages
English (en)
Other versions
JP4843285B2 (ja
Inventor
Eiichi Nishimura
栄一 西村
Kenya Iwasaki
賢也 岩▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005278841A priority Critical patent/JP4843285B2/ja
Priority to KR1020060013737A priority patent/KR100852520B1/ko
Priority to TW095104741A priority patent/TWI385722B/zh
Priority to US11/353,154 priority patent/US7510972B2/en
Priority to EP20060002948 priority patent/EP1691409A1/en
Publication of JP2006253633A publication Critical patent/JP2006253633A/ja
Application granted granted Critical
Publication of JP4843285B2 publication Critical patent/JP4843285B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60C—VEHICLE TYRES; TYRE INFLATION; TYRE CHANGING; CONNECTING VALVES TO INFLATABLE ELASTIC BODIES IN GENERAL; DEVICES OR ARRANGEMENTS RELATED TO TYRES
    • B60C27/00—Non-skid devices temporarily attachable to resilient tyres or resiliently-tyred wheels
    • B60C27/06—Non-skid devices temporarily attachable to resilient tyres or resiliently-tyred wheels extending over the complete circumference of the tread, e.g. made of chains or cables
    • B60C27/068—Non-skid devices temporarily attachable to resilient tyres or resiliently-tyred wheels extending over the complete circumference of the tread, e.g. made of chains or cables the ground-engaging part being rigid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60B—VEHICLE WHEELS; CASTORS; AXLES FOR WHEELS OR CASTORS; INCREASING WHEEL ADHESION
    • B60B11/00—Units comprising multiple wheels arranged side by side; Wheels having more than one rim or capable of carrying more than one tyre
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60C—VEHICLE TYRES; TYRE INFLATION; TYRE CHANGING; CONNECTING VALVES TO INFLATABLE ELASTIC BODIES IN GENERAL; DEVICES OR ARRANGEMENTS RELATED TO TYRES
    • B60C27/00—Non-skid devices temporarily attachable to resilient tyres or resiliently-tyred wheels
    • B60C27/06—Non-skid devices temporarily attachable to resilient tyres or resiliently-tyred wheels extending over the complete circumference of the tread, e.g. made of chains or cables
    • B60C27/10—Non-skid devices temporarily attachable to resilient tyres or resiliently-tyred wheels extending over the complete circumference of the tread, e.g. made of chains or cables having tensioning means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask

Abstract

【課題】 絶縁膜の表面上の表面損傷層及び削り残し等の除去量の制御を容易に行うことができる電子デバイスの製造方法を提供する。
【解決手段】 ウエハＷ上の配線１１４が形成された絶縁膜１１３を覆うように低誘電率層間絶縁膜１１５を成膜し（Ｂ）、該低誘電率層間絶縁膜１１５においてビアホール１１８を加工成形し（Ｃ）、低誘電率層間絶縁膜１１５上に銅からなる導電膜１２１を成膜すると共に、ビアホール１１８に銅を充填し（Ｆ）、導電膜１２１をＣＭＰにより研磨して低誘電率層間絶縁膜１１５を露出させ（Ｇ）、削り残し１１６、反応生成物１１７、残渣、及び疑似ＳｉＯ２層１２４を表面上に有する低誘電率層間絶縁膜１１５をアンモニアガス及び弗化水素ガスの混合気体の雰囲気に暴露し（Ｈ）、さらに、疑似ＳｉＯ２層１２４から変質した生成物層１２３を所定の温度に加熱する（Ｉ）。
【選択図】 図８

Description

本発明は、基板の処理方法、化学機械研磨後洗浄方法、電子デバイスの製造方法及びプログラムに関し、特に、表面に形成された導電膜を化学機械研磨によって研磨した後、プラズマレスエッチング処理を施すことによって表面の平坦性を向上する電子デバイスの製造方法に関する。
シリコンウエハ（以下、単に「ウエハ」という。）から電子デバイスを製造する電子デバイスの製造方法では、ウエハの表面に成膜された絶縁膜上に所望のパターンのフォトレジスト層を形成するリソグラフィ工程、フォトレジスト層をマスクとして用いてプラズマによって導電膜をゲート電極に成形し、或いは絶縁膜に配線溝やコンタクトホールを成形するエッチング工程、配線溝やコンタクトホールが成形された絶縁膜表面に導電膜を成膜するＰＶＤ（Physical Vapor Deposition）等の成膜工程、及び成膜された導電膜を除去して絶縁膜を露出させると共に該露出した絶縁膜の表面を平坦化する平坦化工程（エッチバック工程）が順次繰り返して実行される。
近年、平坦化工程では、従来用いられていたドライエッチングや熱リフローに代わり、ＣＭＰ（Chemical Mechanical Polishing）と呼ばれるウエハの表面研磨方法が用いられている。ＣＭＰは、図１１に示すように、ポリウレタン等からなる研磨布２００が貼り付けられた回転テ−ブル２０１に、ウエハの表面が研磨布２００に密着するようにウエハをヘッド（ウエハ保持部）２０２によって押圧し、研磨布２００へシリカ（ＳｉＯ２）を主成分とする研磨剤（スラリー）をスラリー供給ノズル２０３から供給し、洗浄液を供給すると共に、回転テ−ブル２０１及びヘッド２０２を互いに独立させて回転させることによってウエハの表面を研磨する方法である。ＣＭＰでは、研磨剤中のＳｉＯ２粒子とウエハ表面の導電膜や絶縁膜との物理的接触、及びＳｉＯ２粒子と導電膜や絶縁膜との化学的反応の相乗効果によって研磨が促進されると考えられている（例えば、特許文献１参照。）。
また、近年、電子デバイスにおける配線ルール（要求寸法）の微細化によって顕在化してきた層間絶縁膜の高誘電率に起因する信号伝達速度の低下を防止するために、層間絶縁膜材料として低比誘電率（Ｌｏｗ−κ）の材料（表１参照）が用いられている。特に、最近では、銅が配線材料として多用されることから、低誘電率層間絶縁膜材料として、炭素をドープしたＳｉＯＣ系の低誘電率材料が用いられる。また、より誘電率の低いポーラス系材料を用いることも検討されている。なお、ここでは、３．０以下の比誘電率を低誘電率という。
特開平９−２５１９６９号公報
しかしながら、ＣＭＰによって露出した絶縁膜の表面上には、絶縁膜下の配線パターンの密度に依存する絶縁膜の研磨特性の差に起因する配線上の絶縁膜のエロージョン（研磨に起因する侵食）によって発生する絶縁膜の残渣（削り滓）や、ＳｉＯ２粒子と絶縁膜の構成材料との反応生成物が発生する。
また、ポーラス系材料からなる層間絶縁膜は、該膜中の多数の空孔に起因して機械的強度が低く、導電膜の密着性が弱いため、ＣＭＰにおいて通常の圧力でウエハをヘッド２０２によって押圧すると、層間絶縁膜の導電膜からの剥離や層間絶縁膜の崩壊が発生する。これに対応して、層間絶縁膜材料としてポーラス系材料を用いる場合には、低圧、例えば、約１．０ｋＰａ以下の圧力でウエハを押圧する必要があるが、低圧のＣＭＰでは層間絶縁膜を十分に研磨することができないため、ＣＭＰによって研磨された層間絶縁膜の表面には削り残しが発生する。
上述した絶縁膜の表面上の残渣、反応生成物及び削り残し（以下、単に「削り残し等」という。）は、ウエハから製造される電子デバイスの配線抵抗や電子デバイスにおけるコンデンサの層間容量異常の要因となるため、除去する必要がある。
また、低誘電率絶縁膜上に成膜された導電膜をＣＭＰによって研磨した場合、露出した低誘電率層間絶縁膜の表面とＣＭＰで用いられるスラリーや洗浄液との接触に起因する低誘電率層間絶縁膜の吸湿により、該低誘電率層間絶縁膜が化学的なダメージを被り、これにより、該低誘電率層間絶縁膜の表面において炭素濃度が低下した表面損傷層（ダメージ層）が形成される。
この表面損傷層はＳｉＯ２（native oxide）に似た特性を有し、後工程として実行される熱処理工程において体積収縮を起こして絶縁膜中にボイド（空孔）発生させる要因となるので、当該表面損傷層を後工程実行前に予め除去する必要がある。
上述した絶縁膜の表面上の表面損傷層及び削り残し等の除去工程としては、水酸化四級アンモニウムや極性有機アミン等からなるＣＭＰ後（Post-CMP）清浄化液によって絶縁膜の表面を清浄化する清浄化工程が知られている。
ところが、上述した清浄化工程は薬液を用いるウェットエッチング工程に該当し、清浄化工程では清浄化液によって表面損傷層及び削り残し等が容易に溶解するため、表面損傷層及び削り残し等の除去量の制御が困難であるという問題がある。ここで、清浄化液によって表面損傷層及び削り残し等を溶解し過ぎると、絶縁膜下に配置されていたＣｕ配線が露出して、該Ｃｕ配線が清浄化液によって腐食（コロージョン）することがある。
本発明の目的は、絶縁膜の表面上の表面損傷層及び削り残し等を除去することができると共に、表面損傷層及び削り残し等の除去量の制御を容易に行うことができる基板の処理方法、化学機械研磨後洗浄方法、電子デバイスの製造方法及びプログラムを提供することにある。
上記目的を達成するために、請求項１記載の基板の処理方法は、化学機械研磨によって露出した絶縁膜を備える基板の処理方法であって、前記露出した絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱ステップとを有することを特徴とする。
請求項２記載の基板の処理方法は、請求項１記載の基板の処理方法において、前記露出した絶縁膜は低誘電率絶縁膜であることを特徴とする。
請求項３記載の基板の処理方法は、請求項１又は２記載の基板の処理方法において、前記絶縁膜暴露ステップは、前記基板にプラズマレスエッチング処理を施すことを特徴とする。
請求項４記載の基板の処理方法は、請求項１又は２記載の基板の処理方法において、前記絶縁膜暴露ステップは、前記基板に乾燥洗浄処理を施すことを特徴とする。
請求項５記載の基板の処理方法は、請求項１乃至４のいずれか１項に記載の基板の処理方法において、前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比は１〜１／２であり、前記所定の圧力は６．７×１０−２〜４．０Ｐａであることを特徴とする。
請求項６記載の基板の処理方法は、請求項１乃至５のいずれか１項に記載の基板の処理方法において、前記所定の温度は８０〜２００℃であることを特徴とする。
請求項７記載の基板の処理方法は、請求項１乃至６のいずれか１項に記載の基板の処理方法において、前記露出した絶縁膜の形状を測定し、該測定された形状に応じて前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比、及び前記所定の圧力の少なくとも１つを決定する生成物生成条件決定ステップを、さらに有することを特徴とする。
請求項８記載の基板の処理方法は、請求項１乃至７のいずれか１項に記載の基板の処理方法において、前記露出した絶縁膜は前記化学機械研磨によって生じた削り残しを有することを特徴とする。
請求項９記載の基板の処理方法は、請求項１乃至７のいずれか１項に記載の基板の処理方法において、前記露出した絶縁膜は前記化学機械研磨において用いられた研磨剤に起因する反応生成物を有することを特徴とする。
請求項１０記載の基板の処理方法は、請求項１乃至７のいずれか１項に記載の基板の処理方法において、前記絶縁膜は炭素濃度が低下した表面損傷層を有することを特徴とする。
上記目的を達成するために、請求項１１記載の化学機械研磨後洗浄方法は、基板の表面に成膜された絶縁膜上に形成された導電膜を化学機械研磨によって研磨した後に前記基板に施される化学機械研磨後洗浄方法であって、前記化学機械研磨によって露出した前記絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、前記混合気体の雰囲気に暴露された前記絶縁膜を所定の温度に加熱する絶縁膜加熱ステップとを有することを特徴とする。
請求項１２記載の化学機械研磨後洗浄方法は、請求項１１記載の化学機械研磨後洗浄方法において、前記露出した前記絶縁膜を前記混合気体の雰囲気に暴露する前に、前記露出した絶縁膜の表面を乾燥する絶縁膜乾燥ステップを有することを特徴とする。
上記目的を達成するために、請求項１３記載の電子デバイスの製造方法は、半導体基板の表面に成膜された第１の絶縁膜に第１の導電性材料からなる配線を形成する配線形成ステップと、前記第１の絶縁膜上に、前記配線を覆う第２の絶縁膜を成膜する第２の絶縁膜成膜ステップと、前記成膜された第２の絶縁膜上に所定のパターンのフォトレジスト層を形成するフォトレジスト層形成ステップと、該形成されたフォトレジスト層を用いてプラズマ処理により前記第２の絶縁膜において前記配線に達する接続孔を加工成形するプラズマ加工成形ステップと、前記フォトレジスト層を除去するアッシングステップと、前記第２の絶縁膜上に、第２の導電性材料からなる導電膜を成膜して前記接続孔に前記第２の導電性材料を充填する接続孔充填ステップと、前記成膜された導電膜を化学機械研磨によって研磨する導電膜研磨ステップと、前記化学機械研磨によって露出した前記第２の絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する第２の絶縁膜暴露ステップと、前記混合気体の雰囲気に暴露された前記第２の絶縁膜を所定の温度に加熱する第２の絶縁膜加熱ステップとを有することを特徴とする。
請求項１４記載の電子デバイスの製造方法は、請求項１３記載の電子デバイスの製造方法において、前記加工成形された接続孔の表面を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する接続孔表面暴露ステップと、前記混合気体の雰囲気に暴露された接続孔の表面を所定の温度に加熱する接続孔表面加熱ステップとを有することを特徴とする。
請求項１５記載の電子デバイスの製造方法は、請求項１４記載の電子デバイスの製造方法において、前記所定の温度に加熱された接続孔の表面を導電性バリアで被膜する接続孔被膜ステップを、さらに有することを特徴とする。
上記目的を達成するために、請求項１６記載の電子デバイスの製造方法は、半導体基板の表面に成膜された第１の絶縁膜に第１の導電性材料からなる配線を形成する配線形成ステップと、前記第１の絶縁膜上に、前記配線を覆う第２の絶縁膜を成膜する第２の絶縁膜成膜ステップと、前記成膜された第２の絶縁膜上に所定のパターンのフォトレジスト層を形成するフォトレジスト層形成ステップと、該形成されたフォトレジスト層を用いてプラズマ処理により前記第２の絶縁膜において前記配線に達する接続孔を加工成形するプラズマ加工成形ステップと、前記第２の絶縁膜上に、第２の導電性材料からなる導電膜を成膜して前記接続孔に前記第２の導電性材料を充填する接続孔充填ステップと、前記フォトレジスト層及び前記成膜された導電膜を化学機械研磨によって研磨する導電膜研磨ステップと、前記化学機械研磨によって露出した前記第２の絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する第２の絶縁膜暴露ステップと、前記混合気体の雰囲気に暴露された前記第２の絶縁膜を所定の温度に加熱する第２の絶縁膜加熱ステップとを有することを特徴とする。
上記目的を達成するために、請求項１７記載のプログラムは、化学機械研磨によって露出した絶縁膜を備える基板の処理方法をコンピュータに実行させるプログラムであって、前記露出した絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱モジュールとを有することを特徴とする。
上記目的を達成するために、請求項１８記載のプログラムは、基板の表面に成膜された絶縁膜上に形成された導電膜を化学機械研磨によって研磨した後に前記基板に施される化学機械研磨後洗浄方法をコンピュータに実行させるプログラムであって、前記化学機械研磨によって露出した前記絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、前記混合気体の雰囲気に暴露された前記絶縁膜を所定の温度に加熱する絶縁膜加熱モジュールとを有することを特徴とする。
上記目的を達成するために、請求項１９記載のプログラムは、電子デバイスの製造方法をコンピュータに実行させるプログラムであって、半導体基板の表面に成膜された第１の絶縁膜に第１の導電性材料からなる配線を形成する配線形成モジュールと、前記第１の絶縁膜上に、前記配線を覆う第２の絶縁膜を成膜する第２の絶縁膜成膜モジュールと、前記成膜された第２の絶縁膜上に所定のパターンのフォトレジスト層を形成するフォトレジスト層形成モジュールと、該形成されたフォトレジスト層を用いてプラズマ処理により前記第２の絶縁膜において前記配線に達する接続孔を加工成形するプラズマ加工成形モジュールと、前記フォトレジスト層を除去するアッシングモジュールと、前記第２の絶縁膜上に、第２の導電性材料からなる導電膜を成膜して前記接続孔に前記第２の導電性材料を充填する接続孔充填モジュールと、前記成膜された導電膜を化学機械研磨によって研磨する導電膜研磨モジュールと、前記化学機械研磨によって露出した前記第２の絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する第２の絶縁膜暴露モジュールと、前記混合気体の雰囲気に暴露された前記第２の絶縁膜を所定の温度に加熱する第２の絶縁膜加熱モジュールとを有することを特徴とする。
上記目的を達成するために、請求項２０記載のプログラムは、電子デバイスの製造方法をコンピュータに実行させるプログラムであって、半導体基板の表面に成膜された第１の絶縁膜に第１の導電性材料からなる配線を形成する配線形成モジュールと、前記第１の絶縁膜上に、前記配線を覆う第２の絶縁膜を成膜する第２の絶縁膜成膜モジュールと、前記成膜された第２の絶縁膜上に所定のパターンのフォトレジスト層を形成するフォトレジスト層形成モジュールと、該形成されたフォトレジスト層を用いてプラズマ処理により前記第２の絶縁膜において前記配線に達する接続孔を加工成形するプラズマ加工成形モジュールと、前記第２の絶縁膜上に、第２の導電性材料からなる導電膜を成膜して前記接続孔に前記第２の導電性材料を充填する接続孔充填モジュールと、前記フォトレジスト層及び前記成膜された導電膜を化学機械研磨によって研磨する導電膜研磨モジュールと、前記化学機械研磨によって露出した前記第２の絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する第２の絶縁膜暴露モジュールと、前記混合気体の雰囲気に暴露された前記第２の絶縁膜を所定の温度に加熱する第２の絶縁膜加熱モジュールとを有することを特徴とする。
請求項１記載の基板の処理方法及び請求項１７記載のプログラムによれば、露出した絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された絶縁膜が所定の温度に加熱される。露出した絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、露出した絶縁膜及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された絶縁膜が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。この生成物の気化により、化学機械研磨によって発生する絶縁膜の表面上の表面損傷層及び削り残し等を除去することができる。このとき、生成物の生成量は混合気体のパラメータによって制御することができる。したがって、絶縁膜の表面上の表面損傷層及び削り残し等の除去量の制御を容易に行うことができる。
請求項３記載の基板の処理方法によれば、基板にプラズマレスエッチング処理が施されるので、基板から製造される電子デバイスにおいて、ゲート電極に電荷が蓄積されないため、ゲート酸化膜の劣化や破壊を防止することができ、エネルギー粒子が電子デバイス（素子）に照射されることがないため、半導体において打ち込みダメージ（結晶欠陥）の発生を防止することができ、さらに、プラズマに起因する予期せぬ化学反応が起こらないため、不純物の発生を防止することができ、これにより、基板に処理を施す処理室が汚染されるのを防止することができる。
請求項４記載の基板の処理方法によれば、基板に乾燥洗浄処理が施されるので、表面ラフネス（roughness）の発生を防止できるだけでなく、基板表面の物性の変化も抑制することができ、もって配線信頼性の低下を確実に防止することができる。
請求項５記載の基板の処理方法によれば、混合気体におけるアンモニアに対する弗化水素の体積流量比は１〜１／２であり、上記所定の圧力は６．７×１０−２〜４．０Ｐａであるので、生成物の生成を助長することができ、もって絶縁膜の表面上の表面損傷層及び削り残し等を確実に除去することができる。
請求項６記載の基板の処理方法によれば、所定の温度は８０〜２００℃であるので、生成物の気化を促進することができ、もって絶縁膜の表面上の表面損傷層及び削り残し等を確実に除去することができる。
請求項７記載の基板の表面処理方法によれば、露出した絶縁膜の形状が測定され、該測定された形状に応じて混合気体におけるアンモニアに対する弗化水素の体積流量比、及び上記所定の圧力の少なくとも１つが決定されるので、絶縁膜の表面上の表面損傷層及び削り残し等の除去量の制御を正確に行うことができ、もって基板の表面処理の効率を向上することができ、さらに、絶縁膜を除去することにより、化学機械研磨によって発生した局所的なエロージョンを解消する際、絶縁膜の除去量の制御を正確に行うことができ、もって再平坦化を正確に行うことができる。
請求項１１記載の化学機械研磨後洗浄方法及び請求項１８記載のプログラムによれば、化学機械研磨によって露出した絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された絶縁膜が所定の温度に加熱される。露出した絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、露出した絶縁膜及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された絶縁膜が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。この生成物の気化により、化学機械研磨によって発生する絶縁膜の表面上の表面損傷層及び削り残し等を除去することができる。このとき、生成物の生成量は混合気体のパラメータによって制御することができる。したがって、絶縁膜の表面上の表面損傷層及び削り残し等の除去量の制御を容易に行うことができる。
請求項１２記載の化学機械研磨後洗浄方法によれば、露出した絶縁膜が上記混合気体の雰囲気に暴露される前に、露出した絶縁膜の表面が乾燥される。上記生成物の生成は乾燥環境下において促進される。したがって、絶縁膜の表面上の表面損傷層及び削り残し等の除去を促進することができる。
請求項１３記載の電子デバイスの製造方法及び請求項１９記載のプログラムによれば、化学機械研磨によって露出した第２の絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された第２の絶縁膜が所定の温度に加熱される。露出した第２の絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、露出した第２の絶縁膜及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された第２の絶縁膜が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。この生成物の気化により、化学機械研磨によって発生する第２の絶縁膜の表面上の表面損傷層及び削り残し等を除去することができる。このとき、生成物の生成量は混合気体のパラメータによって制御することができる。したがって、第２の絶縁膜の表面上の表面損傷層及び削り残し等の除去量の制御を容易に行うことができる。
請求項１４記載の電子デバイスの製造方法によれば、第２の絶縁膜において加工成形された接続孔の表面が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されるので、接続孔の表面における生成物の生成及び該生成物の加熱による気化によって、プラズマ処理に起因して発生する接続孔の表面損傷層を除去することができ、該表面損傷層に起因する配線遅延の発生を防止することができる。
請求項１５記載の電子デバイスの製造方法によれば、所定の温度に加熱された接続孔の表面が導電性バリアで被膜されるので、表面損傷層が除去された接続孔の表面と、該接続孔に充填される第２の導電性材料との接触を防止することができ、これにより、第２の導電性材料の第２の絶縁膜への拡散を防止することができる。
請求項１６記載の電子デバイスの製造方法及び請求項２０記載のプログラムによれば、化学機械研磨によって露出した第２の絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された第２の絶縁膜が所定の温度に加熱される。露出した第２の絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、露出した第２の絶縁膜及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された第２の絶縁膜が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。この生成物の気化により、化学機械研磨によって発生する第２の絶縁膜の表面上の表面損傷層及び削り残し等を除去することができる。このとき、生成物の生成量は混合気体のパラメータによって制御することができる。したがって、第２の絶縁膜の表面上の表面損傷層及び削り残し等の除去量の制御を容易に行うことができる。また、導電膜だけでなくフォトレジスト層も同時に化学機械研磨によって研磨されるため、スループットを向上することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
まず、本発明の実施の形態に係る基板の処理方法について説明する。
図１は、本実施の形態に係る基板の処理方法が適用される基板処理装置の概略構成を示す平面図である。
図１において、基板処理装置１０は、電子デバイス用のウエハ（以下、単に「ウエハ」という。）（基板）Ｗに反応性イオンエッチング（以下、「ＲＩＥ」という。）処理を施す第１のプロセスシップ１１と、該第１のプロセスシップ１１と平行に配置され、ウエハＷに後述するＣＯＲ（Chemical Oxide Removal）処理及びＰＨＴ（Post Heat Treatment）処理を施す第２のプロセスシップ１２と、第１のプロセスシップ１１及び第２のプロセスシップ１２がそれぞれ接続された矩形状の共通搬送室としてのローダーユニット１３とを備える。
ローダーユニット１３には、上述した第１のプロセスシップ１１及び第２のプロセスシップ１２の他、２５枚のウエハＷを収容する容器としてのフープ（Front Opening Unified Pod）１４がそれぞれ載置される３つのフープ載置台１５と、フープ１４から搬出されたウエハＷの位置をプリアライメントするオリエンタ１６と、ウエハＷの表面状態を計測する第１及び第２のＩＭＳ（Integrated Metrology System、Therma-Wave, Inc.）１７，１８とが接続されている。
第１のプロセスシップ１１及び第２のプロセスシップ１２は、ローダーユニット１３の長手方向における側壁に接続されると共にローダーユニット１３を挟んで３つのフープ載置台１５と対向するように配置され、オリエンタ１６はローダーユニット１３の長手方向に関する一端に配置され、第１のＩＭＳ１７はローダーユニット１３の長手方向に関する他端に配置され、第２のＩＭＳ１８は３つのフープ載置台１５と並列に配置される。
ローダーユニット１３は、内部に配置された、ウエハＷを搬送するスカラ型デュアルアームタイプの搬送アーム機構１９と、各フープ載置台１５に対応するように側壁に配置されたウエハＷの投入口としての３つのロードポート２０とを有する。搬送アーム機構１９は、フープ載置台１５に載置されたフープ１４からウエハＷをロードポート２０経由で取り出し、該取り出したウエハＷを第１のプロセスシップ１１、第２のプロセスシップ１２、オリエンタ１６、第１のＩＭＳ１７や第２のＩＭＳ１８へ搬出入する。
第１のＩＭＳ１７は光学系のモニタであり、搬入されたウエハＷを載置する載置台２１と、該載置台２１に載置されたウエハＷを指向する光学センサ２２とを有し、ウエハＷの表面形状、例えば、表面層の膜厚、及び配線溝やゲート電極等のＣＤ（Critical Dimension）値を測定する。第２のＩＭＳ１８も光学系のモニタであり、第１のＩＭＳ１７と同様に、載置台２３と光学センサ２４とを有し、ウエハＷの表面におけるパーティクル数を計測する。
第１のプロセスシップ１１は、ウエハＷにＲＩＥ処理を施す第１の真空処理室としての第１のプロセスユニット２５と、該第１のプロセスユニット２５にウエハＷを受け渡すリンク型シングルピックタイプの第１の搬送アーム２６を内蔵する第１のロード・ロックユニット２７とを有する。
第１のプロセスユニット２５は、円筒状の処理室容器（チャンバ）と、該チャンバ内に配置された上部電極及び下部電極を有し、該上部電極及び下部電極の間の距離はウエハＷにＲＩＥ処理を施すための適切な間隔に設定されている。また、下部電極はウエハＷをクーロン力等によってチャックするＥＳＣ２８をその頂部に有する。
第１のプロセスユニット２５では、チャンバ内部に処理ガスを導入し、上部電極及び下部電極間に電界を発生させることによって導入された処理ガスをプラズマ化してイオン及びラジカルを発生させ、該イオン及びラジカルによってウエハＷにＲＩＥ処理を施す。
第１のプロセスシップ１１では、ローダーユニット１３の内部圧力は大気圧に維持される一方、第１のプロセスユニット２５の内部圧力は真空に維持される。そのため、第１のロード・ロックユニット２７は、第１のプロセスユニット２５との連結部に真空ゲートバルブ２９を備えると共に、ローダーユニット１３との連結部に大気ゲートバルブ３０を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。
第１のロード・ロックユニット２７の内部には、略中央部に第１の搬送アーム２６が設置され、該第１の搬送アーム２６より第１のプロセスユニット２５側に第１のバッファ３１が設置され、第１の搬送アーム２６よりローダーユニット１３側には第２のバッファ３２が設置される。第１のバッファ３１及び第２のバッファ３２は、第１の搬送アーム２６の先端部に配置されたウエハＷを支持する支持部（ピック）３３が移動する軌道上に配置され、ＲＩＥ処理が施されたウエハＷを一時的に支持部３３の軌道の上方に待避させることにより、ＲＩＥ未処理のウエハＷとＲＩＥ処理済みのウエハＷとの第１のプロセスユニット２５における円滑な入れ換えを可能とする。
第２のプロセスシップ１２は、ウエハＷにＣＯＲ処理を施す第２の真空処理室としての第２のプロセスユニット３４と、該第２のプロセスユニット３４に真空ゲートバルブ３５を介して接続された、ウエハＷにＰＨＴ処理を施す第３の真空処理室としての第３のプロセスユニット３６と、第２のプロセスユニット３４及び第２のプロセスユニット３６にウエハＷを受け渡すリンク型シングルピックタイプの第２の搬送アーム３７を内蔵する第２のロード・ロックユニット４９とを有する。
図２は、図１における第２のプロセスユニットの断面図であり、図２（Ａ）は図１における線II−IIに沿う断面図であり、図２（Ｂ）は図２（Ａ）におけるＡ部の拡大図である。
図２（Ａ）において、第２のプロセスユニット３４は、円筒状の処理室容器（チャンバ）３８と、該チャンバ３８内に配置されたウエハＷの載置台としてのＥＳＣ３９と、チャンバ３８の上方に配置されたシャワーヘッド４０と、チャンバ３８内のガス等を排気するＴＭＰ（Turbo Molecular Pump）４１と、チャンバ３８及びＴＭＰ４１の間に配置され、チャンバ３８内の圧力を制御する可変式バタフライバルブとしてのＡＰＣ（Automatic Pressure Control）バルブ４２とを有する。
ＥＳＣ３９は、内部に直流電圧が印加される電極板（図示しない）を有し、直流電圧により発生するクーロン力又はジョンソン・ラーベック(Johnsen-Rahbek)力によってウエハＷを吸着して保持する。また、ＥＳＣ３９は調温機構として冷媒室（図示しない）を有する。この冷媒室には所定温度の冷媒、例えば、冷却水やガルデン液が循環供給され、当該冷媒の温度によってＥＳＣ３９の上面に吸着保持されたウエハＷの処理温度が制御される。さらに、ＥＳＣ３９は、ＥＳＣ３９の上面とウエハＷの裏面との間に伝熱ガス（ヘリウムガス）を満遍なく供給する伝熱ガス供給系統（図示しない）を有する。伝熱ガスは、ＣＯＲ処理の間、冷媒によって所望の指定温度に維持されたＥＳＣ３９とウエハＷとの熱交換を行い、ウエハＷを効率よく且つ均一に冷却する。
また、ＥＳＣ３９は、その上面から突出自在なリフトピンとしての複数のプッシャーピン５６を有し、これらのプッシャーピン５６は、ウエハＷがＥＳＣ３９に吸着保持されるときにはＥＳＣ３９に収容され、ＣＯＲ処理が施されたウエハＷをチャンバ３８から搬出するときには、ＥＳＣ３９の上面から突出してウエハＷを上方へ持ち上げる。
シャワーヘッド４０は２層構造を有し、下層部４３及び上層部４４のそれぞれに第１のバッファ室４５及び第２のバッファ室４６を有する。第１のバッファ室４５及び第２のバッファ室４６はそれぞれガス通気孔４７，４８を介してチャンバ３８内に連通する。すなわち、シャワーヘッド４０は、第１のバッファ室４５及び第２のバッファ室４６にそれぞれ供給されるガスのチャンバ３８内への内部通路を有する、階層状に積み重ねられた２つの板状体（下層部４３、上層部４４）からなる。
ウエハＷにＣＯＲ処理を施す際、第１のバッファ室４５にはＮＨ３（アンモニア）ガスが後述するアンモニアガス供給管５７から供給され、該供給されたアンモニアガスはガス通気孔４７を介してチャンバ３８内へ供給されると共に、第２のバッファ室４６にはＨＦ（弗化水素）ガスが後述する弗化水素ガス供給管５８から供給され、該供給された弗化水素ガスはガス通気孔４８を介してチャンバ３８内へ供給される。
また、シャワーヘッド４０はヒータ（図示しない）、例えば、加熱素子を内蔵する。この加熱素子は、好ましくは、上層部４４上に配置されて第２のバッファ室４６内の弗化水素ガスの温度を制御する。
また、図２（Ｂ）に示すように、ガス通気孔４７，４８におけるチャンバ３８内への開口部は末広がり状に形成される。これにより、アンモニアガスや弗化水素ガスをチャンバ３８内へ効率よく拡散することができる。さらに、ガス通気孔４７，４８は断面がくびれ形状を呈するので、チャンバ３８で発生した堆積物がガス通気孔４７，４８、引いては、第１のバッファ室４５や第２のバッファ室４６へ逆流するのを防止することができる。なお、ガス通気孔４７，４８は螺旋状の通気孔であってもよい。
この第２のプロセスユニット３４は、チャンバ３８内の圧力と、アンモニアガス及び弗化水素ガスの体積流量比を調整することによってウエハＷにＣＯＲ処理を施す。また、この第２のプロセスユニット３４は、チャンバ３８内において初めてアンモニアガス及び弗化水素ガスが混合するように設計されている（ポストミックス設計）ため、チャンバ３８内に上記２種類のガスが導入されるまで、該２種類のガスが混合するのを防止して、弗化水素ガスとアンモニアガスとがチャンバ３８内への導入前に反応するのを防止する。
また、第２のプロセスユニット３４では、チャンバ３８の側壁がヒータ（図示しない）、例えば、加熱素子を内蔵し、チャンバ３８内の雰囲気温度が低下するのを防止する。これにより、ＣＯＲ処理の再現性を向上することができる。また、側壁内の加熱素子は、側壁の温度を制御することによってチャンバ３８内に発生した副生成物が側壁の内側に付着するのを防止する。
図１に戻り、第３のプロセスユニット３６は、筐体状の処理室容器（チャンバ）５０と、該チャンバ５０内に配置されたウエハＷの載置台としてのステージヒータ５１と、該ステージヒータ５１の周りに配置され、ステージヒータ５１に載置されたウエハＷを上方に持ち上げるバッファアーム５２と、チャンバ内及び外部雰囲気を遮断する開閉自在な蓋としてのＰＨＴチャンバリッド（図示しない）とを有する。
ステージヒータ５１は、表面に酸化皮膜が形成されたアルミからなり、内蔵された電熱線等によって載置されたウエハＷを所定の温度まで加熱する。具体的には、ステージヒータ５１は載置したウエハＷを少なくとも１分間に亘って１００〜２００℃、好ましくは約１３５℃まで直接加熱する。
ＰＨＴチャンバリッドにはシリコンゴム製のシートヒータが配される。また、チャンバ５０の側壁にはカートリッジヒータ（図示しない）が内蔵され、該カートリッジヒータはチャンバ５０の側壁の壁面温度を２５〜８０℃に制御する。これにより、チャンバ５０の側壁に副生成物が付着するのを防止し、付着した副生成物に起因するパーティクルの発生を防止してチャンバ５０のクリーニング周期を延伸する。なお、チャンバ５０の外周は熱シールドによって覆われている。
ウエハＷを上方から加熱するヒータとして、上述したシートヒータの代わりに、紫外線放射（UV radiation）ヒータを配してもよい。紫外線放射ヒータとしては、波長１９０〜４００ｎｍの紫外線を放射する紫外線ランプ等が該当する。
バッファアーム５２は、ＣＯＲ処理が施されたウエハＷを一時的に第２の搬送アーム３７における支持部５３の軌道の上方に待避させることにより、第２のプロセスユニット３４や第３のプロセスユニット３６におけるウエハＷの円滑な入れ換えを可能とする。
この第３のプロセスユニット３６は、ウエハＷの温度を調整することによってウエハＷにＰＨＴ処理を施す。
第２のロード・ロックユニット４９は、第２の搬送アーム３７を内蔵する筐体状の搬送室（チャンバ）７０を有する。また、ローダーユニット１３の内部圧力は大気圧に維持される一方、第２のプロセスユニット３４及び第３のプロセスユニット３６の内部圧力は真空に維持される。そのため、第２のロード・ロックユニット４９は、第３のプロセスユニット３６との連結部に真空ゲートバルブ５４を備えると共に、ローダーユニット１３との連結部に大気ドアバルブ５５を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。
図３は、図１における第２のプロセスシップの概略構成を示す斜視図である。
図３において、第２のプロセスユニット３４は、第１のバッファ室４５へアンモニアガスを供給するアンモニアガス供給管５７と、第２のバッファ室４６へ弗化水素ガスを供給する弗化水素ガス供給管５８と、チャンバ３８内の圧力を測定する圧力ゲージ５９と、ＥＳＣ３９内に配設された冷却系統に冷媒を供給するチラーユニット６０とを備える。
アンモニアガス供給管５７にはＭＦＣ（Mass Flow Controller）（図示しない）が設けられ、該ＭＦＣは第１のバッファ室４５へ供給するアンモニアガスの流量を調整すると共に、弗化水素ガス供給管５８にもＭＦＣ（図示しない）が設けられ、該ＭＦＣは第２のバッファ室４６へ供給する弗化水素ガスの流量を調整する。アンモニアガス供給管５７のＭＦＣと弗化水素ガス供給管５８のＭＦＣは協働して、チャンバ３８へ供給されるアンモニアガスと弗化水素ガスの体積流量比を調整する。
また、第２のプロセスユニット３４の下方には、ＤＰ（Dry Pump）（図示しない）に接続された第２のプロセスユニット排気系６１が配置される。第２のプロセスユニット排気系６１は、チャンバ３８とＡＰＣバルブ４２の間に配設された排気ダクト６２と連通する排気管６３と、ＴＭＰ４１の下方（排気側）に接続された排気管６４とを有し、チャンバ３８内のガス等を排気する。なお、排気管６４はＤＰの手前において排気管６３に接続される。
第３のプロセスユニット３６は、チャンバ５０へ窒素（Ｎ２）ガスを供給する窒素ガス供給管６５と、チャンバ５０内の圧力を測定する圧力ゲージ６６と、チャンバ５０内の窒素ガス等を排気する第３のプロセスユニット排気系６７とを備える。
窒素ガス供給管６５にはＭＦＣ（図示しない）が設けられ、該ＭＦＣはチャンバ５０へ供給される窒素ガスの流量を調整する。第３のプロセスユニット排気系６７は、チャンバ５０に連通すると共にＤＰに接続された本排気管６８と、該本排気管６８の途中に配されたＡＰＣバルブ６９と、本排気管６８からＡＰＣバルブ６９を回避するように分岐し、且つＤＰの手前において本排気管６８に接続される副排気管６８ａとを有する。ＡＰＣバルブ６９は、チャンバ５０内の圧力を制御する。
第２のロード・ロックユニット４９は、チャンバ７０へ窒素ガスを供給する窒素ガス供給管７１と、チャンバ７０内の圧力を測定する圧力ゲージ７２と、チャンバ７０内の窒素ガス等を排気する第２のロード・ロックユニット排気系７３と、チャンバ７０内を大気開放する大気連通管７４とを備える。
窒素ガス供給管７１にはＭＦＣ（図示しない）が設けられ、該ＭＦＣはチャンバ７０へ供給される窒素ガスの流量を調整する。第２のロード・ロックユニット排気系７３は１本の排気管からなり、該排気管はチャンバ７０に連通すると共に、ＤＰの手前において第３のプロセスユニット排気系６７における本排気管６８に接続される。また、第２のロード・ロックユニット排気系７３及び大気連通管７４はそれぞれ開閉自在な排気バルブ７５及びリリーフバルブ７６を有し、該排気バルブ７５及びリリーフバルブ７６は協働してチャンバ７０内の圧力を大気圧から所望の真空度までのいずれかに調整する。
図４は、図３における第２のロード・ロックユニットのユニット駆動用ドライエア供給系の概略構成を示す図である。
図４において、第２のロード・ロックユニット４９のユニット駆動用ドライエア供給系７７のドライエア供給先としては、大気ドアバルブ５５が有するスライドドア駆動用のドアバルブシリンダ、Ｎ２パージユニットとしての窒素ガス供給管７１が有するＭＦＣ、大気開放用のリリーフユニットとしての大気連通管７４が有するリリーフバルブ７６、真空引きユニットとしての第２のロード・ロックユニット排気系７３が有する排気バルブ７５、及び真空ゲートバルブ５４が有するスライドゲート駆動用のゲートバルブシリンダが該当する。
ユニット駆動用ドライエア供給系７７は、第２のプロセスシップ１２が備える本ドライエア供給管７８から分岐された副ドライエア供給管７９と、該副ドライエア供給管７９に接続された第１のソレノイドバルブ８０及び第２のソレノイドバルブ８１とを備える。
第１のソレノイドバルブ８０は、ドライエア供給管８２，８３，８４，８５の各々を介してドアバルブシリンダ、ＭＦＣ、リリーフバルブ７６及びゲートバルブシリンダに接続され、これらへのドライエアの供給量を制御することによって各部の動作を制御する。また、第２のソレノイドバルブ８１は、ドライエア供給管８６を介して排気バルブ７５に接続され、排気バルブ７５へのドライエアの供給量を制御することによって排気バルブ７５の動作を制御する。
なお、窒素ガス供給管７１におけるＭＦＣは窒素（Ｎ２）ガス供給系８７にも接続されている。
また、第２のプロセスユニット３４や第３のプロセスユニット３６も、上述した第２のロード・ロックユニット４９のユニット駆動用ドライエア供給系７７と同様の構成を有するユニット駆動用ドライエア供給系を備える。
図１に戻り、基板処理装置１０は、第１のプロセスシップ１１、第２のプロセスシップ１２及びローダーユニット１３の動作を制御するシステムコントローラと、ローダーユニット１３の長手方向に関する一端に配置されたオペレーションコントローラ８８を備える。
オペレーションコントローラ８８は、例えばＬＣＤ（Liquid Crystal Display）からなる表示部を有し、該表示部は基板処理装置１０の各構成要素の動作状況を表示する。
また、図５に示すように、システムコントローラは、ＥＣ（Equipment Controller）８９と、３つのＭＣ（Module Controller）９０，９１，９２と、ＥＣ８９及び各ＭＣを接続するスイッチングハブ９３とを備える。該システムコントローラはＥＣ８９からＬＡＮ（Local Area Network）１７０を介して、基板処理装置１０が設置されている工場全体の製造工程を管理するＭＥＳ（Manufacturing Execution System）としてのＰＣ１７１に接続されている。ＭＥＳは、システムコントローラと連携して工場における工程に関するリアルタイム情報を基幹業務システム（図示しない）にフィードバックすると共に、工場全体の負荷等を考慮して工程に関する判断を行う。
ＥＣ８９は、各ＭＣを統括して基板処理装置１０全体の動作を制御する主制御部（マスタ制御部）である。また、ＥＣ８９は、ＣＰＵ、ＲＡＭ、ＨＤＤ等を有し、オペレーションコントローラ８８においてユーザ等によって指定されたウエハＷの処理方法、すなわち、レシピに対応するプログラムに応じてＣＰＵが、各ＭＣに制御信号を送信することにより、第１のプロセスシップ１１、第２のプロセスシップ１２及びローダーユニット１３の動作を制御する。
スイッチングハブ９３は、ＥＣ８９からの制御信号に応じてＥＣ８９の接続先としてのＭＣを切り替える。
ＭＣ９０，９１，９２は、それぞれ第１のプロセスシップ１１、第２のプロセスシップ１２及びローダーユニット１３の動作を制御する副制御部（スレーブ制御部）である。各ＭＣは、ＤＩＳＴ（Distribution）ボード９６によってＧＨＯＳＴネットワーク９５を介して各Ｉ／Ｏ（入出力）モジュール９７，９８，９９にそれぞれ接続される。ＧＨＯＳＴネットワーク９５は、ＭＣが有するＭＣボードに搭載されたＧＨＯＳＴ（General High-Speed Optimum Scalable Transceiver）と称されるＬＳＩによって実現されるネットワークである。ＧＨＯＳＴネットワーク９５には、最大で３１個のＩ／Ｏモジュールを接続可能であり、ＧＨＯＳＴネットワーク９５では、ＭＣがマスタに該当し、Ｉ／Ｏモジュールがスレーブに該当する。
Ｉ／Ｏモジュール９８は、第２のプロセスシップ１２における各構成要素（以下、「エンドデバイス」という。）に接続された複数のＩ／Ｏ部１００からなり、各エンドデバイスへの制御信号及び各エンドデバイスからの出力信号の伝達を行う。Ｉ／Ｏモジュール９８においてＩ／Ｏ部１００に接続されるエンドデバイスには、例えば、第２のプロセスユニット３４におけるアンモニアガス供給管５７のＭＦＣ、弗化水素ガス供給管５８のＭＦＣ、圧力ゲージ５９及びＡＰＣバルブ４２、第３のプロセスユニット３６における窒素ガス供給管６５のＭＦＣ、圧力ゲージ６６、ＡＰＣバルブ６９、バッファアーム５２及びステージヒータ５１、第２のロード・ロックユニット４９における窒素ガス供給管７１のＭＦＣ、圧力ゲージ７２及び第２の搬送アーム３７、並びにユニット駆動用ドライエア供給系７７における第１のソレノイドバルブ８０及び第２のソレノイドバルブ８１等が該当する。
なお、Ｉ／Ｏモジュール９７，９９は、Ｉ／Ｏモジュール９８と同様の構成を有し、第１のプロセスシップ１１に対応するＭＣ９０及びＩ／Ｏモジュール９７の接続関係、並びにローダーユニット１３に対応するＭＣ９２及びＩ／Ｏモジュール９９の接続関係も、上述したＭＣ９１及びＩ／Ｏモジュール９８の接続関係と同様の構成であるため、これらの説明を省略する。
また、各ＧＨＯＳＴネットワーク９５には、Ｉ／Ｏ部１００におけるデジタル信号、アナログ信号及びシリアル信号の入出力を制御するＩ／Ｏボード（図示しない）も接続される。
基板処理装置１０において、ウエハＷにＣＯＲ処理を施す際には、ＣＯＲ処理のレシピに対応するプログラムに応じてＥＣ８９のＣＰＵが、スイッチングハブ９３、ＭＣ９１、ＧＨＯＳＴネットワーク９５及びＩ／Ｏモジュール９８におけるＩ／Ｏ部１００を介して、所望のエンドデバイスに制御信号を送信することによって第２のプロセスユニット３４においてＣＯＲ処理を実行する。
具体的には、ＣＰＵが、アンモニアガス供給管５７のＭＦＣ及び弗化水素ガス供給管５８のＭＦＣに制御信号を送信することによってチャンバ３８におけるアンモニアガス及び弗化水素ガスの体積流量比を所望の値に調整し、ＴＭＰ４１及びＡＰＣバルブ４２に制御信号を送信することによってチャンバ３８内の圧力を所望の値に調整する。また、このとき、圧力ゲージ５９がチャンバ３８内の圧力値を出力信号としてＥＣ８９のＣＰＵに送信し、該ＣＰＵは送信されたチャンバ３８内の圧力値に基づいて、アンモニアガス供給管５７のＭＦＣ、弗化水素ガス供給管５８のＭＦＣ、ＡＰＣバルブ４２やＴＭＰ４１の制御パラメータを決定する。
また、ウエハＷにＰＨＴ処理を施す際には、ＰＨＴ処理のレシピに対応するプログラムに応じてＥＣ８９のＣＰＵが、所望のエンドデバイスに制御信号を送信することによって第３のプロセスユニット３６においてＰＨＴ処理を実行する。
具体的には、ＣＰＵが、窒素ガス供給管６５のＭＦＣ及びＡＰＣバルブ６９に制御信号を送信することによってチャンバ５０内の圧力を所望の値に調整し、ステージヒータ５１に制御信号を送信することによってウエハＷの温度を所望の温度に調整する。また、このとき、圧力ゲージ６６がチャンバ５０内の圧力値を出力信号としてＥＣ８９のＣＰＵに送信し、該ＣＰＵは送信されたチャンバ５０内の圧力値に基づいて、ＡＰＣバルブ６９や窒素ガス供給管６５のＭＦＣの制御パラメータを決定する。
図５のシステムコントローラでは、複数のエンドデバイスがＥＣ８９に直接接続されることなく、該複数のエンドデバイスに接続されたＩ／Ｏ部１００がモジュール化されてＩ
／Ｏモジュールを構成し、該Ｉ／ＯモジュールがＭＣ及びスイッチングハブ９３を介してＥＣ８９に接続されるため、通信系統を簡素化することができる。
また、ＥＣ８９のＣＰＵが送信する制御信号には、所望のエンドデバイスに接続されたＩ／Ｏ部１００のアドレス、及び当該Ｉ／Ｏ部１００を含むＩ／Ｏモジュールのアドレスが含まれているため、スイッチングハブ９３は制御信号におけるＩ／Ｏモジュールのアドレスを参照し、ＭＣのＧＨＯＳＴが制御信号におけるＩ／Ｏ部１００のアドレスを参照することによって、スイッチングハブ９３やＭＣがＣＰＵに制御信号の送信先の問い合わせを行う必要を無くすことができ、これにより、制御信号の円滑な伝達を実現することができる。
ところで、先に述べたように、ＣＭＰによって露出した絶縁膜の表面上には削り残し等が発生し、特に、絶縁膜として炭素を含む低誘電率層間絶縁膜を用いた場合、該低誘電率層間絶縁膜の表面にはＳｉＯ２に似た特性を有する表面損傷層（以下、「疑似ＳｉＯ２層」という）が形成される。ここで、低誘電率層間絶縁膜がＣＭＰによって圧壊しないためには所定の機械的強度を有する必要があり、具体的には４ＧＰａ以上のヤング率を有する必要がある。これら絶縁膜の表面上の疑似ＳｉＯ２層及び削り残し等は、ウエハＷから製造される電子デバイスにおいて種々の不具合を引き起こす要因となるため、除去する必要がある。なお、この疑似ＳｉＯ２層は「変質層」や「犠牲層」とも称される。
本実施の形態に係る基板の処理方法は、これに対応して、ＣＭＰによって表面上の削り残し等が発生し、又は疑似ＳｉＯ２層が形成された絶縁膜を備えるウエハＷにＣＯＲ処理とＰＨＴ処理を施す。
ＣＯＲ処理は、被処理体の酸化膜とガス分子を化学反応させて生成物を生成する処理であり、ＰＨＴ処理は、ＣＯＲ処理が施された被処理体を加熱して、ＣＯＲ処理の化学反応によって被処理体に生成した生成物を気化・熱酸化（Thermal Oxidation）させて被処理体から除去する処理である。以上のように、ＣＯＲ処理及びＰＨＴ処理、特に、ＣＯＲ処理は、プラズマを用いず且つ水成分を用いずに被処理体の酸化膜を除去する処理であるため、プラズマレスエッチング処理及びドライクリーニング処理（乾燥洗浄処理）に該当する。
本実施の形態に係る基板の処理方法では、ガスとしてアンモニアガス及び弗化水素ガスを用いる。ここで、弗化水素ガスはＳｉＯ２層や疑似ＳｉＯ２層の腐食を促進し、アンモニアガスは、酸化膜と弗化水素ガスとの反応を必要に応じて制限し、最終的には停止させるための反応副生成物（By-product）を合成する。具体的には、ＣＯＲ処理及びＰＨＴ処理において以下の化学反応を利用することにより、ＳｉＯ２からなる絶縁膜の上層を除去して絶縁膜の表面上の削り残し等を除去し、又は低誘電率層間絶縁膜の表面に形成された疑似ＳｉＯ２層を除去する。
（ＣＯＲ処理）
ＳｉＯ２＋４ＨＦ → ＳｉＦ４＋２Ｈ２Ｏ↑
ＳｉＦ４＋２ＮＨ３＋２ＨＦ → （ＮＨ４）２ＳｉＦ６
（ＰＨＴ処理）
（ＮＨ４）２ＳｉＦ６ → ＳｉＦ４↑＋２ＮＨ３↑＋２ＨＦ↑
上述した化学反応を利用したＣＯＲ処理及びＰＨＴ処理は、以下の特性を有することが本発明者によって確認されている。尚、ＰＨＴ処理においては、Ｎ２及びＨ２も若干量発生する。
１）熱酸化膜の選択比（除去速度）が高い。
具体的には、ＣＯＲ処理及びＰＨＴ処理は、熱酸化膜の選択比が高い一方、シリコンの選択比が低い。したがって、熱酸化膜であるＳｉＯ２膜からなる絶縁膜の上層やＳｉＯ２膜と同様の特性を有する疑似ＳｉＯ２層を効率よく除去することができる。
２）上層や疑似ＳｉＯ２層が除去された絶縁膜の表面における自然酸化膜の成長速度が遅い。
具体的には、ウェットエッチングによって上層が除去された絶縁膜の表面においては、厚さ３Åの自然酸化膜の成長時間が１０分であるのに対し、ＣＯＲ処理及びＰＨＴ処理によって上層が除去された絶縁膜の表面においては、厚さ３Åの自然酸化膜の成長時間は２時間以上である。したがって、電子デバイスの製造工程において不要な酸化膜が発生することがなく、電子デバイスの信頼性を向上することができる。
３）ドライ環境において反応が進行する。
具体的には、ＣＯＲ処理において水を反応に用いることはなく、また、ＣＯＲ処理によって発生した水もＰＨＴ処理によって気化されるため、上層が除去された絶縁膜の表面にＯＨ基が配されることがない。したがって、絶縁膜の表面が親水性になることがなく、もって該表面は吸湿することがないため、電子デバイスの配線信頼性の低下を防止することができる。
４）生成物の生成量は所定時間が経過すると飽和する。
具体的には、所定時間が経過すると、それ以後、絶縁層をアンモニアガス及び弗化水素ガスの混合気体に暴露し続けても、生成物の生成量は増加しない。また、生成物の生成量は、混合気体の圧力、体積流量比等の混合気体のパラメータによって決定される。したがって、絶縁膜の除去量の制御を容易に行うことができる。
５）パーティクルの発生が非常に少ない。
具体的には、第２のプロセスユニット３４及び第３のプロセスユニット３６において、２０００枚のウエハＷにおける絶縁膜の上層の除去を実行しても、チャンバ３８やチャンバ５０の内壁等にパーティクルの付着がほとんど観測されない。したがって、電子デバイスにおいてパーティクルを介した配線の短絡等が発生することがなく、電子デバイスの信頼性を向上することができる。
図６は、本実施の形態に係る基板の処理方法を示す工程図である。
図６において、まず、ＣＭＰによる削り残し１０１（図６（Ａ））、反応生成物１０２（図６（Ｂ））や残渣（図示しない）を表面上に有する、ＳｉＯ２によって形成された絶縁膜１０４、又は疑似ＳｉＯ２層１０３が表面に形成された、ＳｉＯＣＨからなる絶縁膜１０４ａ（図６（Ｃ））を備えるウエハＷを第２のプロセスユニット３４のチャンバ３８に収容し、該チャンバ３８内の圧力を所定の圧力に調整し、チャンバ３８内にアンモニアガス、弗化水素ガス及び希釈ガスとしてのアルゴン（Ａｒ）ガスを導入して、チャンバ３８内をこれらから成る混合気体の雰囲気とし、絶縁膜１０４，１０４ａを所定の圧力下において混合気体の雰囲気に暴露する（絶縁膜暴露ステップ）（図６（Ａ），（Ｂ），（Ｃ））。これにより、絶縁膜１０４を形成するＳｉＯ２又は疑似ＳｉＯ２層１０３、アンモニアガス及び弗化水素ガスから錯体構造を有する生成物を生成して絶縁膜１０４の上層又は疑似ＳｉＯ２層１０３を生成物からなる生成物層１０５に変質させる。
次いで、生成物層１０５が形成されたウエハＷを第３のプロセスユニット３６のチャンバ５０内のステージヒータ５１上に載置し、該チャンバ５０内の圧力を所定の圧力に調整し、チャンバ５０内に窒素ガスを導入して粘性流を生じさせ、ステージヒータ５１によってウエハＷを所定の温度に加熱する（絶縁膜加熱ステップ）。このとき、熱によって生成物層１０５の錯体構造が分解し、生成物１０５は四弗化珪素（ＳｉＦ４）、アンモニア、窒素、弗化水素に分離して気化する。気化したこれらの分子は粘性流に巻き込まれて第３のプロセスユニット排気系６７によってチャンバ５０から排出される。これにより、絶縁膜１０４の上層が除去されて絶縁膜１０４の表面上の削り残し１０１、反応生成物１０２及び残渣が除去され、又は疑似ＳｉＯ２層１０３が除去される（図６（Ｄ））。
第２のプロセスユニット３４において、弗化水素ガスは水分と反応しやすいため、チャンバ３８におけるアンモニアガスの体積を弗化水素ガスの体積より多く設定するのが好ましく、また、チャンバ３８における水分子はできるだけ除去するのが好ましい。具体的には、チャンバ３８内の混合気体におけるアンモニアガスに対する弗化水素ガスの体積流量（ＳＣＣＭ）比は１〜１／２であるのが好ましく、また、チャンバ３８内の所定の圧力は６．７×１０−２〜４．０Ｐａ（０．５〜３０ｍＴｏｒｒ）であるのが好ましい。これにより、チャンバ３８内の混合気体の流量比等が安定するため、生成物の生成を助長することができる。
また、チャンバ３８内の所定の圧力が６．７×１０−２〜４．０Ｐａ（０．５〜３０ｍＴｏｒｒ）であると、生成物の生成量を所定時間経過後に確実に飽和させることができ、これにより、エッチング深さを確実に制御することができる（セルフリミテッド）。例えば、チャンバ３８内の所定の圧力が１．３Ｐａ（１０ｍＴｏｒｒ）である場合、エッチングの進行はＣＯＲ処理開始から約３分経過後に停止する。このときのエッチング深さは略１５ｎｍである。また、チャンバ３８内の所定の圧力が２．７Ｐａ（２０ｍＴｏｒｒ）である場合、エッチングの進行はＣＯＲ処理開始から約３分経過後に停止する。このときのエッチング深さは略２４ｎｍである。
また、反応物は常温近傍で反応が促進されるため、ウエハＷを載置するＥＳＣ３９は、内蔵する調温機構（図示しない）によってその温度が２５℃に設定されるのが好ましく。さらに、温度が高いほどチャンバ３８内に発生した副生成物が付着しにくいことから、チャンバ３８内の内壁温度は、側壁に埋設されたヒータ（図示しない）によって５０℃に設定されるのが好ましい。
第３のプロセスユニット３６において、反応物は配位結合を含む錯化合物（Complex compound）であり、錯化合物は結合力が弱く、比較的低温においても熱分解が促進されるので、ウエハＷの所定の温度は８０〜２００℃であるのが好ましく、さらに、ウエハＷにＰＨＴ処理を施す時間は、６０〜１８０秒であるのが好ましい。また、チャンバ５０に粘性流を生じさせるためには、チャンバ５０内の真空度を高めるのは好ましくなく、また、一定の流量のガス流が必要である。したがって、該チャンバ５０における所定の圧力は、６．７×１０〜１．３×１０２Ｐａ（５００ｍＴｏｒｒ〜１Ｔｏｒｒ）であるのが好ましく、窒素ガスの流量は５００〜３０００ＳＣＣＭであるのが好ましい。これにより、チャンバ５０内において粘性流を確実に生じさせることができるため、生成物の熱分解によって生じた気体分子を確実に除去することができる。
また、ウエハＷにＣＯＲ処理を施す前に、絶縁膜１０４，１０４ａの表面形状、例えば、膜厚、又は配線溝やゲート電極等の形状のＣＤ値を測定し、測定された表面形状に応じて、ＥＣ８９のＣＰＵが、絶縁膜の表面形状と絶縁膜の上層の除去量や疑似ＳｉＯ２層の除去量に関連する処理条件パラメータとの所定の関係に基づいて、ＣＯＲ処理又はＰＨＴ処理における処理条件パラメータの値を決定する（生成物生成条件決定ステップ）のが好ましい。これにより、絶縁膜１０４の上層の除去量の制御、引いては絶縁膜１０４の表面上の削り残し１０１、反応生成物１０２及び残渣の除去量の制御、又は疑似ＳｉＯ２層１０３の除去量の制御を正確に行うことができ、もって基板の表面処理の効率を向上することができる。さらに、絶縁膜１０４を除去することにより、ＣＭＰによって発生した局所的な絶縁膜１０４のエロージョンを解消する際、絶縁膜１０４の除去量の制御を正確に行うことができ、もって絶縁膜１０４の再平坦化を正確に行うことができる。
上記所定の関係は、複数のウエハＷを処理するロットの初期において、第１のＩＭＳ１７によって測定されたＣＯＲ処理及びＰＨＴ処理を施す前及び施した後における絶縁膜１０４，１０４ａの表面形状の差、すなわち、ＣＯＲ処理及びＰＨＴ処理による絶縁膜１０４の上層の除去量又は疑似ＳｉＯ２層１０３の除去量と、このときのＣＯＲ処理及びＰＨＴ処理における処理条件パラメータとに基づいて設定される。処理条件パラメータとしては、例えば、アンモニアガスに対する弗化水素ガスの体積流量比やチャンバ３８内の所定の圧力、ステージヒータ５１に載置されたウエハＷの加熱温度等が該当する。このようにして設定された所定の関係はＥＣ８９のＨＤＤ等に格納され、ロットの初期以降におけるウエハＷの処理において上述のようにして参照される。
また、或るウエハＷのＣＯＲ処理及びＰＨＴ処理を施す前及び施した後における絶縁膜１０４，１０４ａの表面形状の差に基づいて、当該ウエハＷに再度ＣＯＲ処理及びＰＨＴ処理を施すか否かを決定してもよく、さらに、再度ＣＯＲ処理及びＰＨＴ処理を施す場合には、ＥＣ８９のＣＰＵが、当該ウエハＷのＣＯＲ処理及びＰＨＴ処理を施した後における絶縁膜１０４，１０４ａの表面形状に応じて、上記所定の関係に基づいてＣＯＲ処理及びＰＨＴ処理の条件パラメータを決定してもよい。これにより、絶縁膜１０４，１０４ａの除去量の制御を正確に行うことができ、もって絶縁膜１０４，１０４ａの再平坦化を正確に行うことができる。
本実施の形態に係る基板の処理方法によれば、削り残し１０１、反応生成物１０２及び残渣を表面上に有する絶縁膜１０４、又は疑似ＳｉＯ２層１０３が表面に形成された絶縁膜１０４ａを備えるウエハＷが所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスからなる混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露されたウエハＷが所定の温度に加熱される。これにより、絶縁膜１０４を形成するＳｉＯ２又は疑似ＳｉＯ２層１０３、アンモニアガス及び弗化水素ガスから錯体構造を有する生成物が生成され、該生成された生成物の錯体構造が熱によって分解し、生成物は四弗化珪素、アンモニア、弗化水素に分離して気化する。この生成物の気化により、絶縁膜１０４の上層を除去して絶縁膜１０４の表面上の削り残し１０１、反応生成物１０２及び残渣を除去し、又は疑似ＳｉＯ２層１０３を除去することができる。このとき、生成物の生成量は所定時間が経過すると飽和し、また、生成物の生成量は混合気体のパラメータによって制御することができる。したがって、絶縁膜１０４の表面上の削り残し１０１、反応生成物１０２及び残渣の除去量の制御、又は疑似ＳｉＯ２層１０３の除去量の制御を容易に行うことができる。
また、本実施の形態に係る基板の処理方法によれば、ウエハＷにプラズマレスエッチング処理が施されて削り残し１０１、反応生成物１０２、残渣、及び疑似ＳｉＯ２層１０３が除去されるので、ウエハＷから製造される電子デバイスにおいて、ゲート電極に電荷が蓄積されないため、ゲート酸化膜の劣化や破壊を防止することができ、エネルギー粒子が電子デバイスに照射されることがないため、半導体における結晶欠陥の発生を防止することができ、さらに、プラズマに起因する予期せぬ化学反応が起こらないため、不純物の発生を防止することができ、これにより、チャンバ３８やチャンバ５０内が汚染されるのを防止することができる。
さらに、本実施の形態に係る基板の処理方法によれば、ウエハＷにドライクリーニング処理が施されて削り残し１０１、反応生成物１０２、残渣、及び疑似ＳｉＯ２層１０３が除去されるので、ウエハＷの表面ラフネスの発生を防止できるだけでなく、ウエハＷの表面の物性の変化も抑制することができ、もって、ウエハＷから製造される電子デバイスにおける配線信頼性の低下を確実に防止することができる。
次に、本発明の実施の形態に係る化学機械研磨後洗浄方法について説明する。
本実施の形態に係る化学機械研磨後洗浄方法においても、上述したＣＯＲ処理及びＰＨＴ処理を用いて、絶縁膜の表面上の疑似ＳｉＯ２層及び削り残し等を除去する。また、ＣＯＲ処理及びＰＨＴ処理は基板処理装置１０における第２のプロセスシップ１２において実行される。
図７は、本発明の実施の形態に係る化学機械研磨後洗浄方法を示す工程図である。
図７において、まず、ウエハＷの表面において、熱酸化によって成膜されたＳｉＯ２からなる絶縁膜１０６にＲＩＥ処理等によって配線溝１０７を形成し、絶縁膜１０６上に導電性材料であるポリシリコンをＰＶＤ法やＣＶＤ（Chemical Vapor Deposition）法によって堆積させて導電膜１０８を形成する（図７（Ａ））。
次いで、該導電膜１０８をＣＭＰにより研磨して絶縁膜１０６を露出させ、これにより、配線１０９を形成する。このとき、露出した絶縁膜１０６の表面上にはＣＭＰによる削り残し１１０、反応生成物１１１及び残渣（図示しない）が形成される（図７（Ｂ））。

次いで、削り残し１１０、反応生成物１１１及び残渣を表面上に有する絶縁膜１０６を備えるウエハＷを乾燥炉（図示しない）に搬入して絶縁膜１０６の表面を乾燥し、該表面が乾燥された絶縁膜１０６を有するウエハＷを第２のプロセスユニット３４のチャンバ３８に収容し、該チャンバ３８内の圧力を所定の圧力に調整し、チャンバ３８内にアンモニアガス、弗化水素ガス及びアルゴンガスを導入して、チャンバ３８内をこれらから成る混合気体の雰囲気とし、絶縁膜１０６を所定の圧力下において混合気体の雰囲気に暴露する（絶縁膜暴露ステップ）。これにより、絶縁膜１０６を形成するＳｉＯ２、アンモニアガス及び弗化水素ガスから錯体構造を有する生成物を生成して絶縁膜１０６の上層を生成物からなる生成物層１１２に変質させる（図７（Ｃ））。
次いで、生成物層１１２が形成されたウエハＷを第３のプロセスユニット３６のチャンバ５０内のステージヒータ５１上に載置し、該チャンバ５０内の圧力を所定の圧力に調整し、チャンバ５０内に窒素ガスを導入して粘性流を生じさせ、ステージヒータ５１によってウエハＷを所定の温度に加熱する（絶縁膜加熱ステップ）。このとき、熱によって生成物層１１２の生成物の錯体構造が分解し、生成物は四弗化珪素（ＳｉＦ４）、アンモニア、窒素、弗化水素に分離して気化する（図７（Ｄ））。気化したこれらの分子は粘性流に巻き込まれて第３のプロセスユニット排気系６７によってチャンバ５０から排出される。これにより、絶縁膜１０６の上層が除去され、絶縁膜１０６の上層と共に絶縁膜１０６の表面上の削り残し１１０、反応生成物１１１及び残渣が除去される（図７（Ｅ））。
本実施の形態に係る化学機械研磨後洗浄方法によれば、ＣＭＰによる削り残し１１０、反応生成物１１１及び残渣を表面上に有する絶縁膜１０６を備えるウエハＷが所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスからなる混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露されたウエハＷが所定の温度に加熱される。これにより、絶縁膜１０６を形成するＳｉＯ２、アンモニアガス及び弗化水素ガスから錯体構造を有する生成物が生成され、該生成された生成物の錯体構造が熱によって分解し、生成物は四弗化珪素、アンモニア、弗化水素に分離して気化する。この生成物の気化により、絶縁膜１０６の上層を除去して絶縁膜１０６の表面上の削り残し１１０、反応生成物１１１及び残渣を除去することができる。このとき、生成物の生成量は混合気体のパラメータによって制御することができる。したがって、絶縁膜１０６の表面上の削り残し１１０、反応生成物１１１及び残渣の除去量の制御を容易に行うことができる。
また、本実施の形態に係る化学機械研磨後洗浄方法によれば、露出した絶縁膜１０６が上記混合気体の雰囲気に暴露される前に、露出した絶縁膜１０６の表面が乾燥される。上記生成物の生成は乾燥環境下において促進される。したがって、削り残し１１０、反応生成物１１１及び残渣の除去を促進することができる。
上述した本実施の形態に係る化学機械研磨後洗浄方法では、絶縁膜の表面上の削り残し等を除去したが、絶縁膜としてＳｉＯＣＨからなる低誘電率層間絶縁膜が用いられる場合、ＣＭＰによって低誘電率層間絶縁膜の表面に形成された疑似ＳｉＯ２層も、該疑似ＳｉＯ２層を上記混合気体の雰囲気に暴露して生成物層に変質させ、さらに生成物層を熱で気化することにより、除去することができる。
次に、本発明の実施の形態に係る電子デバイスの製造方法について説明する。
本実施の形態に係る電子デバイスの製造方法においても、上述したＣＯＲ処理及びＰＨＴ処理を用いて、低誘電率層間絶縁膜の表面上の疑似ＳｉＯ２層及び削り残し等を除去する。また、ＣＯＲ処理及びＰＨＴ処理は基板処理装置１０における第２のプロセスシップ１２において実行される。
図８は、本発明の実施の形態に係る電子デバイスの製造方法を示す工程図である。
図８において、まず、ウエハＷの表面において、熱酸化によって成膜されたＳｉＯ２からなる絶縁膜１１３（第１の絶縁膜）にＲＩＥ等によって配線溝を形成し、絶縁膜１１３上にアルミニウム（Ａｌ）又はアルミニウム合金（第１の導電性材料）からなる導電膜（図示しない）を成膜する。さらにエッチバック等の平坦化処理によって成膜された導電膜を研磨して絶縁膜１１３を露出させ、これにより絶縁膜１１３に配線１１４を形成する（配線形成ステップ）（図８（Ａ））。
次いで、ＣＶＤ法によって絶縁膜１１３上に、配線１１４を覆うようにＳｉＯＣＨからなる低誘電率層間絶縁膜１１５（第２の絶縁膜）を成膜し（第２の絶縁膜成膜ステップ）、さらに、リソグラフィによって配線１１４直上に対応する低誘電率層間絶縁膜１１５の一部を暴露する開口部１２４を有するパターンのフォトレジスト層１２５を形成する（フォトレジスト層形成ステップ）（図８（Ｂ））。
次いで、形成されたフォトレジスト層１２５をマスクとして用いて、低誘電率層間絶縁
膜１１５をＲＩＥ処理によってエッチングし、低誘電率層間絶縁膜１１５において配線１１４に達するビア（Via）ホール（接続孔）１１８を加工成形する（プラズマ加工成形ステップ）（図８（Ｃ））。このとき、ビアホール１１８の表面はＲＩＥ処理に起因して炭素濃度が低下したダメージ層１１９（表面損傷層）によって覆われる。
その後、一旦、ウエハＷを第２のプロセスユニット３４におけるチャンバ３８に収容して、ビアホール１０９の表面を所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスから成る混合気体の雰囲気に暴露し（接続孔表面暴露ステップ）、さらに、混合気体の雰囲気に暴露されたウエハＷを第３のプロセスユニット３６のチャンバ５０内のステージヒータ５１上に載置してビアホール１０９の表面を所定の温度に加熱する（接続孔表面加熱ステップ）。これにより、ダメージ層１１９を生成物層に変質させ、該生成物層を熱によって気化してビアホール１０９の表面を覆うダメージ層１１９を除去する。そして、ウエハＷを第３のプロセスユニット３６から取り出し、アッシング処理等によってフォトレジスト層１２５を除去する（アッシングステップ）（図８（Ｄ））。
次いで、ダメージ層１１９が除去されたビアホール１１８の表面も含めて低誘電率層間絶縁膜１１５の表面を窒化珪素（ＳｉＮ）又は炭化珪素（ＳｉＣ）からなる導電性バリア膜１２０で被膜し（接続孔被膜ステップ）（図８（Ｅ））、さらに、導電性バリア膜１２０で被膜された低誘電率層間絶縁膜１１５上に、ＣＶＤ法やＰＶＤ法によって銅（Ｃｕ）（第２の導電性材料）を堆積させて銅からなる導電膜１２１を成膜すると共に、ビアホール１１８に銅を充填する（接続孔充填ステップ）（図８（Ｆ））。
次いで、導電膜１２１及び導電性バリア膜１２０をＣＭＰにより研磨して低誘電率層間絶縁膜１１５を露出させ（導電膜研磨ステップ）、これにより、ビアフィル１２２を形成する。このとき、露出した低誘電率層間絶縁膜１１５の表面にＣＭＰに起因する疑似ＳｉＯ２層１２４が形成され、該疑似ＳｉＯ２層１２４上にはＣＭＰによる削り残し１１６、反応生成物１１７及び残渣（図示しない）が形成される（図８（Ｇ））。
次いで、削り残し１１６、反応生成物１１７、残渣、及び疑似ＳｉＯ２層１２４を表面上に有する低誘電率層間絶縁膜１１５を有するウエハＷを第２のプロセスユニット３４のチャンバ３８に収容し、該チャンバ３８内の圧力を所定の圧力に調整し、チャンバ３８内にアンモニアガス、弗化水素ガス及びアルゴンガスを導入して、チャンバ３８内をこれらから成る混合気体の雰囲気とし、低誘電率層間絶縁膜１１５を所定の圧力下において混合気体の雰囲気に暴露する（第２の絶縁膜暴露ステップ）。これにより、疑似ＳｉＯ２層、アンモニアガス及び弗化水素ガスから錯体構造を有する生成物を生成して疑似ＳｉＯ２層１２４を生成物からなる生成物層１２３に変質させる（図８（Ｈ））。
次いで、生成物層１２３が形成されたウエハＷを第３のプロセスユニット３６のチャンバ５０内のステージヒータ５１上に載置し、該チャンバ５０内の圧力を所定の圧力に調整し、チャンバ５０内に窒素ガスを導入して粘性流を生じさせ、ステージヒータ５１によってウエハＷを所定の温度に加熱する（絶縁膜加熱ステップ）。このとき、熱によって生成物層１２３の生成物の錯体構造が分解し、生成物は四弗化珪素、アンモニア、弗化水素に分離して気化する（図８（Ｉ））。気化したこれらの分子は粘性流に巻き込まれて第３のプロセスユニット排気系６７によってチャンバ５０から排出される。これにより、疑似ＳｉＯ２層１２４が除去され、さらに疑似ＳｉＯ２層１２４上の削り残し１１６、反応生成物１１７及び残渣が除去される（図８（Ｊ））。
本実施の形態に係る電子デバイスの製造方法によれば、ＣＭＰによる削り残し１１６、反応生成物１１７、残渣、及び疑似ＳｉＯ２層１２４を表面上に有する低誘電率層間絶縁膜１１５を備えるウエハＷが所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスからなる混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露されたウエハＷが所定の温度に加熱される。これにより、疑似ＳｉＯ２層、アンモニアガス及び弗化水素ガスから錯体構造を有する生成物が生成され、該生成された生成物の錯体構造が熱によって分解し、生成物は四弗化珪素、アンモニア、弗化水素に分離して気化する。この生成物の気化により、疑似ＳｉＯ２層１２４を除去し、さらに疑似ＳｉＯ２層１２４上の削り残し１１６、反応生成物１１７及び残渣を除去することができる。このとき、生成物の生成量は混合気体のパラメータによって制御することができる。したがって、疑似ＳｉＯ２層１２４の除去量の制御及び疑似ＳｉＯ２層１２４上の削り残し１１６、反応生成物１１７及び残渣の除去量の制御を容易に行うことができる。
また、本実施の形態に係る電子デバイスの製造方法によれば、低誘電率層間絶縁膜１１５において加工成形されたビアホール１１８の表面が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されるので、ビアホール１１８の表面における生成物の生成及び該生成物の加熱による気化によって、ＲＩＥ処理に起因して発生するビアホール１１８のダメージ層１１９を除去することができ、ダメージ層１１９に起因する配線遅延の発生を防止することができる。
さらに、本実施の形態に係る電子デバイスの製造方法によれば、所定の温度に加熱されてダメージ層１１９が除去されたビアホール１１８の表面が導電性バリア膜１２０で被膜されるので、ビアホール１１８の表面と、該ビアホール１１８に充填される銅との接触を防止することができ、これにより、銅の低誘電率層間絶縁膜１１５への拡散を防止することができる。
なお、上述した図８の電子デバイスの製造方法では、ビアホール１１８への銅の充填に先立ってフォトレジスト層１２５が除去されたが、該フォトレジスト層１２５はビアホール１１８への銅の充填後に除去されてもよく、例えば、ＣＭＰによって導電膜１２１及び導電性バリア膜１２０を研磨する際に、該ＣＭＰによって同時に研磨されてもよい。これにより、スループットを向上することができる。
上述した本実施の形態に係る化学機械研磨後洗浄方法又は電子デバイスの製造方法において、絶縁膜の上層や疑似ＳｉＯ２層を除去する前に、ウエハＷを第１のＩＭＳ１７に搬入して、絶縁膜の表面形状を測定し、該測定された表面形状に応じて、ＥＣ８９のＣＰＵが、絶縁膜の表面形状と絶縁膜の上層の除去量や疑似ＳｉＯ２層の除去量に関連する処理条件パラメータとの所定の関係に基づいて、アンモニアガスに対する弗化水素ガスの体積流量比やチャンバ３８内の所定の圧力、ステージヒータ５１に載置されたウエハＷの加熱温度等の目標値を決定するのが好ましい。これにより、絶縁膜の上層の除去量の制御、引いては絶縁膜の表面上の削り残し等の除去量の制御、又は疑似ＳｉＯ２層の除去量の制御を正確に行うことができ、もって電子デバイスの製造効率を向上することができる。さらに、絶縁膜を除去することにより、ＣＭＰによって発生した局所的な絶縁膜のエロージョンを解消する際、絶縁膜の除去量の制御を正確に行うことができ、もって再平坦化を正確に行うことができる。
また、絶縁膜の上層等の除去前及び除去後における絶縁膜の表面形状の差に基づいて、再度絶縁膜の上層等の除去を行うか否かを決定してもよく、さらに、再度絶縁膜の上層等の除去を行う場合には、ＥＣ８９のＣＰＵが、絶縁膜の上層等の除去後における絶縁膜の表面形状に応じて、上記所定の関係に基づいてアンモニアガスに対する弗化水素ガスの体積流量比等を決定してもよく、又は、再度のＣＭＰによる研磨を決定してもよい。これにより、再度の絶縁膜の上層等の除去量の制御を正確に行うことができ、もって絶縁膜の上層等の再平坦化を正確に行うことができる。
上述した本実施の形態に係る基板の処理方法が適用される基板処理装置は、図１に示すような互いに平行に配されたプロセスシップを２つ備えるパラレルタイプの基板処理装置に限られず、図９や図１０に示すように、ウエハＷに所定の処理を施す真空処理室としての複数のプロセスユニットが放射状に配置された基板処理装置も該当する。
図９は、本実施の形態に係る基板の処理方法が適用される基板処理装置の第１の変形例の概略構成を示す平面図である。なお、図９においては、図１の基板処理装置１０における構成要素と同様の構成要素には同じ符号を付し、その説明を省略する。
図９において、基板処理装置１３７は、平面視六角形のトランスファユニット１３８と、該トランスファユニット１３８の周囲において放射状に配置された４つのプロセスユニット１３９〜１４２と、ローダーユニット１３と、トランスファユニット１３８及びローダーユニット１３の間に配置され、トランスファユニット１３８及びローダーユニット１３を連結する２つのロード・ロックユニット１４３，１４４とを備える。
トランスファユニット１３８及び各プロセスユニット１３９〜１４２は内部の圧力が真空に維持され、トランスファユニット１３８と各プロセスユニット１３９〜１４２とは、それぞれ真空ゲートバルブ１４５〜１４８を介して接続される。
基板処理装置１３７では、ローダーユニット１３の内部圧力が大気圧に維持される一方、トランスファユニット１３８の内部圧力は真空に維持される。そのため、各ロード・ロックユニット１４３，１４４は、それぞれトランスファユニット１３８との連結部に真空ゲートバルブ１４９，１５０を備えると共に、ローダーユニット１３との連結部に大気ドアバルブ１５１，１５２を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。また、各ロード・ロックユニット１４３，１４４はローダーユニット１３及びトランスファユニット１３８の間において受渡されるウエハＷを一時的に載置するためのウエハ載置台１５３，１５４を有する。
トランスファユニット１３８はその内部に配置された屈伸及び旋回自在になされたフロッグレッグタイプの搬送アーム１５５を有し、該搬送アーム１５５は、各プロセスユニット１３９〜１４２や各ロード・ロックユニット１４３，１４４の間においてウエハＷを搬送する。
各プロセスユニット１３９〜１４２は、それぞれ処理が施されるウエハＷを載置する載置台１５６〜１５９を有する。ここで、プロセスユニット１４０は基板処理装置１０における第１のプロセスユニット２５と同様の構成を有し、プロセスユニット１４１は第２のプロセスユニット３４と同様の構成を有し、プロセスユニット１４２は第３のプロセスユニット３６と同様の構成を有する。したがって、プロセスユニット１４０はウエハＷにＲＩＥ処理を施し、プロセスユニット１４１はウエハＷにＣＯＲ処理を施し、プロセスユニット１４２はウエハＷにＰＨＴ処理を施すことができる。
基板処理装置１３７では、削り残し等又は疑似ＳｉＯ２層を表面上に有する絶縁膜を備えるウエハＷを、プロセスユニット１４１に搬入してＣＯＲ処理を施し、さらにプロセスユニット１４２に搬入してＰＨＴ処理を施すことにより、上述した本実施の形態に係る基板の処理方法を実行する。
また、基板処理装置１３７では、プロセスユニット１３９がウエハＷの表面に絶縁膜等を成膜する成膜装置（ＣＶＤ装置）であり、且つプロセスユニット１４０がウエハＷにＣＭＰ処理を施す研磨装置であってもよい。この場合、搬送アーム１５５がプロセスユニット１３９〜１４２の順でウエハＷを搬送することによって、該ウエハＷへ成膜処理、ＣＭＰ処理、ＣＯＲ処理及びＰＨＴ処理を連続的に施すことができる。これにより、スループットを向上することができる。また、この連続的な処理の間、ウエハＷはローダーユニット１３へ搬出されることがないため、ウエハＷは大気と触れることがなく、絶縁膜上に酸化膜が発生するのを防止できると共に、ウエハＷの表面へのパーティクルの付着も防止できるため、ウエハＷから製造される電子デバイスの配線信頼性を向上することができる。
なお、基板処理装置１３７における各構成要素の動作は、基板処理装置１０におけるシステムコントローラと同様の構成を有するシステムコントローラによって制御される。
図１０は、本実施の形態に係る基板の処理方法が適用される基板処理装置の第２の変形例の概略構成を示す平面図である。なお、図１０においては、図１の基板処理装置１０及び図９の基板処理装置１３７における構成要素と同様の構成要素には同じ符号を付し、その説明を省略する。
図１０において、基板処理装置１６０は、図９の基板処理装置１３７に対して、２つのプロセスユニット１６１，１６２が追加され、これに対応して、トランスファユニット１６３の形状も基板処理装置１３７におけるトランスファユニット１３８の形状と異なる。追加された２つのプロセスユニット１６１，１６２は、それぞれ真空ゲートバルブ１６４，１６５を介してトランスファユニット１６３と接続されると共に、ウエハＷの載置台１６６，１６７を有する。
また、トランスファユニット１６３は、２つのスカラアームタイプの搬送アームからなる搬送アームユニット１６８を備える。該搬送アームユニット１６８は、トランスファユニット１６３内に配設されたガイドレール１６９に沿って移動し、各プロセスユニット１３９〜１４２，１６１，１６２や各ロード・ロックユニット１４３，１４４の間においてウエハＷを搬送する。
基板処理装置１６０では、基板処理装置１３７と同様に、削り残し等又は疑似ＳｉＯ２層を表面上に有する絶縁膜を備えるウエハＷを、プロセスユニット１４１に搬入してＣＯＲ処理を施し、さらにプロセスユニット１４２に搬入してＰＨＴ処理を施すことにより、上述した本実施の形態に係る基板の処理方法を実行する。
また、基板処理装置１６０でも、基板処理装置１３７と同様に、プロセスユニット１３９（若しくはプロセスユニット１６１）がウエハＷの表面に絶縁膜等を成膜する成膜装置（ＣＶＤ装置）であり、且つプロセスユニット１４０（若しくはプロセスユニット１３９）がウエハＷにＣＭＰ処理を施す研磨装置であってもよい。この場合も、スループットを向上することができ、ウエハＷから製造される電子デバイスの配線信頼性を向上することができる。
基板処理装置１６０における各構成要素の動作も、基板処理装置１０におけるシステムコントローラと同様の構成を有するシステムコントローラによって制御される。
なお、上述した電子デバイスには、いわゆる半導体デバイスの他に、強誘電体、高誘電体等の絶縁性金属酸化物、特にペロブスカイト型結晶構造を有する物質よりなる薄膜を有する不揮発性又は大容量のメモリ素子も含む。ペロブスカイト型結晶構造を有する物質としては、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸バリウムストロンチウム（ＰＳＴ）、及びタンタル酸ニオブストロンチウムビスマス（ＳＢＴ）等が該当する。
本発明の目的は、上述した本実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、ＥＣ８９に供給し、ＥＣ８９のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した本実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上記本実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した本実施の形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって前述した本実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
本発明の実施の形態に係る基板の処理方法が適用される基板処理装置の概略構成を示す平面図である。 図１における第２のプロセスユニットの断面図であり、図２（Ａ）は図１における線II−IIに沿う断面図であり、図２（Ｂ）は図２（Ａ）におけるＡ部の拡大図である。 図１における第２のプロセスシップの概略構成を示す斜視図である。 図３における第２のロード・ロックユニットのユニット駆動用ドライエア供給系の概略構成を示す図である。 図１の基板処理装置におけるシステムコントローラの概略構成を示す図である。 本実施の形態に係る基板の処理方法を示す工程図である。 本発明の実施の形態に係る化学機械研磨後洗浄方法を示す工程図である。 本発明の実施の形態に係る電子デバイスの製造方法を示す工程図である。 本実施の形態に係る基板の処理方法が適用される基板処理装置の第１の変形例の概略構成を示す平面図である。 本実施の形態に係る基板の処理方法が適用される基板処理装置の第２の変形例の概略構成を示す平面図である。 ウエハにＣＭＰを施す研磨装置の概略構成を示す図である。
符号の説明
Ｗ ウエハ
１０，１３７，１６０ 基板処理装置
１１ 第１のプロセスシップ
１２ 第２のプロセスシップ
１３ ローダーユニット
１７ 第１のＩＭＳ
１８ 第２のＩＭＳ
２５ 第１のプロセスユニット
３４ 第２のプロセスユニット
３６ 第３のプロセスユニット
３７ 第２の搬送アーム
３８，５０，７０ チャンバ
３９ ＥＳＣ
４０ シャワーヘッド
４１ ＴＭＰ
４２，６９ ＡＰＣバルブ
４５ 第１のバッファ室
４６ 第２のバッファ室
４７，４８ ガス通気孔
４９ 第２のロード・ロック室
５１ ステージヒータ
５７ アンモニアガス供給管
５８ 弗化水素ガス供給管
５９，６６，７２ 圧力ゲージ
６１ 第２のプロセスユニット排気系
６５，７１ 窒素ガス供給管
６７ 第３のプロセスユニット排気系
７３ 第２のロード・ロックユニット排気系
７４ 大気連通管
８９ ＥＣ
９０，９１，９２ ＭＣ
９３ スイッチングハブ
９５ ＧＨＯＳＴネットワーク
９７，９８，９９ Ｉ／Ｏモジュール
１００ Ｉ／Ｏ部
１０１，１１０，１１６ 削り残し
１０２，１１１，１１７ 反応生成物
１０３，１２４ 疑似ＳｉＯ２層
１０４，１０４ａ，１０６，１１３ 絶縁膜
１０５，１１２，１２３ 生成物層
１０７ 配線溝
１０８ 導電膜
１０９，１１４ 配線
１１５ 低誘電率層間絶縁膜
１１８ ビアホール
１１９ ダメージ層
１２０ 導電性バリア膜
１２１ 導電膜
１２２ ビアフィル
１３８，１６３ トランスファユニット
１３９，１４０，１４１，１４２，１６１，１６２ プロセスユニット
１７０ ＬＡＮ
１７１ ＰＣ

Claims (20)

  1. 化学機械研磨によって露出した絶縁膜を備える基板の処理方法であって、
    前記露出した絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、
    前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱ステップとを有することを特徴とする基板の処理方法。
  2. 前記露出した絶縁膜は低誘電率絶縁膜であることを特徴とする請求項１記載の基板の処理方法。
  3. 前記絶縁膜暴露ステップは、前記基板にプラズマレスエッチング処理を施すことを特徴とする請求項１又は２記載の基板の処理方法。
  4. 前記絶縁膜暴露ステップは、前記基板に乾燥洗浄処理を施すことを特徴とする請求項１又は２記載の基板の処理方法。
  5. 前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比は１〜１／２であり、前記所定の圧力は６．７×１０−２〜４．０Ｐａであることを特徴とする請求項１乃至４のいずれか１項に記載の基板の処理方法。
  6. 前記所定の温度は８０〜２００℃であることを特徴とする請求項１乃至５のいずれか１項に記載の基板の処理方法。
  7. 前記露出した絶縁膜の形状を測定し、該測定された形状に応じて前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比、及び前記所定の圧力の少なくとも１つを決定する生成物生成条件決定ステップを、さらに有することを特徴とする請求項１乃至６のいずれか１項に記載の基板の処理方法。
  8. 前記露出した絶縁膜は前記化学機械研磨によって生じた削り残しを有することを特徴とする請求項１乃至７のいずれか１項に記載の基板の処理方法。
  9. 前記露出した絶縁膜は前記化学機械研磨において用いられた研磨剤に起因する反応生成物を有することを特徴とする請求項１乃至７のいずれか１項に記載の基板の処理方法。
  10. 前記絶縁膜は炭素濃度が低下した表面損傷層を有することを特徴とする請求項１乃至７のいずれか１項に記載の基板の処理方法。
  11. 基板の表面に成膜された絶縁膜上に形成された導電膜を化学機械研磨によって研磨した後に前記基板に施される化学機械研磨後洗浄方法であって、
    前記化学機械研磨によって露出した前記絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、
    前記混合気体の雰囲気に暴露された前記絶縁膜を所定の温度に加熱する絶縁膜加熱ステップとを有することを特徴とする化学機械研磨後洗浄方法。
  12. 前記露出した前記絶縁膜を前記混合気体の雰囲気に暴露する前に、前記露出した絶縁膜の表面を乾燥する絶縁膜乾燥ステップを有することを特徴とする請求項１１記載の化学機械研磨後洗浄方法。
  13. 半導体基板の表面に成膜された第１の絶縁膜に第１の導電性材料からなる配線を形成する配線形成ステップと、
    前記第１の絶縁膜上に、前記配線を覆う第２の絶縁膜を成膜する第２の絶縁膜成膜ステップと、
    前記成膜された第２の絶縁膜上に所定のパターンのフォトレジスト層を形成するフォトレジスト層形成ステップと、
    該形成されたフォトレジスト層を用いてプラズマ処理により前記第２の絶縁膜において前記配線に達する接続孔を加工成形するプラズマ加工成形ステップと、
    前記フォトレジスト層を除去するアッシングステップと、
    前記第２の絶縁膜上に、第２の導電性材料からなる導電膜を成膜して前記接続孔に前記第２の導電性材料を充填する接続孔充填ステップと、
    前記成膜された導電膜を化学機械研磨によって研磨する導電膜研磨ステップと、
    前記化学機械研磨によって露出した前記第２の絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する第２の絶縁膜暴露ステップと、
    前記混合気体の雰囲気に暴露された前記第２の絶縁膜を所定の温度に加熱する第２の絶縁膜加熱ステップとを有することを特徴とする電子デバイスの製造方法。
  14. 前記加工成形された接続孔の表面を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する接続孔表面暴露ステップと、
    前記混合気体の雰囲気に暴露された接続孔の表面を所定の温度に加熱する接続孔表面加熱ステップとを有することを特徴とする請求項１３記載の電子デバイスの製造方法。
  15. 前記所定の温度に加熱された接続孔の表面を導電性バリアで被膜する接続孔被膜ステップを、さらに有することを特徴とする請求項１４記載の電子デバイスの製造方法。
  16. 半導体基板の表面に成膜された第１の絶縁膜に第１の導電性材料からなる配線を形成する配線形成ステップと、
    前記第１の絶縁膜上に、前記配線を覆う第２の絶縁膜を成膜する第２の絶縁膜成膜ステップと、
    前記成膜された第２の絶縁膜上に所定のパターンのフォトレジスト層を形成するフォトレジスト層形成ステップと、
    該形成されたフォトレジスト層を用いてプラズマ処理により前記第２の絶縁膜において前記配線に達する接続孔を加工成形するプラズマ加工成形ステップと、
    前記第２の絶縁膜上に、第２の導電性材料からなる導電膜を成膜して前記接続孔に前記第２の導電性材料を充填する接続孔充填ステップと、
    前記フォトレジスト層及び前記成膜された導電膜を化学機械研磨によって研磨する導電膜研磨ステップと、
    前記化学機械研磨によって露出した前記第２の絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する第２の絶縁膜暴露ステップと、
    前記混合気体の雰囲気に暴露された前記第２の絶縁膜を所定の温度に加熱する第２の絶縁膜加熱ステップとを有することを特徴とする電子デバイスの製造方法。
  17. 化学機械研磨によって露出した絶縁膜を備える基板の処理方法をコンピュータに実行させるプログラムであって、
    前記露出した絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、
    前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱モジュールとを有することを特徴とするプログラム。
  18. 基板の表面に成膜された絶縁膜上に形成された導電膜を化学機械研磨によって研磨した後に前記基板に施される化学機械研磨後洗浄方法をコンピュータに実行させるプログラムであって、
    前記化学機械研磨によって露出した前記絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、
    前記混合気体の雰囲気に暴露された前記絶縁膜を所定の温度に加熱する絶縁膜加熱モジュールとを有することを特徴とするプログラム。
  19. 電子デバイスの製造方法をコンピュータに実行させるプログラムであって、
    半導体基板の表面に成膜された第１の絶縁膜に第１の導電性材料からなる配線を形成する配線形成モジュールと、
    前記第１の絶縁膜上に、前記配線を覆う第２の絶縁膜を成膜する第２の絶縁膜成膜モジュールと、
    前記成膜された第２の絶縁膜上に所定のパターンのフォトレジスト層を形成するフォトレジスト層形成モジュールと、
    該形成されたフォトレジスト層を用いてプラズマ処理により前記第２の絶縁膜において前記配線に達する接続孔を加工成形するプラズマ加工成形モジュールと、
    前記フォトレジスト層を除去するアッシングモジュールと、
    前記第２の絶縁膜上に、第２の導電性材料からなる導電膜を成膜して前記接続孔に前記第２の導電性材料を充填する接続孔充填モジュールと、
    前記成膜された導電膜を化学機械研磨によって研磨する導電膜研磨モジュールと、
    前記化学機械研磨によって露出した前記第２の絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する第２の絶縁膜暴露モジュールと、
    前記混合気体の雰囲気に暴露された前記第２の絶縁膜を所定の温度に加熱する第２の絶縁膜加熱モジュールとを有することを特徴とするプログラム。
  20. 電子デバイスの製造方法をコンピュータに実行させるプログラムであって、
    半導体基板の表面に成膜された第１の絶縁膜に第１の導電性材料からなる配線を形成する配線形成モジュールと、
    前記第１の絶縁膜上に、前記配線を覆う第２の絶縁膜を成膜する第２の絶縁膜成膜モジュールと、
    前記成膜された第２の絶縁膜上に所定のパターンのフォトレジスト層を形成するフォトレジスト層形成モジュールと、
    該形成されたフォトレジスト層を用いてプラズマ処理により前記第２の絶縁膜において前記配線に達する接続孔を加工成形するプラズマ加工成形モジュールと、
    前記第２の絶縁膜上に、第２の導電性材料からなる導電膜を成膜して前記接続孔に前記第２の導電性材料を充填する接続孔充填モジュールと、
    前記フォトレジスト層及び前記成膜された導電膜を化学機械研磨によって研磨する導電膜研磨モジュールと、
    前記化学機械研磨によって露出した前記第２の絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する第２の絶縁膜暴露モジュールと、
    前記混合気体の雰囲気に暴露された前記第２の絶縁膜を所定の温度に加熱する第２の絶縁膜加熱モジュールとを有することを特徴とするプログラム。
JP2005278841A 2005-02-14 2005-09-26 電子デバイスの製造方法及びプログラム Expired - Fee Related JP4843285B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005278841A JP4843285B2 (ja) 2005-02-14 2005-09-26 電子デバイスの製造方法及びプログラム
KR1020060013737A KR100852520B1 (ko) 2005-02-14 2006-02-13 전자 디바이스의 제조 방법 및 프로그램을 기록한 기록매체
TW095104741A TWI385722B (zh) 2005-02-14 2006-02-13 Substrate processing method, cleaning method after chemical mechanical polishing, the method and program for producing electronic device
US11/353,154 US7510972B2 (en) 2005-02-14 2006-02-14 Method of processing substrate, post-chemical mechanical polishing cleaning method, and method of and program for manufacturing electronic device
EP20060002948 EP1691409A1 (en) 2005-02-14 2006-02-14 Method of processing substrate, post-chemical mechanical polishing cleaning method, and method of and program for manufacturing electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005036717 2005-02-14
JP2005036717 2005-02-14
JP2005278841A JP4843285B2 (ja) 2005-02-14 2005-09-26 電子デバイスの製造方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2006253633A true JP2006253633A (ja) 2006-09-21
JP4843285B2 JP4843285B2 (ja) 2011-12-21

Family

ID=36128408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005278841A Expired - Fee Related JP4843285B2 (ja) 2005-02-14 2005-09-26 電子デバイスの製造方法及びプログラム

Country Status (4)

Country Link
EP (1) EP1691409A1 (ja)
JP (1) JP4843285B2 (ja)
KR (1) KR100852520B1 (ja)
TW (1) TWI385722B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6587379B2 (ja) * 2014-09-01 2019-10-09 株式会社荏原製作所 研磨装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174018A (ja) * 2001-12-04 2003-06-20 Dainippon Screen Mfg Co Ltd ポリマー除去方法およびポリマー除去装置
JP2004134783A (ja) * 2002-09-19 2004-04-30 Sumitomo Chem Co Ltd 半導体基板用洗浄液および半導体デバイスの製造方法
JP2004193575A (ja) * 2002-12-10 2004-07-08 Internatl Business Mach Corp <Ibm> 半導体プロセスおよびこれに関連する装置
JP2005039185A (ja) * 2003-06-24 2005-02-10 Tokyo Electron Ltd 被処理体処理装置、その被処理体処理方法、圧力制御方法、被処理体搬送方法、及び搬送装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5685951A (en) * 1996-02-15 1997-11-11 Micron Technology, Inc. Methods and etchants for etching oxides of silicon with low selectivity in a vapor phase system
JP3111979B2 (ja) * 1998-05-20 2000-11-27 日本電気株式会社 ウエハの洗浄方法
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002299316A (ja) * 2001-03-29 2002-10-11 Toshiba Corp プラズマ処理方法
US6541351B1 (en) * 2001-11-20 2003-04-01 International Business Machines Corporation Method for limiting divot formation in post shallow trench isolation processes
TWI302950B (en) * 2002-01-28 2008-11-11 Mitsubishi Chem Corp Cleaning solution and method of cleanimg board of semiconductor device
US6656824B1 (en) * 2002-11-08 2003-12-02 International Business Machines Corporation Low resistance T-gate MOSFET device using a damascene gate process and an innovative oxide removal etch
US7877161B2 (en) * 2003-03-17 2011-01-25 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
US6790733B1 (en) * 2003-03-28 2004-09-14 International Business Machines Corporation Preserving TEOS hard mask using COR for raised source-drain including removable/disposable spacer
US6905941B2 (en) * 2003-06-02 2005-06-14 International Business Machines Corporation Structure and method to fabricate ultra-thin Si channel devices
US7205228B2 (en) * 2003-06-03 2007-04-17 Applied Materials, Inc. Selective metal encapsulation schemes
KR100562315B1 (ko) * 2003-10-01 2006-03-17 동부아남반도체 주식회사 반도체소자의 플러그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174018A (ja) * 2001-12-04 2003-06-20 Dainippon Screen Mfg Co Ltd ポリマー除去方法およびポリマー除去装置
JP2004134783A (ja) * 2002-09-19 2004-04-30 Sumitomo Chem Co Ltd 半導体基板用洗浄液および半導体デバイスの製造方法
JP2004193575A (ja) * 2002-12-10 2004-07-08 Internatl Business Mach Corp <Ibm> 半導体プロセスおよびこれに関連する装置
JP2005039185A (ja) * 2003-06-24 2005-02-10 Tokyo Electron Ltd 被処理体処理装置、その被処理体処理方法、圧力制御方法、被処理体搬送方法、及び搬送装置

Also Published As

Publication number Publication date
JP4843285B2 (ja) 2011-12-21
TWI385722B (zh) 2013-02-11
TW200723390A (en) 2007-06-16
EP1691409A1 (en) 2006-08-16
KR20060018917A (ko) 2006-03-02
KR100852520B1 (ko) 2008-08-14

Similar Documents

Publication Publication Date Title
JP4860219B2 (ja) 基板の処理方法、電子デバイスの製造方法及びプログラム
US7510972B2 (en) Method of processing substrate, post-chemical mechanical polishing cleaning method, and method of and program for manufacturing electronic device
JP4933789B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
US10354888B2 (en) Method and apparatus for anisotropic tungsten etching
US20060196527A1 (en) Method of surface processing substrate, method of cleaning substrate, and programs for implementing the methods
JP5374039B2 (ja) 基板処理方法、基板処理装置及び記憶媒体
KR101408063B1 (ko) 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법 및, 상기 방법을 실행시키는 컴퓨터로 판독 가능한 기록 매체
US20050257890A1 (en) Method of cleaning an interior of a remote plasma generating tube and appartus and method for processing a substrate using the same
JP2009010043A (ja) 基板処理方法，基板処理装置，記録媒体
US8956546B2 (en) Substrate processing method and substrate processing apparatus
JP4895256B2 (ja) 基板の表面処理方法
JP4800235B2 (ja) 処理方法
WO2007049510A1 (ja) 処理方法及び記録媒体
KR20080001613A (ko) 기판 처리 방법 및 기판 처리 장치
JP2007266455A (ja) 基板処理装置、基板処理方法及び記憶媒体
JP4933763B2 (ja) 固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム
JP4843285B2 (ja) 電子デバイスの製造方法及びプログラム
US20100029086A1 (en) Method for manufacturing semiconductor device and storage medium
US20130095665A1 (en) Systems and methods for processing substrates
JP5069982B2 (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111007

R150 Certificate of patent or registration of utility model

Ref document number: 4843285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees