JP2006238034A

JP2006238034A - 発振回路

Info

Publication number: JP2006238034A
Application number: JP2005049395A
Authority: JP
Inventors: Hironori Kobayashi; 浩紀小林
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2005-02-24
Filing date: 2005-02-24
Publication date: 2006-09-07
Also published as: US20060240768A1; CN100511969C; US7283009B2; CN1825753A

Abstract

【課題】発振トランジスタ側の負性抵抗を周波数が離れた２つの周波数帯でも十分に得られるようにして、何れの周波数帯でも安定して発振させる
【解決手段】発振トランジスタ２０のベース−コレクタ間に介挿される共振回路２６は周波数が異なる２つの周波数帯に対応して共振周波数が切り替えられるように構成され、ベース−エミッタ間に介挿される第１の帰還手段２４又はエミッタ−コレクタ間に介挿される第２の帰還手段２５の少なくとも一方を３個のリアクタンス素子を直並列に接続して２つの周波数帯で共に誘導性又は容量性を呈するように構成すると共に、帰還手段の他方を２つの周波数帯で一方の帰還手段と同じく誘導性又は容量性とし、２つの周波数帯で発振させた。
【選択図】図１

Description

本発明は、異なる周波数帯で安定に発振する発振回路に関する。

ＦＭ・ＴＶ音声受信機やデュアルバンド対応携帯電話の局部発振器等に使用される従来の発振回路を図９を参照して説明する。トリマコンデンサ１はスイッチ２により断続され、スイッチ２にて接地されたとき発振コイル３とコイル４の直列回路に並列に接続され、スイッチ２はコイル４をショートするように共用される。発振コイル３とコイル４の直列回路はパディング用コンデンサ８とバリコン５の直列回路に並列に接続されており、パディング用コンデンサ８がスイッチ６にてショートされるようになっている。

発振用トランジスタ１０のベースはコンデンサ９を介してパディングコンデンサ８の一端に接続されている。発振用トランジスタ１０のベース−エミッタ間にはコンデンサ１４が接続されており、コンデンサ１４に並列にスイッチ１３によってコンデンサ１２が断続されるようになっている。発振用トランジスタ１０のエミッタは抵抗１８とコンデンサ１７にて接地されている。コレクタはベースとの間に抵抗１１を有し、コンデンサ１５で接地されると共に抵抗１６を通して電源が供給される。ベースは抵抗１９で接地される。発振出力はコンデンサ７を介して混合器に注入される。

この局部発振器は、発振用トランジスタ１０のベース・エミッタ間コンデンサ１４にＦＭバンド時にコンデンサ１２をスイッチ１３で並列に接続して発振周波数の確保及び安定度を両立させている。ＴＶ４〜１２ｃｈ時にはスイッチ２がＴＶ側にＯＮし、接地される。スイッチ６はＯＦＦとなり、パディングコンデンサ８により下限周波数が制限される。ＦＭバンドにスイッチ２はＦＭ側にＯＮし、トリマコンデンサ１が接地される。また、スイッチ６とスイッチ１３はＯＮの状態する。スイッチ６がＯＮすることにより、コンデンサ１２がトランジスタ１０のベース・エミッタ間に接続され、安定した発振が得られる（例えば、特許文献１参照。）。

特開昭６１−２６４９２４号公報（第１図）

上記の発振回路では、発振周波数が低いバンドでは発振トランジスタ側の負性抵抗値が不足して発振の安定度が低下するので、発振周波数が低いバンド時に発振トランジスタのベース・エミッタ間の容量値を大きくして発振の安定度を確保している。しかし、そのためにスイッチと、スイッチを制御するための回路が必要となり、回路が複雑になる。

本発明は、発振トランジスタ側の負性抵抗を周波数が離れた２つの周波数帯でも十分に得られるようにして、何れの周波数帯でも安定して発振させるようにすることを目的とする。

上記課題を解決する第１の手段として、発振トランジスタと、前記発振トランジスタのコレクタとベースとの間に介挿された共振回路と、前記発振トランジスタのベースとエミッタとの間に介挿された第１の帰還手段と、前記発振トランジスタのコレクタとエミッタとの間に介挿された第２の帰還手段とを備え、前記共振回路は周波数が異なる２つの周波数帯に対応して共振周波数が切り替えられるように構成され、前記第１の帰還手段又は前記第２の帰還手段の少なくとも一方を３個のリアクタンス素子を直並列に接続して前記２つの周波数帯で共に誘導性又は容量性を呈するように構成すると共に、前記帰還手段の他方を前記２つの周波数帯で前記一方の帰還手段と同じく誘導性又は容量性とした。

また、第２の解決手段として、前記第１の帰還手段又は前記第２の帰還手段の何れか一方を第１の容量素子で構成し、他方を、互いに並列接続された第２の容量素子と第１のインダクタンス素子とからなる並列共振回路と、前記並列共振回路に直列接続された第３の容量素子とから構成した。

また、第３の解決手段として、前記第１の帰還手段及び前記第２の帰還手段のそれぞれを、互いに並列接続された第２の容量素子と第１のインダクタンス素子とからなる並列共振回路と、前記並列共振回路に直列接続された第３の容量素子とから構成した。

また、第４の解決手段として、前記第１の帰還手段又は前記第２の帰還手段の何れか一方を第１の容量素子で構成し、他方を、互いに直列接続された第４の容量素子と第２のインダクタンス素子からなる直列共振回路と、前記直列共振回路に並列接続された第５の容量素子とから構成した。

また、第５の解決手段として、前記第１の帰還手段及び前記第２の帰還手段のそれぞれを、互いに直列接続された第４の容量素子と第２のインダクタンス素子とからなる直列共振回路と、前記直列共振回路に並列接続された第５の容量素子とから構成した。

また、第６の解決手段として、前記共振回路はインダクタと前記インダクタに並列に結合された容量手段とを有し、前記インダクタのインダクタンス値を前記２つの周波数帯で異なるように切り替えた。

また、第７の解決手段として、前記容量手段をバラクタダイオードで構成し、前記バラクタダイオードに発振周波数可変用の制御電圧を印加した。

第１の手段によれば、共振回路は周波数が異なる２つの周波数帯に対応して共振周波数が切り替えられるように構成され、第１の帰還手段又は第２の帰還手段の少なくとも一方を３個のリアクタンス素子を直並列に接続して２つの周波数帯で共に誘導性又は容量性を呈するように構成すると共に、帰還手段の他方を２つの周波数帯で一方の帰還手段と同じく誘導性又は容量性としたので、帰還手段の容量値又はインダクタンス値を切り替えることなく２つの周波数帯で発振トランジスタ側を負性抵抗とすることができ、２つの周波数帯で安定して発振させることができる。

また、第２の解決手段によれば、第１の帰還手段又は第２の帰還手段の何れか一方を第１の容量素子で構成し、他方を、互いに並列接続された第２の容量素子と第１のインダクタンス素子とからなる並列共振回路と、この並列共振回路に直列接続された第３の容量素子とから構成したので、最少の回路部品数で帰還手段の等価的な容量値を切り替えられるコルピッツ発振回路を構成できる。

また、第３の解決手段によれば、第１の帰還手段及び第２の帰還手段のそれぞれを、互いに並列接続された第２の容量素子と第１のインダクタンス素子とからなる並列共振回路と、並列共振回路に直列接続された第３の容量素子とから構成したので、２つの帰還手段の等価的な容量値が共に切り替えられ、一層安定度に優れたコルピッツ発振回路を構成できる。

また、第４の解決手段によれば、第１の帰還手段又は第２の帰還手段の何れか一方を第１の容量素子で構成し、他方を、互いに直列接続された第４の容量素子と第２のインダクタンス素子とからなる直列共振回路と、この直列共振回路に並列接続された第５の容量素子とから構成したので、最少の回路部品数で帰還手段の等価的な容量値を切り替えられるコルピッツ発振回路を構成できる。

また、第５の解決手段によれば、第１の帰還手段及び第２の帰還手段のそれぞれを、互いに直列接続された第４の容量素子と第２のインダクタンス素子とからなる直列共振回路と、この直列共振回路に並列接続された第５の容量素子とから構成したので、２つの帰還手段の等価的な容量値が共に切り替えられ、一層安定度に優れたコルピッツ発振回路を構成できる。

また、第６の解決手段によれば、共振回路はインダクタとインダクタに並列に結合された容量手段とを有し、インダクタのインダクタンス値を２つの周波数帯で異なるように切り替えたので、２つの周波数帯での発振の切替ができる。

また、第７の解決手段によれば、容量手段をバラクタダイオードで構成し、バラクタダイオードに発振周波数可変用の制御電圧を印加したので、電圧制御発振回路を構成できる。

図１以下に従って本発明の発振回路を説明する。図１は第１の実施形態を示す。図１において、発振トランジスタ２０のコレクタは電源Ｂに接続されると共にバイパスコンデンサ２１によって高周波的に接地される。ベースには抵抗２２、２３によって分圧されたバイアス電圧が印加される。また、エミッタは抵抗２４を介して接地される。

発振トランジスタ２０のベース−エミッタ間には第１の帰還手段２５が介挿される。第１の帰還手段２４は第１の容量素子Ｃ１で構成される。また、コレクタ（接地）−エミッタ間には第２の帰還手段２６と容量値が固定の帰還手段Ｃとが介挿される。第２の帰還手段２６は、互いに並列接続された第２の容量素子Ｃ２と第１のインダクタンス素子Ｌ１とからなる並列共振回路と、この並列共振回路に直列接続された第３の容量素子Ｃ３とによって直並列の接続回路に構成される。

発振トランジスタ２０のベース−コレクタ（接地）間には共振回路２７が介挿される。共振回路２７は一端が接地され、他端がクラップコンデンサ２８によってベースに結合される。共振回路２７を構成する２つのインダクタ２７ａ、２７ｂは異なるインダクタンス値を有し、一端が共に接地され、他端はスイッチ手段２７ｃの切替によって何れかがクラップコンデンサ２８に接続される。また、共振回路２７を構成するバラクタダイオード２７ｄはアノードが接地され、カソードはクラップコンデンサ２８に結合される。そして、バラクタダイオード２７ｄのカソードに制御端子Ｖｔからの制御電圧がチョークインダクタ２９を介して印加される。

以上の接続によって、コレクタ接地型のコルピッツ発振回路（電圧制御発振回路）が構成される。

ここで、第２の帰還手段２６のリアクタンス特性について考察する。この回路は、図４に示すように、並列共振周波数ｆｐとそれよりも低い直列共振周波数ｆｓとを有するので、直列共振周波数ｆｓ以下の周波数帯域と並列共振周波数ｆｐ以上の周波数帯域では容量性となり、容量値の異なる等価的な容量素子を切り替えてエミッタとコレクタとの間に接続したことと同じと見なすことができる。そして、この回路の定数の設定によって異なる２つの周波数帯でそれぞれ適宜の容量値とすることができる。

従って、第１及び第２の帰還手段２５、２６を含む発振トランジスタ２０側を発振動作に必要な負性抵抗とすることができ、これらの周波数帯域ではコルピッツ発振回路を構成することができる。また、共振回路２７のインダクタ２７ａ、２７ｂを切り替えることで発振周波数をこれらの周波数帯に設定できる。

図２は第２の実施形態を示す、図２において、第１の帰還手段２５を、互いに並列接続された第２の容量素子Ｃ２及び第１のインダクタンス素子Ｌ１からなる並列共振回路と、この並列共振回路に直列接続された第３の容量素子Ｃ３とから構成し、第２の帰還手段２６を第１の容量素子Ｃ１で構成したものである。従って、図２では第１の帰還手段２５の構成と第２の帰還手段２６の構成とが図１とは逆になる。その他の構成は図１と同じである。

また、図３は第３の実施形態を示す。図３においては、第１の帰還手段２５と第２の帰還手段２６との何れも、互いに並列接続された第２の容量素子Ｃ２及び第１のインダクタンス素子Ｌ１からなる並列共振回路と、この並列共振回路に直列接続された第３の容量素子Ｃ３とから構成している。その他の構成は図１と同じである。なお、第１の帰還手段２５の回路定数と第２の帰還手段２６の回路定数とは必ずしも同一ではない。

また、第２の容量素子Ｃ２、第１のインダクタンス素子Ｌ１、第３の容量素子Ｃ３からなる直並列接続回路の代わりに、図５に示すように、互いに直列接続された第４の容量素子Ｃ４と第２のインダクタンス素子Ｌ２とからなる直列共振回路と、この直列共振回路に並列接続された第５の容量素子Ｃ５とから構成してもよい。

なお、図１乃至図３においては、クラップコンデンサ２８を含めた共振回路２７側は発振周波数帯では誘導性となる。帰還手段Ｃは必ずしも必要ではない。

図６は第４の実施形態を示す。図６においては、第１の帰還手段２５は第３のインダクタンス素子Ｌ３で構成される。第３のインダクタンス素子Ｌ３には直流カット用のコンデンサＣ０が直列に接続される。第２の帰還手段２６は、互いに並列接続された第６の容量素子Ｃ６と第４のインダクタンス素子Ｌ４とからなる並列共振回路と、この並列共振回路に直列接続された第５のインダクタンス素子Ｌ５とから構成される。第２の帰還手段２６にも直流カット用のコンデンサＣ０が直列に接続される。その他の構成は図１と同じである。そして、共振回路２７側は容量性として働く。

ここで、図６における第２の帰還手段２６は図７に示すリアクタンス特性を有し、並列共振周波数ｆｐとそれよりも高い周波数に直列共振周波数ｆｓを持つので、並列共振周波数ｆｐ以下と直列共振周波数ｆｓ以上では誘導性となる。従って、図６の実施形態ではハートレー発振回路を構成でき、図１乃至図３の構成と同様に、２つの周波数帯で安定に発振させることが可能である。

なお、第６の容量素子Ｃ６と第４のインダクタンス素子Ｌ４と第５のインダクタンス素子Ｌ５からなる直並列接続回路の代わりに、図８に示すような、互いに直列接続された第７の容量素子Ｃ７と第６のインダクタンス素子Ｌ６とからなる直列共振回路と、この直列共振回路に直列接続された第７のインダクタンス素子Ｌ７とから構成してもよい。また、これらの直並列接続回路を第１の帰還手段２５に使用し、第２の帰還手段２６に第３のインダクタンス素子Ｌ３を使用してもよい。さらに、これらの直並列接続回路を第１及び第２の帰還手段２５、２６に使用してもよい。

本発明の発振回路の第１の実施形態を示す回路図である。本発明の発振回路の第２の実施形態を示す回路図である本発明の発振回路の第３の実施形態を示す回路図である本発明の発振回路における帰還手段のリアクタンス特性図である。本発明の発振回路における帰還手段の他の構成を示す回路図である。本発明の発振回路の第４の実施形態を示す回路図である本発明の発振回路における他の帰還手段のリアクタンス特性図である。本発明の発振回路における他の帰還手段の他の構成を示す回路図である。従来の発振回路の構成を示す回路図である。

符号の説明

２０：発振トランジスタ
２５：第１の帰還手段
２６：第２の帰還手段
２７：共振回路
２７ａ、２７ｂ：インダクタ
２７ｃ：スイッチ手段
２７ｄ：バラクタダイオード
Ｃ１：第１の容量素子
Ｃ２：第２の容量素子
Ｃ３：第３の容量素子
Ｃ４：第４の容量素子
Ｃ５：第５の容量素子
Ｃ６：第６の容量素子
Ｃ７：第７の容量素子
Ｌ１：第１のインダクタンス素子
Ｌ２：第２のインダクタンス素子
Ｌ３：第３のインダクタンス素子
Ｌ４：第４のインダクタンス素子
Ｌ５：第５のインダクタンス素子
Ｌ６：第６のインダクタンス素子
Ｌ７：第７のインダクタンス素子

Claims

発振トランジスタと、前記発振トランジスタのコレクタとベースとの間に介挿された共振回路と、前記発振トランジスタのベースとエミッタとの間に介挿された第１の帰還手段と、前記発振トランジスタのコレクタとエミッタとの間に介挿された第２の帰還手段とを備え、前記共振回路は周波数が異なる２つの周波数帯に対応して共振周波数が切り替えられるように構成され、前記第１の帰還手段又は前記第２の帰還手段の少なくとも一方を３個のリアクタンス素子を直並列に接続して前記２つの周波数帯で共に誘導性又は容量性を呈するように構成すると共に、前記帰還手段の他方を前記２つの周波数帯で前記一方の帰還手段と同じく誘導性又は容量性としたことを特徴とする発振回路。
前記第１の帰還手段又は前記第２の帰還手段の何れか一方を第１の容量素子で構成し、他方を、互いに並列接続された第２の容量素子と第１のインダクタンス素子とからなる並列共振回路と、前記並列共振回路に直列接続された第３の容量素子とから構成したことを特徴とする請求項１に記載の発振回路。
前記第１の帰還手段及び前記第２の帰還手段のそれぞれを、互いに並列接続された第２の容量素子と第１のインダクタンス素子とからなる並列共振回路と、前記並列共振回路に直列接続された第３の容量素子とから構成したことを特徴とする請求項１に記載の発振回路。
前記第１の帰還手段又は前記第２の帰還手段の何れか一方を第１の容量素子で構成し、他方を、互いに直列接続された第４の容量素子と第２のインダクタンス素子とからなる直列共振回路と、前記直列共振回路に並列接続された第５の容量素子とから構成したことを特徴とする請求項１に記載の発振回路。
前記第１の帰還手段及び前記第２の帰還手段のそれぞれを、互いに直列接続された第４の容量素子と第２のインダクタンス素子とからなる直列共振回路と、前記直列共振回路に並列接続された第５の容量素子とから構成したことを特徴とする請求項１に記載の発振回路。
前記共振回路はインダクタと前記インダクタに並列に結合された容量手段とを有し、前記インダクタのインダクタンス値を前記２つの周波数帯で異なるように切り替えたことを特徴とする請求項１乃至５の何れかに記載の発振回路。
前記容量手段をバラクタダイオードで構成し、前記バラクタダイオードに発振周波数可変用の制御電圧を印加したことを特徴とする請求項６に記載の発振回路。