JP2006237833A - 発振装置 - Google Patents

Abstract

【課題】 従来の電圧制御型発振器に比べ、電圧による発振周波数の制御性が良い発振装置を提供する。
【解決手段】 発振装置１０は、電圧制御型発振器１と、制御電圧供給回路２とを備える。電圧制御型発振器１は、入力電圧Ｖ_ｉｎのビット数に対応して３個の可変容量ダイオード１４１〜１４３を含み、可変容量ダイオード１４１〜１４３は、ノードＮ４，Ｎ５間に並列に接続される。制御電圧供給回路２は、３ビット［Ａ３Ａ２Ａ１］からなる入力電圧Ｖ_ｉｎに基づいて、３個の可変容量ダイオード１４１〜１４３の３個の容量の和が入力電圧Ｖ_ｉｎに比例するように制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を決定し、その決定した制御電圧をそれぞれ可変容量ダイオード１４１〜１４３へ供給する。
【選択図】 図１

Description

この発明は、発振装置に関し、特に、電圧による発振周波数の制御性を向上した発振装置に関するものである。

従来、電圧制御型発振器としてハートレー型の発振器が知られている（非特許文献１）。図５は、ハートレー型の発振器の回路図である。図５を参照して、ハートレー型の発振器１００は、ＮＰＮバイポーラトランジスタ１１０と、コイル１２０，１３０と、可変容量ダイオード１４０とを備える。

コイル１２０，１３０は、ノードＮ１，Ｎ２間に直列に接続される。ＮＰＮバイポーラトランジスタ１１０は、ベースがノードＮ１に接続され、コレクタがノードＮ２に接続され、エミッタがノードＮ３に接続される。可変容量ダイオード１４０は、直列接続された２つのコイル１２０，１３０に対して並列にノードＮ１，Ｎ２間に接続される。

コイル１２０，１３０は、それぞれ、インダクタンスＬ_１，Ｌ_２を有し、コイル１２０とコイル１３０との相互インダクタンスは、Ｍである。可変容量素子１４０は、その両端に負電圧Ｖが印加され、負電圧Ｖの変化に伴って容量が変化する。

可変容量ダイオード１４０の容量をＣ_ＶＡＲとすると、発振器１００の発振周波数ｆ_０１は、次式によって表される。

可変容量ダイオード１４０の拡散電圧をＶ_ｄとすると、容量Ｃ_ＶＡＲは、次式によって表される。

なお、式（２）において、容量Ｃ_０は、負電圧ＶがＶ＝０であるときの接合容量である。

発振器１００においては、可変容量ダイオード１４０の容量Ｃ_ＶＡＲは、印加される電圧Ｖの−１／２乗に比例して変化する。

式（２）を式（１）へ代入することにより、発振周波数ｆ_０１は、次式によって表される。

式（３）から、発振器１００の発振周波数ｆ_０１は、Ｖ^１／４に比例して変化する。

このように、従来の電圧制御型発振器の発振周波数は、可変容量ダイオードに印加される電圧の１／４乗に比例して変化する。
稲葉 保著，「発振回路の設計と応用」，ＣＱ出版社，ｐ１３４，１９９６年

上述したように、従来の電圧制御型発振器の発振周波数は、可変容量ダイオードに印加される電圧の１／４乗に比例して変化するので、電圧による発振周波数の制御性が悪いという問題がある。

そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、従来の電圧制御型発振器に比べ、電圧による発振周波数の制御性が良い発振装置を提供することである。

この発明によれば、発振装置は、電圧制御型発振器と、制御電圧供給回路とを備える。電圧制御型発振器は、並列接続された複数の可変容量素子を含み、入力電圧に応じた発振周波数で発振する。制御電圧供給回路は、複数の可変容量素子の全容量が入力電圧に略比例して変化するように複数の可変容量素子へ供給する複数の制御電圧を決定し、その決定した複数の制御電圧を複数の可変容量素子へ供給する。

好ましくは、入力電圧は、デジタル値からなり、複数の可変容量素子は、デジタル値のビット数に対応して設けられる。

好ましくは、デジタル値は、ｎ（ｎは正の整数）ビットからなり、複数の可変容量素子は、ｎビットに対応して設けられたｎ個の可変容量素子からなる。そして、制御電圧供給回路は、ｎ個の可変容量素子のｎ個の容量の配列がｎビットのデジタル値を表わすようにｎ個の可変容量素子に供給するｎ個の制御電圧を決定し、その決定したｎ個の制御電圧をｎ個の可変容量素子へ供給する。

好ましくは、制御電圧供給回路は、ｎ個の容量の各々が最小値および最大値によってｎビットの対応する桁の２値を示すようにｎ個の制御電圧を決定する。

好ましくは、制御電圧供給回路は、さらに、ｎビットの各桁の２値を示す容量の最大値と最小値との差が低位ビットから上位ビットへ変化するに伴って指数関数的に大きくなるようにｎ個の制御電圧を決定する。

好ましくは、制御電圧供給回路は、ｎビットのうち最低位ビットの２値を示す容量の最大値と最小値との差が全容量の入力電圧に対する変化割合に略等しくなるようにｎ個の制御電圧を決定する。

好ましくは、変化割合をΔとしたとき、制御電圧供給回路は、ｎビットのうち第ｎ桁の２値を示す容量の最大値と最小値との差を２^ｎ−１×Δによって決定する。

好ましくは、発振装置は、変換回路をさらに備える。変換回路は、入力電圧がアナログ値からなるとき、アナログ値をデジタル値に変換し、その変換したデジタル値を制御電圧供給回路へ出力する。

好ましくは、制御電圧供給回路は、ｍ（ｍはｍ＜ｎを満たす正の整数）ビットのデジタル値からなる入力電圧を受けると、ｍビットのデジタル値に基づいてｍ個の制御電圧を決定し、その決定したｍ個の制御電圧をｍビットに対応して設けられたｍ個の可変容量素子へ供給するとともに、容量が略零になるｎ−ｍ個の制御電圧をｎ−ｍ個の可変容量素子へ供給する。

この発明による発振装置においては、電圧制御型発振器に含まれる複数の可変容量素子の全容量は入力電圧に略比例するように制御される。その結果、発振装置の発振周波数は、入力電圧の−１／２乗に略比例する。

従って、この発明によれば、従来の電圧制御型発振器に比べ、電圧による発振周波数の制御性を向上できる。

本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。

図１は、この発明の実施の形態による発振装置の概略図である。図１を参照して、この発明の実施の形態による発振装置１０は、電圧制御型発振器１と、制御電圧供給回路２とを備える。

電圧制御型発振器１は、ＮＰＮバイポーラトランジスタ１１と、コイル１２，１３と、端子１４〜１９と、可変容量ダイオード１４１〜１４３とを含む。ＮＰＮバイポーラトランジスタ１１は、ベースがノードＮ４に接続され、コレクタがノードＮ５に接続され、エミッタがノードＮ６に接続される。

コイル１２は、ノードＮ４とノードＮ６との間に接続され、コイル１３は、ノードＮ５とノードＮ６との間に接続される。その結果、コイル１２，１３は、ノードＮ４とノードＮ５との間に直列に接続される。

可変容量ダイオード１４１〜１４３の各々は、例えば、バラクタダイオードからなる。そして、可変容量ダイオード１４１は、直列接続されたコイル１２，１３に対して並列にノードＮ４，Ｎ５間に接続される。可変容量ダイオード１４２は、ノードＮ４，Ｎ５間に可変容量ダイオード１４１に並列に接続され、可変容量ダイオード１４３は、ノードＮ４，Ｎ５間に可変容量ダイオード１４１，１４２に並列に接続される。その結果、３個の可変容量ダイオード１４１〜１４３は、ノードＮ４，Ｎ５間に並列に接続される。

コイル１２，１３は、それぞれ、インダクタンスＬ_１，Ｌ_２を有し、コイル１２とコイル１３との相互インダクタンスは、Ｍである。

可変容量ダイオード１４１は、その両端が端子１４，１５に接続され、可変容量ダイオード１４２は、その両端が端子１６，１７に接続され、可変容量ダイオード１４３は、その両端が端子１８，１９に接続される。

端子１４，１５は、制御電圧供給回路２から制御電圧Ｖ_ＣＴＬ１を受け、その受けた制御電圧制御電圧Ｖ_ＣＴＬ１を可変容量ダイオード１４１の両端に印加する。端子１６，１７は、制御電圧供給回路２から制御電圧Ｖ_ＣＴＬ２を受け、その受けた制御電圧Ｖ_ＣＴＬ２を可変容量ダイオード１４２の両端に印加する。端子１８，１９は、制御電圧供給回路２から制御電圧Ｖ_ＣＴＬ３を受け、その受けた制御電圧Ｖ_ＣＴＬ３を可変容量ダイオード１４３の両端に印加する。

その結果、可変容量ダイオード１４１〜１４３は、制御電圧供給回路２から制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３をそれぞれ受ける。そして、可変容量ダイオード１４１〜１４３の容量Ｃ１，Ｃ２，Ｃ３は、それぞれ、制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３によって変化する。

制御電圧供給回路２は、入力電圧Ｖ_ｉｎを受ける。入力電圧Ｖ_ｉｎは、３ビットのデジタル値［Ａ３Ａ２Ａ１］からなる。この場合、Ａ１は、３ビットの第１桁のビット（最低位ビット）を表し、Ａ２は、３ビットの第２桁のビットを表し、Ａ３は、３ビットの第３桁のビット（最上位ビット）を表す。

制御電圧供給回路２は、［Ａ３Ａ２Ａ１］からなる入力電圧Ｖ_ｉｎに基づいて、後述する方法によって制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３をそれぞれ電圧制御型発振器１の端子１４，１５間、端子１６，１７間、および端子１８，１９間に供給する。

制御電圧供給回路２における制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３の決定方法について説明する。

表１は、入力電圧Ｖ_ｉｎを構成するデジタル値［Ａ３Ａ２Ａ１］と、容量Ｃ１〜Ｃ３，Ｃ_{ｔｏｔａｌ}との関係を示す表である。

なお、全容量Ｃ_{ｔｏｔａｌ}は、３個の容量Ｃ１〜Ｃ３の和を表す。

表１において、入力電圧Ｖ_ｉｎは、［０００］から［１１１］まで変化する。すなわち、入力電圧Ｖ_ｉｎは、アナログ値において“０”Ｖから“７”Ｖまで変化する。

容量Ｃ１は、“０．３ｐＦ”または“０．４ｐＦ”からなり、容量Ｃ２は、“０．３ｐＦ”または“０．５ｐＦ”からなり、容量Ｃ３は、“０．１ｐＦ”または“０．５ｐＦ”からなる。

容量Ｃ１〜Ｃ３は、それぞれ、デジタル値［Ａ３Ａ２Ａ１］のＡ１，Ａ２，Ａ３を表すように設定される。そして、容量Ｃ１は、“０．３ｐＦ”でＡ１の“０”を表し、“０．４ｐＦ”でＡ１の“１”を表す。また、容量Ｃ２は、“０．３ｐＦ”でＡ２の“０”を表し、“０．５ｐＦ”でＡ２の“１”を表す。更に、容量Ｃ３は、“０．１ｐＦ”でＡ３の“０”を表し、“０．５ｐＦ”でＡ３の“１”を表す。

そうすると、制御電圧供給回路２は、入力電圧Ｖ_ｉｎ＝［Ａ３Ａ２Ａ１］に基づいて、３個の容量Ｃ１〜Ｃ３の配列［Ｃ３Ｃ２Ｃ１］がデジタル値［Ａ３Ａ２Ａ１］を表すように制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を決定する。すなわち、制御電圧供給回路２は、デジタル値［Ａ３Ａ２Ａ１］のＡ１（“０”および“１”のいずれか）を容量Ｃ１（“０．３ｐＦ”および“０．４ｐＦ”のいずれか）によって表し、デジタル値［Ａ３Ａ２Ａ１］のＡ２（“０”および“１”のいずれか）を容量Ｃ２（“０．３ｐＦ”および“０．５ｐＦ”のいずれか）によって表し、デジタル値［Ａ３Ａ２Ａ１］のＡ３（“０”および“１”のいずれか）を容量Ｃ３（“０．１ｐＦ”および“０．５ｐＦ”のいずれか）によって表すように制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を決定する。

具体的に説明すると、制御電圧供給回路２は、入力電圧Ｖ_ｉｎ＝［Ａ３Ａ２Ａ１］＝［０００］を受けると、デジタル値［０００］の第１桁Ａ１が“０”であるので、容量Ｃ１を“０．３ｐＦ”および“０．４ｐＦ”のうち、“０”を表す“０．３ｐＦ”に設定し、デジタル値［０００］の第２桁Ａ２が“０”であるので、容量Ｃ２を“０．３ｐＦ”および“０．５ｐＦ”のうち、“０”を表す“０．３ｐＦ”に設定し、デジタル値［０００］の第３桁Ａ３が“０”であるので、容量Ｃ３を“０．１ｐＦ”および“０．５ｐＦ”のうち、“０”を表す“０．１ｐＦ”に設定するように、制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を決定する。

また、制御電圧供給回路２は、入力電圧Ｖ_ｉｎ＝［Ａ３Ａ２Ａ１］＝［００１］を受けると、デジタル値［００１］の第１桁Ａ１が“１”であるので、容量Ｃ１を“０．３ｐＦ”および“０．４ｐＦ”のうち、“１”を表す“０．４ｐＦ”に設定し、デジタル値［００１］の第２桁Ａ２が“０”であるので、容量Ｃ２を“０．３ｐＦ”および“０．５ｐＦ”のうち、“０”を表す“０．３ｐＦ”に設定し、デジタル値［００１］の第３桁Ａ３が“０”であるので、容量Ｃ３を“０．１ｐＦ”および“０．５ｐＦ”のうち、“０”を表す“０．１ｐＦ”に設定するように、制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を決定する。

更に、制御電圧供給回路２は、入力電圧Ｖ_ｉｎ＝［Ａ３Ａ２Ａ１］＝［０１０］を受けると、デジタル値［０１０］の第１桁Ａ１が“０”であるので、容量Ｃ１を“０．３ｐＦ”および“０．４ｐＦ”のうち、“０”を表す“０．３ｐＦ”に設定し、デジタル値［０１０］の第２桁Ａ２が“１”であるので、容量Ｃ２を“０．３ｐＦ”および“０．５ｐＦ”のうち、“１”を表す“０．５ｐＦ”に設定し、デジタル値［０１０］の第３桁Ａ３が“０”であるので、容量Ｃ３を“０．１ｐＦ”および“０．５ｐＦ”のうち、“０”を表す“０．１ｐＦ”に設定するように、制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を決定する。

更に、制御電圧供給回路２は、入力電圧Ｖ_ｉｎ＝［Ａ３Ａ２Ａ１］＝［１００］を受けると、デジタル値［１００］の第１桁Ａ１が“０”であるので、容量Ｃ１を“０．３ｐＦ”および“０．４ｐＦ”のうち、“０”を表す“０．３ｐＦ”に設定し、デジタル値［１００］の第２桁Ａ２が“０”であるので、容量Ｃ２を“０．３ｐＦ”および“０．５ｐＦ”のうち、“０”を表す“０．３ｐＦ”に設定し、デジタル値［１００］の第３桁Ａ３が“１”であるので、容量Ｃ３を“０．１ｐＦ”および“０．５ｐＦ”のうち、“１”を表す“０．５ｐＦ”に設定するように、制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を決定する。

制御電圧供給回路２は、その他のデジタル値からなる入力電圧Ｖ_ｉｎ＝［Ａ３Ａ２Ａ１］を受けたときも、上述した方法と同じ方法によって制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を決定する。

このように、制御電圧供給回路２は、入力電圧Ｖ_ｉｎ＝［Ａ３Ａ２Ａ１］に基づいて、可変容量ダイオード１４３〜１４１の容量Ｃ３〜Ｃ１の配列［Ｃ３Ｃ２Ｃ１］がデジタル値［Ａ３Ａ２Ａ１］を表すように制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を決定する。

なお、可変容量ダイオード１４１の容量Ｃ１を０．３ｐＦに設定するための制御電圧Ｖ_ＣＴＬ１は、例えば、−１８Ｖであり、容量Ｃ１を０．４ｐＦに設定するための制御電圧Ｖ_ＣＴＬ１は、例えば、−１７Ｖである。また、可変容量ダイオード１４２の容量Ｃ２を０．３ｐＦに設定するための制御電圧Ｖ_ＣＴＬ２は、例えば、−１８Ｖであり、容量Ｃ２を０．５ｐＦに設定するための制御電圧Ｖ_ＣＴＬ２は、例えば、−１６Ｖである。さらに、可変容量ダイオード１４３の容量Ｃ３を０．１ｐＦに設定するための制御電圧Ｖ_ＣＴＬ３は、例えば、−２０Ｖであり、容量Ｃ３を０．５ｐＦに設定するための制御電圧Ｖ_ＣＴＬ３は、例えば、−１６Ｖである。

したがって、制御電圧供給回路２は、入力電圧Ｖ_ｉｎ＝［Ａ３Ａ２Ａ１］＝［０００］を受けると、制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を、それぞれ、−１８Ｖ，−１８Ｖ，−２０Ｖに決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３をそれぞれ可変容量ダイオード１４１〜１４３に印加する。

そうすると、可変容量ダイオード１４３〜１４１の容量Ｃ３〜Ｃ１は、それぞれ、０．１ｐＦ，０．３ｐＦ，０．３ｐＦに設定される。その結果、配列［Ｃ３Ｃ２Ｃ１］は、デジタル［０００］を表し、全容量Ｃ_{ｔｏｔａｌ}は、０．１ｐＦ＋０．３ｐＦ＋０．３ｐＦ＝０．７ｐＦとなる。

また、制御電圧供給回路２は、入力電圧Ｖ_ｉｎ＝［Ａ３Ａ２Ａ１］＝［００１］を受けると、制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を、それぞれ、−１７Ｖ，−１８Ｖ，−２０Ｖに決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３をそれぞれ可変容量ダイオード１４１〜１４３に印加する。

そうすると、可変容量ダイオード１４３〜１４１の容量Ｃ３〜Ｃ１は、それぞれ、０．１ｐＦ，０．３ｐＦ，０．４ｐＦに設定される。その結果、配列［Ｃ３Ｃ２Ｃ１］は、デジタル［００１］を表し、全容量Ｃ_{ｔｏｔａｌ}は、０．１ｐＦ＋０．３ｐＦ＋０．４ｐＦ＝０．８ｐＦとなる。

更に、制御電圧供給回路２は、入力電圧Ｖ_ｉｎ＝［Ａ３Ａ２Ａ１］＝［０１０］を受けると、制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を、それぞれ、−１８Ｖ，−１６Ｖ，−２０Ｖに決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３をそれぞれ可変容量ダイオード１４１〜１４３に印加する。

そうすると、可変容量ダイオード１４３〜１４１の容量Ｃ３〜Ｃ１は、それぞれ、０．１ｐＦ，０．５ｐＦ，０．３ｐＦに設定される。その結果、配列［Ｃ３Ｃ２Ｃ１］は、デジタル［０１０］を表し、全容量Ｃ_{ｔｏｔａｌ}は、０．１ｐＦ＋０．５ｐＦ＋０．３ｐＦ＝０．９ｐＦとなる。

更に、制御電圧供給回路２は、入力電圧Ｖ_ｉｎ＝［Ａ３Ａ２Ａ１］＝［０１１］を受けると、制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を、それぞれ、−１７Ｖ，−１６Ｖ，−２０Ｖに決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３をそれぞれ可変容量ダイオード１４１〜１４３に印加する。

そうすると、可変容量ダイオード１４３〜１４１の容量Ｃ３〜Ｃ１は、それぞれ、０．１ｐＦ，０．５ｐＦ，０．３ｐＦに設定される。その結果、配列［Ｃ３Ｃ２Ｃ１］は、デジタル［０１１］を表し、全容量Ｃ_{ｔｏｔａｌ}は、０．１ｐＦ＋０．５ｐＦ＋０．４ｐＦ＝１．０ｐＦとなる。

更に、制御電圧供給回路２は、入力電圧Ｖ_ｉｎ＝［Ａ３Ａ２Ａ１］＝［１００］を受けると、制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を、それぞれ、−１８Ｖ，−１８Ｖ，−１６Ｖに決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３をそれぞれ可変容量ダイオード１４１〜１４３に印加する。

そうすると、可変容量ダイオード１４３〜１４１の容量Ｃ３〜Ｃ１は、それぞれ、０．５ｐＦ，０．３ｐＦ，０．３ｐＦに設定される。その結果、配列［Ｃ３Ｃ２Ｃ１］は、デジタル［１００］を表し、全容量Ｃ_{ｔｏｔａｌ}は、０．５ｐＦ＋０．３ｐＦ＋０．３ｐＦ＝１．１ｐＦとなる。

更に、制御電圧供給回路２は、入力電圧Ｖ_ｉｎ＝［Ａ３Ａ２Ａ１］＝［１０１］を受けると、制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を、それぞれ、−１７Ｖ，−１８Ｖ，−１６Ｖに決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３をそれぞれ可変容量ダイオード１４１〜１４３に印加する。

そうすると、可変容量ダイオード１４３〜１４１の容量Ｃ３〜Ｃ１は、それぞれ、０．５ｐＦ，０．３ｐＦ，０．４ｐＦに設定される。その結果、配列［Ｃ３Ｃ２Ｃ１］は、デジタル［１０１］を表し、全容量Ｃ_{ｔｏｔａｌ}は、０．５ｐＦ＋０．３ｐＦ＋０．４ｐＦ＝１．２ｐＦとなる。

更に、制御電圧供給回路２は、入力電圧Ｖ_ｉｎ＝［Ａ３Ａ２Ａ１］＝［１１０］を受けると、制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を、それぞれ、−１８Ｖ，−１６Ｖ，−１６Ｖに決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３をそれぞれ可変容量ダイオード１４１〜１４３に印加する。

そうすると、可変容量ダイオード１４３〜１４１の容量Ｃ３〜Ｃ１は、それぞれ、０．５ｐＦ，０．５ｐＦ，０．３ｐＦに設定される。その結果、配列［Ｃ３Ｃ２Ｃ１］は、デジタル［１１０］を表し、全容量Ｃ_{ｔｏｔａｌ}は、０．５ｐＦ＋０．５ｐＦ＋０．３ｐＦ＝１．３ｐＦとなる。

更に、制御電圧供給回路２は、入力電圧Ｖ_ｉｎ＝［Ａ３Ａ２Ａ１］＝［１１１］を受けると、制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を、それぞれ、−１７Ｖ，−１６Ｖ，−１６Ｖに決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３をそれぞれ可変容量ダイオード１４１〜１４３に印加する。

そうすると、可変容量ダイオード１４３〜１４１の容量Ｃ３〜Ｃ１は、それぞれ、０．５ｐＦ，０．５ｐＦ，０．４ｐＦに設定される。その結果、配列［Ｃ３Ｃ２Ｃ１］は、デジタル［１１１］を表し、全容量Ｃ_{ｔｏｔａｌ}は、０．５ｐＦ＋０．５ｐＦ＋０．４ｐＦ＝１．４ｐＦとなる。

上述したように、入力電圧Ｖ_ｉｎ＝［Ａ３Ａ２Ａ１］が［０００］から［１１１］まで変化すると、全容量Ｃ_{ｔｏｔａｌ}が０．７ｐＦから１．４ｐＦまで変化する。この場合、デジタル値［Ａ３Ａ２Ａ１］の隣接する２つの値間における全容量Ｃ_{ｔｏｔａｌ}の変化割合Δは、０．１ｐＦであり、一定である。

そして、デジタル値［Ａ３Ａ２Ａ１］が［０００］から［１１１］まで変化することは、アナログ値が０〜７まで変化することに相当するので、制御電圧供給回路２は、入力電圧Ｖ_ｉｎの絶対値が大きくなるに伴って、全容量Ｃ_{ｔｏｔａｌ}が０．１ｐＦの割合で大きくなるように制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３をそれぞれ可変容量ダイオード１４１〜１４３へ供給する。

このように、制御電圧供給回路２は、全容量Ｃ_{ｔｏｔａｌ}が入力電圧Ｖ_ｉｎに略比例するように制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３をそれぞれ可変容量ダイオード１４１〜１４３へ供給する。

表１においては、容量Ｃ１は、“０．３ｐＦ”または“０．４ｐＦ”に設定され、容量Ｃ２は、“０．３ｐＦ”または“０．５ｐＦ”に設定され、容量Ｃ３は、“０．１ｐＦ”または“０．５ｐＦ”に設定される。

従って、容量Ｃ１の最小値および最大値をそれぞれＣ１_ＭＩＮ，Ｃ１_ＭＡＸとし、容量Ｃ２の最小値および最大値をそれぞれＣ２_ＭＩＮ，Ｃ２_ＭＡＸとし、容量Ｃ３の最小値および最大値をそれぞれＣ３_ＭＩＮ，Ｃ３_ＭＡＸとすると、Ｃ１_ＭＩＮ＝０．３ｐＦであり、Ｃ１_ＭＡＸ＝０．４ｐＦであり、Ｃ２_ＭＩＮ＝０．３ｐＦであり、Ｃ２_ＭＡＸ＝０．５ｐＦであり、Ｃ３_ＭＩＮ＝０．１ｐＦであり、Ｃ３_ＭＡＸ＝０．５ｐＦである。

そうすると、Ｃ１_ＭＡＸ−Ｃ１_ＭＩＮ＝０．４ｐＦ−０．３ｐＦ＝０．１ｐＦであり、Ｃ２_ＭＡＸ−Ｃ２_ＭＩＮ＝０．５ｐＦ−０．３ｐＦ＝０．２ｐＦであり、Ｃ３_ＭＡＸ−Ｃ３_ＭＩＮ＝０．５ｐＦ−０．１ｐＦ＝０．４ｐＦである。

上述したように、全容量Ｃ_{ｔｏｔａｌ}の入力電圧Ｖ_ｉｎに対する変化割合Δは、０．１ｐＦであるので、Ｃ１_ＭＡＸ−Ｃ１_ＭＩＮ＝Δ＝２^０×Δとなり、Ｃ２_ＭＡＸ−Ｃ２_ＭＩＮ＝２×Δ＝２^１×Δとなり、Ｃ３_ＭＡＸ−Ｃ３_ＭＩＮ＝４×Δ＝２^２×Δとなる。

従って、デジタル値［Ａ３Ａ２Ａ１］のうち、第１桁のビット（最低位ビットＡ１）を表す容量Ｃ１の最大値と最小値との差Ｃ１_ＭＡＸ−Ｃ１_ＭＩＮは、全容量Ｃ_{ｔｏｔａｌ}の入力電圧Ｖ_ｉｎに対する変化割合Δに等しく（＝Δの２^０倍）設定され、デジタル値［Ａ３Ａ２Ａ１］のうち、第２桁のビット（Ａ２）を表す容量Ｃ２の最大値と最小値との差Ｃ２_ＭＡＸ−Ｃ２_ＭＩＮは、変化割合Δの２^１倍に設定され、デジタル値［Ａ３Ａ２Ａ１］のうち、第３桁のビット（最上位ビットＡ３）を表す容量Ｃ３の最大値と最小値との差Ｃ３_ＭＡＸ−Ｃ３_ＭＩＮは、変化割合Δの２^２倍に設定される。

その結果、３ビット［Ａ３Ａ２Ａ１］の各桁の２値を示す容量Ｃ１，Ｃ２，Ｃ３の最大値と最小値との差は、低位ビットから上位ビットへ変化するに伴って指数関数的に大きくなる。

上述したように、可変容量ダイオード１４１〜１４３の各容量Ｃ１〜Ｃ３を表１に従って設定することにより、可変容量ダイオード１４１〜１４３の全容量Ｃ_{ｔｏｔａｌ}が入力電圧Ｖ_ｉｎに略比例して変化するようになる。

その結果、発振装置１０における発振周波数ｆ_０２は、次式によって表される。

このように、発振装置１０における発振周波数ｆ_０２は、入力電圧Ｖ_ｉｎの−１／２乗に比例して変化する。

図２は、発振周波数と入力電圧との関係を示す図である。図２において、縦軸は、発振周波数を表し、横軸は、入力電圧を表す。なお、入力電圧Ｖ_ｉｎは、負の電圧であるが、図２においては、正の電圧として示されている。

曲線ｋ１は、式（４）に従って計算された発振周波数ｆ_０２と入力電圧Ｖ_ｉｎとの関係を示し、曲線ｋ２は、式（３）に従って計算された発振周波数ｆ_０１と入力電圧Ｖ_ｉｎとの関係を示す。

なお、発振周波数ｆ_０１，ｆ_０２の計算においては、インダクタンスＬ_１，Ｌ_２は、それぞれ、１ｎＨ，５ｎＨに設定され、相互インダクタンスＭは、−０．１ｎＨに設定され、拡散電位Ｖ_ｄは、１．０Ｖに設定され、入力電圧Ｖ_ｉｎは、０〜−１０Ｖの範囲に設定された。

発振装置１０における発振周波数ｆ_０２は、入力電圧Ｖ_ｉｎが１．０Ｖから１０Ｖまで変化すると、約６．５×１０^８Ｈｚから約２．０×１０^８Ｈｚまで変化するのに対し（曲線ｋ１参照）、従来の発振器１００における発振周波数ｆ_０１は、入力電圧Ｖ_ｉｎが１．０Ｖから１０Ｖまで変化すると、約４．８×１０^９Ｈｚから約７．３×１０^９Ｈｚまで変化する（曲線ｋ２参照）。

従って、発振装置１０における発振周波数ｆ_０２は、入力電圧Ｖ_ｉｎの変化に対して、従来の発振器１００における発振周波数ｆ_０１よりも大きく変化する。特に、発振装置１０における発振周波数ｆ_０２は、１．０〜３．０Ｖの入力電圧Ｖ_ｉｎに対して約６．５×１０^８Ｈｚから約３．７×１０^８Ｈｚまで変化し、入力電圧Ｖ_ｉｎに対する変化割合Δ_ｆ１は、−０．９０×１０^８Ｈｚ／Ｖである。一方、従来の発振器１００における発振周波数ｆ_０１は、１．０〜３．０Ｖの入力電圧Ｖ_ｉｎに対して約４．８×１０^９Ｈｚから約５．８×１０^８Ｈｚまで変化し、入力電圧Ｖ_ｉｎに対する変化割合Δ_ｆ２は、０．３３×１０^９Ｈｚ／Ｖである。

その結果、発振装置１０は、従来の発振器１００に比べ、入力電圧Ｖ_ｉｎの変化によって発振周波数ｆ_０２をより大きく変えることができる。

このように、この発明による発振装置１０においては、全容量Ｃ_{ｔｏｔａｌ}が入力電圧Ｖ_ｉｎに対して略比例するように可変容量ダイオード１４１〜１４３の容量Ｃ１〜Ｃ３を設定した結果、従来の発振器１００に比べ、電圧による発振周波数の制御性を約３倍に向上できる。

図３は、この発明の実施の形態による発振装置の他の概略図である。図３を参照して、この発明の実施の形態による発振装置１０Ａは、図１に示す発振装置１０に変換回路３を追加したものであり、その他は、発振装置１０と同じである。

変換回路３は、アナログ値からなる入力電圧Ｖ_ｉｎＡを受け、その受けた入力電圧Ｖ_ｉｎＡをアナログ値からデジタル値［Ａ３Ａ２Ａ１］に変換して制御電圧供給回路２へ出力する。

従って、発振装置１０Ａにおいては、アナログ値からなる入力電圧Ｖ_ｉｎＡに対して発振周波数ｆ_０２を（Ｖ_ｉｎＡ）^−１／２に比例するように変化させることができる。

上記においては、入力電圧Ｖ_ｉｎの３ビットのデジタル値［Ａ３Ａ２Ａ１］を表すために、３個の可変容量ダイオード１４１〜１４３の３個の容量Ｃ１〜Ｃ３を用いたが、この発明においては、これに限らず、入力電圧Ｖ_ｉｎのｎ（ｎは正の整数）ビットのデジタル値［Ａｎ・・・Ａ３Ａ２Ａ１］を表すために、ｎ個の可変容量ダイオードのｎ個の容量Ｃ１〜Ｃｎを用いてもよい。この場合、発振装置は、図４に示す概略図からなる。

図４は、この発明の実施の形態による発振装置の更に他の概略図である。図４を参照して、発振装置１０Ｂは、電圧制御型発振器１Ａと、制御電圧供給回路２Ａとを備える。電圧制御型発振器１Ａは、電圧制御型発振器１に可変容量ダイオード１４４〜１４ｎを追加し、電圧制御型発振器１の端子１４〜１９を端子１５１〜１５ｎ，１６１〜１６ｎに代えたものであり、その他は、電圧制御型発振器１と同じである。

可変容量ダイオード１４１〜１４ｎは、ノードＮ４とノードＮ５との間に並列に接続される。端子１５１，１６１は、可変容量ダイオード１４１の両端に接続され、端子１５２，１６２は、可変容量ダイオード１４２の両端に接続され、端子１５ｍ，１６ｍ（ｍは、ｍ＜ｎを満たす正の整数）は、可変容量ダイオード１４ｍの両端に接続され、以下、同様にして、端子１５ｎ，１６ｎは、可変容量ダイオード１４ｎの両端に接続される。

制御電圧供給回路２Ａは、ｎビットのデジタル値［ＡｎＡｎ−１・・・Ａｍ・・・Ａ２Ａ１］からなる入力電圧Ｖ_ｉｎを受け、その受けた入力電圧Ｖ_ｉｎに基づいて、上述した方法と同じ方法によって、制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，・・・，Ｖ_ＣＴＬｍ，・・・Ｖ_ＣＴＬｎを決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，・・・，Ｖ_ＣＴＬｍ，・・・Ｖ_ＣＴＬｎを、それぞれ、端子１５１，１６１、端子１５２，１６２、・・・端子１５ｍ，１６ｍ、・・・、端子１５ｎ，１６ｎを介して可変容量ダイオード１４１〜１４ｎへ供給する。

可変容量ダイオード１４１〜１４ｎは、それぞれ、端子１５１，１６１、端子１５２，１６２、・・・端子１５ｍ，１６ｍ、・・・、および端子１５ｎ，１６ｎを介して制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，・・・，Ｖ_ＣＴＬｍ，・・・Ｖ_ＣＴＬｎを受け、その受けた制御電圧制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，・・・，Ｖ_ＣＴＬｍ，・・・Ｖ_ＣＴＬｎによって配列［ＣｎＣｎ−１・・・Ｃｍ・・・Ｃ２Ｃ１］がデジタル値［Ａｎ・・・Ａｍ・・・Ａ２Ａ１］を表すように各容量Ｃ１〜Ｃｎが設定される。そして、ｎ個の容量Ｃ１〜Ｃｎの和である全容量Ｃ_{ｔｏｔａｌ}は、入力電圧Ｖ_ｉｎに略比例して変化する。

上述したように、入力電圧Ｖ_ｉｎが３ビットのデジタル値［Ａ３Ａ２Ａ１］からなるとき、Ｃ１_ＭＡＸ−Ｃ１_ＭＩＮ＝Δ＝２^０×Δとなり、Ｃ２_ＭＡＸ−Ｃ２_ＭＩＮ＝２×Δ＝２^１×Δとなり、Ｃ３_ＭＡＸ−Ｃ３_ＭＩＮ＝４×Δ＝２^２×Δとなるので、ｎビットの第ｎ桁の２値を示す容量Ｃｎの最大値Ｃｎ_ＭＡＸと最小値Ｃｎ_ＭＩＮとの差Ｃｎ_ＭＡＸ−Ｃｎ_ＭＩＮは、Ｃｎ_ＭＡＸ−Ｃｎ_ＭＩＮ＝２^ｎ−１×Δとなる。

発振装置１０Ｂにおいては、任意のビット数からなる入力電圧に基づいて制御電圧を決定して可変容量ダイオード１４１〜１４ｎへ供給するようにしてもよい。

例えば、制御電圧供給回路２Ａは、ｎビットのデジタル値［ＡｎＡｎ−１・・・Ａｍ・・・Ａ２Ａ１］のうちの、ｍビットのデジタル値［Ａｍ・・・Ａ２Ａ１］からなる入力電圧Ｖ_ｉｎを受けると、ｍビットのデジタル値［Ａｍ・・・Ａ２Ａ１］に基づいて、上述した方法によって制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，・・・，Ｖ_ＣＴＬｍを決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，・・・，Ｖ_ＣＴＬｍをそれぞれ可変容量ダイオード１４１〜１４ｍへ供給するとともに、ｎ−ｍ個の容量Ｃｍ＋１〜Ｃｎを略零に設定するための制御電圧Ｖ_ＣＴＬｍ＋１〜Ｖ_ＣＴＬｎをｎ−ｍ個の可変容量ダイオード１４ｍ＋１〜１４ｎへ供給する。

これにより、発振装置１０Ｂは、任意のビット数からなる入力電圧Ｖ_ｉｎを受けても、その受けた入力電圧Ｖ_ｉｎに基づいて、全容量Ｃ_{ｔｏｔａｌ}が入力電圧Ｖ_ｉｎに略比例するように制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，・・・，Ｖ_ＣＴＬｍ，・・・Ｖ_ＣＴＬｎを決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，・・・，Ｖ_ＣＴＬｍ，・・・Ｖ_ＣＴＬｎを可変容量ダイオード１４１〜１４ｎへ供給できる。

その結果、従来の発振器１００に比べ、入力電圧Ｖ_ｉｎのビット数が任意のビット数に変化しても、入力電圧Ｖ_ｉｎによる発振周波数ｆ_０２の制御性を向上できる。

任意のビット数からなる入力電圧に基づいて制御電圧を決定する場合の例としてｎ＝４の場合について説明する。表２は、入力電圧Ｖ_ｉｎを構成するデジタル値［Ａ４Ａ３Ａ２Ａ１］と、容量Ｃ１〜Ｃ４，Ｃ_{ｔｏｔａｌ}との関係を示す表である。

なお、表２におけるＣ_{ｔｏｔａｌ}は、４個の容量Ｃ１〜Ｃ４の和である。

容量Ｃ１〜Ｃ４における最大値および最小値をそれぞれＣ１_ＭＡＸ，Ｃ１_ＭＩＮ；Ｃ２_ＭＡＸ，Ｃ２_ＭＩＮ；Ｃ３_ＭＡＸ，Ｃ３_ＭＩＮ；Ｃ４_ＭＡＸ，Ｃ４_ＭＩＮとすると、Ｃ１_ＭＡＸ−Ｃ１_ＭＩＮ＝０．１ｐＦ＝２^０×Δであり、Ｃ２_ＭＡＸ−Ｃ２_ＭＩＮ＝０．２ｐＦ＝２^１×Δであり、Ｃ３_ＭＡＸ−Ｃ３_ＭＩＮ＝０．４ｐＦ＝２^２×Δであり、Ｃ４_ＭＡＸ−Ｃ４_ＭＩＮ＝０．８ｐＦ＝２^３×Δである。

そして、表２においては、容量Ｃ３，Ｃ４の最小値である０ｐＦは、実際には、０．００００１ｐＦである。０．００００１ｐＦの容量は、０．１ｐＦ、０．２ｐＦ、０．３ｐＦ、０．４ｐＦおよび０．８ｐＦに比べ十分に小さいので、全容量Ｃ_{ｔｏｔａｌ}に対して殆ど影響を与えない。

また、容量Ｃ１を０．２ｐＦに設定するための電圧は、例えば、−１９Ｖであり、容量Ｃ４を０．８ｐＦに設定するための電圧は、例えば、−１０Ｖであり、容量Ｃ３，Ｃ４を０．００００１ｐＦに設定するための電圧は、例えば、−３０Ｖである。

制御電圧供給回路２Ａは、２ビット［Ａ２Ａ１］からなる入力電圧Ｖ_ｉｎを受けると、−３０Ｖからなる制御電圧Ｖ_ＣＴＬ３，Ｖ_ＣＴＬ４をそれぞれ可変容量ダイオード１４３，１４４へ供給し続けながら、２ビット［Ａ２Ａ１］を表す配列［Ｃ２Ｃ１］の容量Ｃ１，Ｃ２が表２の領域ＲＧＥ１に示された容量Ｃ１，Ｃ２になるように制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２を決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２をそれぞれ可変容量ダイオード１４１，１４２へ供給する。

また、制御電圧供給回路２Ａは、３ビット［Ａ３Ａ２Ａ１］からなる入力電圧Ｖ_ｉｎを受けると、−３０Ｖからなる制御電圧Ｖ_ＣＴＬ４を可変容量ダイオード１４４へ供給し続けながら、３ビット［Ａ３Ａ２Ａ１］を表す配列［Ｃ３Ｃ２Ｃ１］の容量Ｃ１〜Ｃ３が表２の領域ＲＧＥ２に示された容量Ｃ１〜Ｃ３になるように制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３をそれぞれ可変容量ダイオード１４１〜１４３へ供給する。

さらに、制御電圧供給回路２Ａは、４ビット［Ａ４Ａ３Ａ２Ａ１］からなる入力電圧Ｖ_ｉｎを受けると、４ビット［Ａ４Ａ３Ａ２Ａ１］を表す配列［Ｃ４Ｃ３Ｃ２Ｃ１］の容量Ｃ１〜Ｃ４が表２の領域ＲＧＥ３に示された容量Ｃ１〜Ｃ４になるように制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３，Ｖ_ＣＴＬ４を決定し、その決定した制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３，Ｖ_ＣＴＬ４をそれぞれ可変容量ダイオード１４１〜１４４へ供給する。

これにより、制御電圧供給回路２Ａは、入力電圧Ｖ_ｉｎを構成するビット数が任意のビット数に変化しても、入力電圧Ｖ_ｉｎに比例するように全容量Ｃ_{ｔｏｔａｌ}を制御できる。その結果、発振装置１０Ｂにおける発振周波数ｆ_０２の制御性を従来の発振装置における発振周波数の制御性よりも向上できる。

上述したように、電圧制御型発振器１Ａに含まれるｎ個の可変容量ダイオードのｎ個の容量Ｃ１〜Ｃｎは、その配列［Ｃｎ・・・Ｃ１］が入力電圧Ｖ_ｉｎのデジタル値［Ａｎ・・・Ａ１］を表すように決定されるので、この発明においては、電圧制御型発振器の可変容量ダイオードの個数は、入力電圧を示すデジタル値のビット数に対応して決定されることを特徴とする。すなわち、入力電圧を示すデジタル値が２ビットであれば、可変容量ダイオードの個数は、２個であり、入力電圧を示すデジタル値がｎビットであれば、可変容量ダイオードの個数は、ｎ個である。

なお、この発明においては、可変容量ダイオード１４１〜１４３の各容量Ｃ１〜Ｃ３は、Ｃ１_ＭＡＸ−Ｃ１_ＭＩＮ＝Δ＝２^０×Δ、Ｃ２_ＭＡＸ−Ｃ２_ＭＩＮ＝２×Δ＝２^１×Δ、およびＣ３_ＭＡＸ−Ｃ３_ＭＩＮ＝４×Δ＝２^２×Δが成立し、かつ、全容量Ｃ_{ｔｏｔａｌ}が入力電圧Ｖ_ｉｎに比例すれば、表１に示す容量に限らず、別の容量であってもよい。

また、全容量Ｃ_{ｔｏａｔａｌ}の入力電圧Ｖ_ｉｎに対する変化割合は、“０．１ｐＦ”に限らず、別の値に設定されてもよい。

さらに、この発明においては、制御電圧供給回路２は、表１をマップとして保持しており、入力電圧Ｖ_ｉｎのデジタル値［Ａ３Ａ２Ａ１］に対応する容量Ｃ３〜Ｃ１を表１を参照して抽出し、その抽出した容量Ｃ３〜Ｃ１になるように制御電圧Ｖ_ＣＴＬ１，Ｖ_ＣＴＬ２，Ｖ_ＣＴＬ３を決定するようにしてもよい。

さらに、この発明においては、制御電圧供給回路２Ａは、表２をマップとして保持しており、入力電圧Ｖ_ｉｎのデジタル値［Ａｎ・・・Ａｍ・・・Ａ３Ａ２Ａ１］に対応する容量Ｃｎ〜Ｃ１を表２を参照して抽出し、その抽出した容量Ｃｎ〜Ｃ１になるように制御電圧Ｖ_ＣＴＬ１〜Ｖ_ＣＴＬｎを決定するようにしてもよい。

さらに、上記においては、ｎビットの各桁の２値を表す容量の最大値と最小値との差が低位ビットから上位ビットへ変化するに伴って２の累乗に従って変化するようにｎ個の容量の最小値と最大値とを決定すると説明したが、この発明においては、これに限られず、ｎビットの各桁の２値を表す容量の最大値と最小値との差は、低位ビットから上位ビットへ変化するに伴って、３以上の任意の値の累乗に従って変化するようにｎ個の容量の最小値と最大値とを決定してもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

この発明は、従来の電圧制御型発振器に比べ、電圧による発振周波数の制御性が良い発振装置に適用される。

この発明の実施の形態による発振装置の概略図である。 発振周波数と入力電圧との関係を示す図である。 この発明の実施の形態による発振装置の他の概略図である。 この発明の実施の形態による発振装置の更に他の概略図である。 ハートレー型の発振器の回路図である。

符号の説明

１，１Ａ 電圧制御型発振器、２，２Ａ 制御電圧供給回路、３ 変換回路、１０，１０Ａ，１０Ｂ 発振装置、１１，１１０ ＮＰＮバイポーラトランジスタ、１２，１３，１２０，１３０ コイル、１４〜１９，１５１〜１５ｎ，１６１〜１６ｎ 端子、１００ 発振器、１４０〜１４ｎ 可変容量ダイオード。

Claims (9)

1. 並列接続された複数の可変容量素子を含み、入力電圧に応じた発振周波数で発振する電圧制御型発振器と、
   前記複数の可変容量素子の全容量が前記入力電圧に略比例して変化するように前記複数の可変容量素子へ供給する複数の制御電圧を決定し、その決定した複数の制御電圧を前記複数の可変容量素子へ供給する制御電圧供給回路とを備える発振装置。
2. 前記入力電圧は、デジタル値からなり、
   前記複数の可変容量素子は、前記デジタル値のビット数に対応して設けられる、請求項１に記載の発振装置。
3. 前記デジタル値は、ｎ（ｎは正の整数）ビットからなり、
   前記複数の可変容量素子は、前記ｎビットに対応して設けられたｎ個の可変容量素子からなり、
   前記制御電圧供給回路は、前記ｎ個の可変容量素子のｎ個の容量の配列が前記ｎビットのデジタル値を表わすように前記ｎ個の可変容量素子に供給するｎ個の制御電圧を決定し、その決定したｎ個の制御電圧を前記ｎ個の可変容量素子へ供給する、請求項２に記載の発振装置。
4. 前記制御電圧供給回路は、前記ｎ個の容量の各々が最小値および最大値によって前記ｎビットの対応する桁の２値を示すように前記ｎ個の制御電圧を決定する、請求項３に記載の発振装置。
5. 前記制御電圧供給回路は、さらに、前記ｎビットの各桁の２値を示す容量の最大値と最小値との差が低位ビットから上位ビットへ変化するに伴って指数関数的に大きくなるように前記ｎ個の制御電圧を決定する、請求項４に記載の発振装置。
6. 前記制御電圧供給回路は、前記ｎビットのうち最低位ビットの２値を示す容量の最大値と最小値との差が前記全容量の前記入力電圧に対する変化割合に略等しくなるように前記ｎ個の制御電圧を決定する、請求項５に記載の発振装置。
7. 前記変化割合をΔとしたとき、
   前記制御電圧供給回路は、前記ｎビットのうち第ｎ桁の２値を示す容量の最大値と最小値との差を２^ｎ−１×Δによって決定する、請求項５または請求項６に記載の発振装置。
8. 前記入力電圧がアナログ値からなるとき、前記アナログ値を前記デジタル値に変換し、その変換したデジタル値を前記制御電圧供給回路へ出力する変換回路をさらに備える、請求項３から請求項７のいずれか１項に記載の発振装置。
9. 前記制御電圧供給回路は、ｍ（ｍはｍ＜ｎを満たす正の整数）ビットのデジタル値からなる入力電圧を受けると、前記ｍビットのデジタル値に基づいてｍ個の制御電圧を決定し、その決定したｍ個の制御電圧を前記ｍビットに対応して設けられたｍ個の可変容量素子へ供給するとともに、容量が略零になるｎ−ｍ個の制御電圧をｎ−ｍ個の可変容量素子へ供給する、請求項３から請求項８のいずれか１項に記載の発振装置。

Images