KR20140003042A - 선형 특성을 개선한 디지털 제어형 발진기 - Google Patents

선형 특성을 개선한 디지털 제어형 발진기 Download PDF

Info

Publication number
KR20140003042A
KR20140003042A KR1020120070464A KR20120070464A KR20140003042A KR 20140003042 A KR20140003042 A KR 20140003042A KR 1020120070464 A KR1020120070464 A KR 1020120070464A KR 20120070464 A KR20120070464 A KR 20120070464A KR 20140003042 A KR20140003042 A KR 20140003042A
Authority
KR
South Korea
Prior art keywords
capacitance
digital control
control code
circuit unit
capacitor circuit
Prior art date
Application number
KR1020120070464A
Other languages
English (en)
Other versions
KR101350554B1 (ko
Inventor
김유환
김규석
유현환
나유삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120070464A priority Critical patent/KR101350554B1/ko
Priority to US13/645,153 priority patent/US20140002204A1/en
Priority to CN201210379999.6A priority patent/CN103516356A/zh
Publication of KR20140003042A publication Critical patent/KR20140003042A/ko
Application granted granted Critical
Publication of KR101350554B1 publication Critical patent/KR101350554B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

본 발명은 디지털 제어형 발진기에 관한 것으로, 디지털 제어 코드(DC)에 따라 가변되는 제1 커패시턴스(C1)와, 상기 디지털 제어 코드가 반전된 반전 디지털 제어 코드(IDC)에 따라 가변되는 제2 커패시턴스(C2)의 병렬 접속에 의해 형성되는 등가 커패시턴스 및 사전에 설정된 인덕턴스에 따라 공진 신호를 생성하는 공진 회로부(100); 및 상기 공진 회로부(100)에 부성저항을 제공하여, 상기 공진 회로부(100)에 발진 조건을 형성하는 발진 회로부(200)를 포함할 수 있다.

Description

선형 특성을 개선한 디지털 제어형 발진기{DIGITALLY-CONTROLLED OSCILLAT0R WITH IMPROVED LINEARITY}
본 발명은, 통신 시스템에 적용될 수 있으며, 디지털 제어 코드에 따라 선형적으로 발진 주파수를 제어할 수 있는 선형 특성을 개선한 디지털 제어형 발진기에 관한 것이다.
일반적으로, 기존 통신 시스템에 채용되는 주파수 합성기에는 아날로그 위상 제어기(Phase Locked Loop: PLL) 및 디지털 위상 제어기가 있다.
통상, 아날로그 위상 제어기의 경우, 그 제조 공정에서 제공되는 디지털 라이브러리와 별도로 아날로그 회로가 서로 같이 설계될 수 있다. 이러한 아날로그 위상 제어기는, 공정변화에 따른 회로 설계의 시간과 비용이 많이 소모되며, 전원공급이 낮아짐에 따라 동작 특성 또한 나빠지는 단점이 있다.
한편, 아날로그 제어 발진기의 경우에는 외부 전압에 따라 바랙터 다이오드(Varactor diode)에서 가변되는 커패시턴스를 이용하여 발진 주파수를 생성하지만, 이를 위해서는 전술한 바와 같은 아날로그 PLL이 가지고 있는 단점 때문에 특성이 저하될 수 있다.
다음, PLL이 디지털화되면서, 발진기 또한 다수의 디지털 제어신호에 따라 선형적으로 발진 주파수를 생성하는 디지털 제어 발진기가 필요하게 되었다. 이 디지털 제어 발진기는, 아날로그 제어 발진기의 단점을 해소할 수 있도록 연구 및 개발되고 있다.
이러한 디지털 제어 발진기는, 아날로그 방식과는 다르게 입력된 신호가 다수의 디지털 신호이다. 통상 아날로그 방식일 경우에는, 차지 펌프(Charge Pump)의 전류가 전압으로 변환되고, 이 전압은 필터에서 0V 내지 1.8V 전압범위내의 해당 전압으로 출력되며, 이 출력 전압에 따라 바랙터 다이오드(Varactor diode)의 커패시턴스(capacitance)가 제1 커패시턴스 또는 제2 커패시턴스가 될 수 있다.
그러나, 디지털 제어 발진기의 경우에는, 입력되는 신호가 다수의 디지털 제어 코드이므로 바랙터 다이오드(Varactor diode)에 입력되는 전압은 로우레벨의 전압(예, 0V) 아니면 하이레벨의 전압(예, Vdd)이 된다. 따라서 바랙터 다이오드의 특성 곡선에서, 제1 커패시턴스 및 제2 커패시턴스 둘 중의 하나의 커패시턴스만 가지게 된다.
즉, 디지털 제어 발진기는, 디지털 제어 코드에 의해 디스크리트(discrete) 하게 조절될 수 있고, 바랙터 다이오드의 커패시턴스(capacitance)의 최소/최대(min/max)값에 의해 디지털 제어 발진기의 발진 주파수의 해상도(resolution)가 결정된다. 또한, 발진 주파수의 해상도에 의존하여 전폭 디지털(All-Digital) PLL의 노이즈 특성이 좌우될 수 있다.
예를 들어, 디지털 제어 발진기가 LC 발진기를 이용하여 고정된 인덕턴스와 가변되는 커패시턴스에 의해 결정된 주파수를 생성하도록 설계된다면, 종래의 디지털 제어 발진기는 바랙터 다이오드(Varactor diode)와 인덕터로 구성되어 원하는 주파수를 생성할 수 있다.
그런데, 이와 같이 바랙터 다이오드를 이용하는 종래의 디지털 제어 발진기에서는, 디지털 제어 코드에 따라 바랙터 다이오드에서 가변되는 커패시턴스가 선형적이지 못하고 디스크리트하므로, 바랙터 다이오드에서 제공되는 커패시턴스의 가변 특성에 의존하는 주파수 해상도(Resolution) 때문에 스텝 주파수(step frequency)의 간격이 크게 되는 문제점이 있다.
이러한 커패시턴스 해상도(capacitance resolution)에 따라 디지털 제어 발진기의 스텝 주파수(step frequency)의 간격을 줄일 수 없다는 단점이 있고, 또한 최종적으로 페이즈 노이즈(Phase noise)와 주파수 락킹(frequency locking)에 악영향을 주게 되는 문제점이 있다.
하기 선행기술문헌에 기재된 특허문헌 1은, 광대역 전압 제어 발진기에 관한 것으로, 디지털 제어 코드에 따라 가변되는 커패시턴스와 반전된 디지털 제어 코드에 따라 가변되는 커패시터를 이용하여 선형성을 개선하는 기술적 사항을 개시하고 있지 않다.
한국 공개특허공보 제10-2009-0027014호
본 발명의 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 본 발명은, 통신 시스템에 적용될 수 있으며, 디지털 제어 코드에 따라 선형적으로 발진 주파수를 제어할 수 있는 선형 특성을 개선한 디지털 제어형 발진기를 제공한다.
본 발명의 과제를 해결하기 위한 본 발명의 제1 기술적인 측면으로써, 디지털 제어 코드에 따라 가변되는 등가 커패시턴스와 사전에 설정된 인덕턴스에 따라 공진 신호를 생성하는 공진 회로부; 및 상기 공진 회로부에 부성저항을 제공하여, 상기 공진 회로부에 발진 조건을 형성하는 발진 회로부를 포함하고, 상기 등가 커패시턴스는, 디지털 제어 코드에 따라 가변되는 제1 커패시턴스와, 상기 디지털 제어코드가 반전된 반전 디지털 제어 코드에 따라 가변되는 제2 커패시턴스의 병렬 합산 커패시턴스인 디지털 제어형 발진기를 제안한다.
본 발명의 제1 기술적인 측면에서, 상기 공진 회로부는, 상기 공진 신호의 생성을 위해, 상기 등가 커패시턴스를 제공하는 커패시턴스 회로부; 및 상기 공진 신호의 생성을 위해, 사전에 설정된 인덕턴스를 제공하는 인덕턴스 회로부를 포함할 수 있다.
상기 커패시턴스 회로부는, 상기 디지털 제어 코드에 따라 가변되는 제1 커패시턴스를 제공하는 제1 커패시터 회로부; 상기 디지털 제어 코드를 반전시켜 상기 반전 디지털 제어 코드를 제공하는 반전 회로부; 및 상기 제1 커패시터 회로부에 병렬로 연결되어, 상기 반전 디지털 제어 코드에 따라 가변되는 제2 커패시턴스를 제공하는 제2 커패시터 회로부를 포함할 수 있다.
상기 제1 커패시터 회로부는, 서로 직렬로 연결되어, 상기 디지털 제어 코드에 따라 결정되는 제1 커패시턴스를 제공하는 제1 및 제2 용량 소자를 포함할 수 있다.
상기 제2 커패시터 회로부는, 서로 직렬로 연결되어, 상기 반전 디지털 제어 코드에 따라 결정되는 제2 커패시턴스를 제공하는 제3 및 제4 용량 소자를 포함할 수 있다.
상기 반전 회로부는, 상기 디지털 제어 코드를 발전시키는 반전기를 포함할 수 있다.
상기 제1 커패시터 회로부는 동일한 로직 레벨의 디지털 제어 코드에 대해 상기 제2 커패시터 회로부의 제2 커패시턴스와 다른 제1 커패시턴스를 갖도록 이루어질 수 있다.
또한, 본 발명의 본 발명의 과제를 해결하기 위한 본 발명의 제2 기술적인 측면으로써, 디지털 제어 코드에 따라 가변되는 등가 커패시턴스와 사전에 설정된 인덕턴스에 따라 공진 신호를 생성하는 공진 회로부; 및 상기 공진 회로부에 부성저항을 제공하여, 상기 공진 회로부에 발진 조건을 형성하는 발진 회로부를 포함하고, 상기 공진 회로부는, 상기 등가 커패시터를 제공하는 제1 내지 제n 가변 커패시턴스 회로부를 포함하는 커패시턴스 회로부; 및 상기 인덕턴스를 제공하는 인덕턴스 회로부를 포함하고, 상기 제1 내지 제n 가변 커패시턴스 회로부의 등가 커패시터는, 상기 디지털 제어 코드에 따라 가변되는 제1 커패시턴스와, 상기 디지털 제어 코드가 반전된 반전 디지털 제어 코드에 따라 가변되는 제2 커패시턴스가 서로 병렬로 접속되는 디지털 제어형 발진기를 제안한다.
본 발명의 제2 기술적인 측면에서, 상기 제1 내지 제n 가변 커패시턴스 회로부 각각은, 상기 디지털 제어 코드에 포함된 제1 내지 제n 디지털 제어 코드 각각에 따라 가변되는 등가 커패시턴스를 제공할 수 있다.
상기 제1 가변 커패시턴스 회로부는, 상기 제1 디지털 제어 코드에 따라 가변되는 제1 커패시턴스를 제공하는 제1 커패시터 회로부; 상기 제1 디지털 제어 코드를 반전시켜 상기 제1 반전 디지털 제어 코드를 제공하는 반전 회로부; 및 상기 제1 커패시터 회로부에 병렬로 연결되어, 상기 제1 반전 디지털 제어 코드에 따라 가변되는 제2 커패시턴스를 제공하는 제2 커패시터 회로부를 포함할 수 있다.
상기 제1 커패시터 회로부는, 서로 직렬로 연결되어, 상기 제1 디지털 제어 코드에 따라 결정되는 제1 커패시턴스를 제공하는 제1 및 제2 용량 소자를 포함할 수 있다.
상기 제2 커패시터 회로부는, 서로 직렬로 연결되어, 상기 제1 반전 디지털 제어 코드에 따라 결정되는 제2 커패시턴스를 제공하는 제3 및 제4 용량 소자를 포함할 수 있다.
상기 반전 회로부는, 상기 제1 디지털 제어 코드를 발전시키는 반전기를 포함할 수 있다.
상기 제1 커패시터 회로부는 동일한 로직 레벨의 제1 디지털 제어 코드에 대해 상기 제2 커패시터 회로부의 제2 커패시턴스와 다른 제1 커패시턴스를 갖도록 이루어질 수 있다.
상기 제n 가변 커패시턴스 회로부는, 상기 제n 디지털 제어 코드에 따라 가변되는 제1 커패시턴스를 제공하는 제1 커패시터 회로부; 상기 제n 디지털 제어 코드를 반전시켜 상기 제n 반전 디지털 제어 코드를 제공하는 반전 회로부; 및 상기 제1 커패시터 회로부에 병렬로 연결되어, 상기 제n 반전 디지털 제어 코드에 따라 가변되는 제2 커패시턴스를 제공하는 제2 커패시터 회로부를 포함할 수 있다.
상기 제1 커패시터 회로부는, 서로 직렬로 연결되어, 상기 제n 디지털 제어 코드에 따라 결정되는 제1 커패시턴스를 제공하는 제1 및 제2 용량 소자를 포함할 수 있다.
상기 제2 커패시터 회로부는, 서로 직렬로 연결되어, 상기 제n 반전 디지털 제어 코드에 따라 결정되는 제2 커패시턴스를 제공하는 제3 및 제4 용량 소자를 포함할 수 있다.
상기 반전 회로부는, 상기 제n 디지털 제어 코드를 발전시키는 반전기를 포함할 수 있다.
상기 제1 커패시터 회로부는, 동일한 로직 레벨의 제n 디지털 제어 코드에 대해 상기 제2 커패시터 회로부의 제2 커패시턴스와 다른 제1 커패시턴스를 갖도록 이루어질 수 있다.
본 발명에 의하면, 통신 시스템에 적용될 수 있으며, 디지털 제어 코드에 따라 선형적으로 발진 주파수를 제어할 수 있으며, 이에 따라 디지털 제어 발진기의 선형성을 개선할 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 디지털 제어형 발진기의 블록도.
도 2는 본 발명의 제2 실시 예에 따른 디지털 제어형 발진기의 블록도.
도 3은 본 발명의 실시 예에 따른 디지털 제어 방식과 아날로그 제어 방식의 가변 커패시턴스 설명도.
도 4는 본 발명의 실시 예에 따른 커패시턴스 회로부의 가변 커패시턴스의 개념 그래프.
도 5는 본 발명의 제1 실시 예에 따른 커패시턴스 회로부의 가변 커패시턴스 그래프.
후술되는 본 발명에 대한 설명은, 본 발명이 실시될 수 있는 특정 실시 예를 예로써 도시한 첨부도면을 참조한다. 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.
또한, 본 발명의 각 실시 예에 있어서, 일 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 하나의 예시에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.
그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 제1 실시 예에 따른 디지털 제어형 발진기의 블록도이다.
도 1을 참조하면, 본 발명의 제1 실시 예에 따른 디지털 제어형 발진기는, 가변되는 등가 커패시턴스와 사전에 설정된 인덕턴스에 따라 공진 신호를 생성하는 공진 회로부(100)와, 상기 공진 회로부(100)에 부성저항을 제공하여, 상기 공진 회로부에 발진 조건을 형성하는 발진 회로부(200)를 포함할 수 있다.
여기서, 상기 등가 커패시턴스는, 입력되는 디지털 제어 코드(DC)에 따라 가변되는 제1 커패시턴스(C1)와, 상기 디지털 제어코드(DC)가 반전된 반전 디지털 제어 코드(IDC)에 따라 가변되는 제2 커패시턴스(C2)가 서로 병렬로 접속되어, 제공되도록 이루어질 수 있다.
이 경우, 상기 공진 회로부(100)는, 상기 디지털 제어 코드(DC)에 따라 가변되는 제1 커패시턴스(C1)와, 상기 디지털 제어 코드가 반전된 반전 디지털 제어 코드(IDC)에 따라 가변되는 제2 커패시턴스(C2)의 병렬 연결에 의해 형성되는 등가 커패시턴스(CT, CT=C1+C2)를 제공할 수 있고, 또한 사전에 설정된 인덕턴스(L)를 제공할 수 있다.
결국, 상기 공진 회로부(100)는, 상기 등가 커패시턴스(CT) 및 인덕턴스(L)에 따라 결정되는 공진 주파수(fr)를 갖는 공진 신호를 생성할 수 있으며, 상기 공진 주파수(fr)은 하기 수학식 1과 같이 결정된다.
[수학식 1]
Figure pat00001

그리고, 상기 발진 회로부(200)는, 상기 공진 회로부(100)에 부성저항을 제공하여, 상기 공진 회로부(100)에 발진 조건을 형성할 수 있다. 결국 상기 발진 회로부(200)에 의해, 상기 공진 회로부(100)에서의 공진 신호가 발진될 수 있다.
또한, 도 1을 참조하면, 상기 공진 회로부(100)는, 상기 공진 신호의 생성을 위해, 상기 디지털 제어 코드(DC)에 따라 가변되는 제1 커패시턴스(C1)와, 상기 반전 디지털 제어 코드(IDC)에 따라 가변되는 제2 커패시턴스(C2)의 병렬 접속에 의해 형성되는 등가 커패시턴스를 제공하는 커패시턴스 회로부(110)와, 상기 공진 신호의 생성을 위해, 사전에 설정된 인덕턴스를 제공하는 인덕턴스 회로부(120)를 포함할 수 있다.
이 경우, 상기 공진 회로부(100)가 상기 커패시턴스 회로부(110)와 인덕턴스 회로부(120)를 포함하는 경우, 상기 커패시턴스 회로부(110)는, 상기 공진 신호의 생성을 위해, 상기 디지털 제어 코드(DC)에 따라 가변되는 제1 커패시턴스(C1)와, 상기 반전 디지털 제어 코드(IDC)에 따라 가변되는 제2 커패시턴스(C2)의 병렬 접속에 의해 형성되는 등가 커패시턴스를 제공할 수 있다. 이때, 상기 등가 커패시턴스(CT)가 가변되면 상기 공진 신호의 주파수도 가변될 수 있다.
그리고, 상기 인덕턴스 회로부(120)는, 상기 공진 신호의 생성을 위해, 사전에 설정된 인덕턴스(L)를 제공할 수 있다.
또한, 도 1을 참조하면, 상기 커패시턴스 회로부(110)는, 상기 디지털 제어 코드(DC)에 따라 가변되는 제1 커패시턴스(C1)를 제공하는 제1 커패시터 회로부(VC1)와, 상기 디지털 제어 코드(DC)를 반전시켜 상기 반전 디지털 제어 코드(IDC)를 제공하는 반전 회로부(INV)와, 상기 제1 커패시터 회로부(VC1)에 병렬로 연결되어, 상기 반전 디지털 제어 코드(IDC)에 따라 가변되는 제2 커패시턴스(C2)를 제공하는 제2 커패시터 회로부(VC2)를 포함할 수 있다.
이 경우, 상기 제1 커패시터 회로부(VC1)는, 상기 디지털 제어 코드(DC1)에 따라 가변되는 제1 커패시턴스(C1)를 제공할 수 있다.
상기 반전 회로부(INV)는, 상기 제1 커패시터 회로부(VC1)에 병렬로 연결되고, 상기 디지털 제어 코드(DC)를 반전시켜 상기 반전 디지털 제어 코드(IDC)를 제공할 수 있다.
그리고, 상기 제2 커패시터 회로부(VC2)는, 상기 반전 디지털 제어 코드(IDC)에 따라 가변되는 제2 커패시턴스(C2)를 제공할 수 있다.
또한, 도 1을 참조하면, 상기 제1 커패시터 회로부(VC1)는, 서로 직렬로 연결되어, 상기 디지털 제어 코드(DC)에 따라 결정되는 제1 커패시턴스(C1)를 제공하는 제1 및 제2 용량 소자(C11,C12)를 포함할 수 있다. 상기 제2 커패시터 회로부(VC2)는, 서로 직렬로 연결되어, 상기 반전 디지털 제어 코드(IDC)에 따라 결정되는 제2 커패시턴스(C2)를 제공하는 제3 및 제4 용량 소자(C21,C22)를 포함할 수 있다. 예를 들어, 상기 제1 내지 제4 용량 소자(C11,C12,C21,C22)로써 바랙터 다이오드가 채용될 수 있다. 그리고, 상기 반전 회로부(INV)는, 상기 디지털 제어 코드(DC)를 발전시키는 반전기를 포함할 수 있다.
이 경우, 상기 제1 및 제2 용량 소자(C11,C12)에는 상기 디지털 제어 코드(DC)가 공급되고, 상기 제3 및 제4 용량 소자(C21,C22)에는 반전 디지털 제어 코드(IDC)가 공급된다. 상기 디지털 제어 코드(DC)가 하이레벨(예, 1.8V)일 경우에는 상기 반전 디지털 제어 코드(IDC)는 로우레벨(예, 0V)이 되고, 이와 달리, 상기 디지털 제어 코드(DC)가 로우레벨일 경우에는 상기 반전 디지털 제어 코드(IDC)는 하이레벨이 된다.
특히, 상기 제1 커패시터 회로부(VC1)는 동일한 로직 레벨의 디지털 제어 코드(DC)에 대해 상기 제2 커패시터 회로부(VC2)의 제2 커패시턴스(C2)와 다른 제1 커패시턴스(C1)를 갖도록 이루어질 수 있다.
예를 들어, 하이레벨에 대해 상기 제1 커패시터 회로부(VC1)에서 제공되는 제1 커패시턴스와 상기 제2 커패시터 회로부(VC2)에서 제공되는 제2 커패시턴스가 서로 다르고, 또한 로우레벨에 대해 상기 제1 커패시터 회로부(VC1)에서 제공되는 제1 커패시턴스와 상기 제2 커패시터 회로부(VC2)에서 제공되는 제2 커패시턴스가 서로 다르도록 사전에 설정되어 있다.
도 2는 본 발명의 제2 실시 예에 따른 디지털 제어형 발진기의 블록도이다.
도 2를 참조하면, 본 발명의 제2 실시 예에 따른 디지털 제어형 발진기는, 디지털 제어 코드에 따라 가변되는 등가 커패시턴스와 사전에 설정된 인덕턴스에 따라 공진 신호를 생성하는 공진 회로부(100)와, 상기 공진 회로부(100)에 부성저항을 제공하여, 상기 공진 회로부(100)에 발진 조건을 형성하는 발진 회로부(200)를 포함할 수 있다.
상기 공진 회로부(100)는, 상기 등가 커패시터(CT)를 제공하는 제1 내지 제n 가변 커패시턴스 회로부(110-1~110-n)를 포함하는 커패시턴스 회로부(110)와, 상기 인덕턴스(L)를 제공하도록 이루어질 수 있다.
이때, 상기 제1 내지 제n 가변 커패시턴스 회로부(110-1~110-n) 각각은, 상기 디지털 제어 코드(DC)에 따라 가변되는 제1 커패시턴스와, 상기 디지털 제어 코드가 반전된 반전 디지털 제어 코드(IDC)에 따라 가변되는 제2 커패시턴스가 서로 병렬로 접속되도록 이루어질 수 있다.
여기서, 상기 제1 내지 제n 가변 커패시턴스 회로부(110-1~110-n) 각각은, 상기 디지털 제어 코드(DC)에 포함된 제1 내지 제n 디지털 제어 코드(DC1~DCn) 각각에 따라 가변되는 등가 커패시턴스를 제공하도록 이루어질 수 있다.
이 경우, 상기 공진 회로부(100)는, 상기 디지털 제어 코드에 따라 공진 신호를 생성할 수 있다. 상기 발진 회로부(200)는, 상기 공진 회로부(100)에 부성저항을 제공하여 상기 공진 회로부(100)에 발진 조건을 형성하여, 상기 발진 회로부(200)에 의해, 상기 공진 신호가 발진하게 된다.
일 예로, 상기 공진 회로부(100)가 커패시턴스 회로부(110)와 인덕턴스 회로부(120)를 포함하고, 상기 커패시턴스 회로부(110)가 제1 내지 제n 가변 커패시턴스 회로부(110-1~110-n)를 포함하는 경우, 상기 제1 내지 제n 가변 커패시턴스 회로부(110-1~110-n) 각각은, 상기 디지털 제어 코드(DC)에 포함된 제1 내지 제n 디지털 제어 코드(DC1~DCn) 각각에 따라 가변되는 등가 커패시턴스를 제공할 수 있다.
보다 구체적으로는, 상기 제1 내지 제n 가변 커패시턴스 회로부(110-1~110-n) 각각은, 디지털 제어 코드(DC)에 따라 가변되는 제1 커패시턴스와, 상기 디지털 제어 코드가 반전된 반전 디지털 제어 코드(IDC)에 따라 가변되는 제2 커패시턴스의 병렬 접속에 의해 형성되는 등가 커패시턴스(CT)를 제공할 수 있다.
그리고, 상기 인덕턴스 회로부(120)는, 상기 공진 신호의 생성을 위해, 사전에 설정된 인덕턴스를 제공할 수 있다.
결국, 상기 공진 회로부(100)는, 상기 등가 커패시턴스(CT) 및 인덕턴스(L)에 따라 결정되는 공진 주파수(f)를 갖는 공진 신호를 생성할 수 있다.
또한, 도 2를 참조하면, 상기 제1 가변 커패시턴스 회로부(110-1)는, 상기 제1 디지털 제어 코드(DC1)에 따라 가변되는 제1 커패시턴스를 제공하는 제1 커패시터 회로부(VC1)와, 상기 제1 커패시터 회로부(VC1)에 병렬로 연결되고, 상기 제1 디지털 제어 코드(DC)를 반전시켜 상기 제1 반전 디지털 제어 코드(IDC1)를 제공하는 반전 회로부(INV)와, 상기 제1 반전 디지털 제어 코드(IDC1)에 따라 가변되는 제2 커패시턴스를 제공하는 제2 커패시터 회로부(VC2)를 포함할 수 있다.
이 경우, 상기 제1 커패시터 회로부(VC1)는, 상기 제1 디지털 제어 코드(DC1)에 따라 가변되는 제1 커패시턴스를 제공할 수 있다. 상기 반전 회로부(INV)는, 상기 제1 커패시터 회로부(VC1)에 병렬로 연결되고, 상기 제1 디지털 제어 코드(DC)를 반전시켜 상기 제1 반전 디지털 제어 코드(IDC1)를 제공할 수 있다. 그리고, 상기 제2 커패시터 회로부(VC2)는, 상기 제1 반전 디지털 제어 코드(IDC1)에 따라 가변되는 제2 커패시턴스를 제공할 수 있다.
또한, 도 2를 참조하면, 상기 제n 가변 커패시턴스 회로부(110-n)는, 상기 제n 디지털 제어 코드(DCn)에 따라 가변되는 제1 커패시턴스를 제공하는 제1 커패시터 회로부(VC1)와, 상기 제1 커패시터 회로부(VC1)에 병렬로 연결되고, 상기 제n 디지털 제어 코드(DCn)를 반전시켜 상기 제n 반전 디지털 제어 코드(IDCn)를 제공하는 반전 회로부(INV)와, 상기 제n 반전 디지털 제어 코드(IDCn)에 따라 가변되는 제2 커패시턴스를 제공하는 제2 커패시터 회로부(VC2)를 포함할 수 있다.
이 경우, 상기 제1 커패시터 회로부(VC1)는, 상기 제n 가변 커패시턴스 회로부(110-n)는, 상기 제n 디지털 제어 코드(DCn)에 따라 가변되는 제1 커패시턴스를 제공할 수 있다. 상기 반전 회로부(INV)는, 상기 제1 커패시터 회로부(VC1)에 병렬로 연결되고, 상기 제n 디지털 제어 코드(DCn)를 반전시켜 상기 제n 반전 디지털 제어 코드(IDCn)를 제공할 수 있다. 그리고, 상기 제2 커패시터 회로부(VC2)는, 상기 제n 반전 디지털 제어 코드(IDCn)에 따라 가변되는 제2 커패시턴스를 제공할 수 있다.
또한, 도 2를 참조하면, 상기 제1 커패시터 회로부(VC1)는, 서로 직렬로 연결되어, 상기 제1 디지털 제어 코드(DC1)에 따라 결정되는 제1 커패시턴스를 제공하는 제1 및 제2 용량 소자(C11,C12)를 포함할 수 있다. 상기 제2 커패시터 회로부(VC2)는, 서로 직렬로 연결되어, 상기 제1 반전 디지털 제어 코드(IDC1)에 따라 결정되는 제2 커패시턴스를 제공하는 제3 및 제4 용량 소자(C21,C22)를 포함할 수 있다. 그리고, 상기 반전 회로부(INV)는, 상기 제1 디지털 제어 코드(DC1)를 발전시키는 반전기를 포함할 수 있다.
예를 들어, 상기 제1 및 제2 용량 소자(C11,C12) 및 상기 제3 및 제4 용량 소자(C21,C22)는 바랙터 다이오드로 이루어질 수 있고, 상기 디지털 제어 코드가 하이레벨일 경우에는 상기 제1 및 제2 용량 소자(C11,C12) 및 상기 제3 및 제4 용량 소자(C21,C22)의 각 커패시턴스는 커지고, 상기 디지털 제어 코드가 로우레벨일 경우에는 상기 제1 및 제2 용량 소자(C11,C12) 및 상기 제3 및 제4 용량 소자(C21,C22)의 각 커패시턴스는 작아지게 된다.
도 3은 본 발명의 실시 예에 따른 디지털 제어 방식과 아날로그 제어 방식의 가변 커패시턴스 설명도이다.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 제1 커패시터 회로부(VC1) 또는 제2 커패시터 회로부(VC2) 개별적인 특징으로는, 로우레벨에서는 낮은 커패시턴스(CL)를 제공하고, 하이레벨을 경우에는 높은 커패시턴스(CH)를 제공할 수 있다.
이는 아날로그 제어 방식에서는, 낮은 커패시턴스(CL)와 높은 커패시턴스(CH) 사이에 존재하는 선형적으로 가변되는 커패시턴스(CM)를 갖도록 제어할 수 있으나, 디지털 제어 방식에서는, 낮은 커패시턴스(CL) 이거나 높은 커패시턴스(CH)로만 제어할 수 있게 된다.
그러나, 본 발명의 일 실시 예에 따른 제1 커패시터 회로부(VC1)와 제2 커패시터 회로부(VC2)가 병렬로 연결되고, 상기 디지털 제어 코드(DC) 및 반전 디지털 제어 코드(IDC)에 의해 제어되는 경우에는, 상기 낮은 커패시턴스(CL)와 높은 커패시턴스(CH) 사이의 커패시턴스로 제어될 수 있다.
도 4는 본 발명의 실시 예에 따른 커패시턴스 회로부의 가변 커패시턴스의 개념 그래프이다.
도 2 내지 도 4를 참조하면, 상기 제1 및 제2 용량 소자(C11,C12)에는 상기 디지털 제어 코드(DC)가 공급되고, 상기 제3 및 제4 용량 소자(C21,C22)에는 반전 디지털 제어 코드(IDC)가 공급된다. 상기 디지털 제어 코드(DC)가 하이레벨(예, 1.8V)일 경우에는 상기 반전 디지털 제어 코드(IDC)는 로우레벨(예, 0V)이 되고, 이와 달리, 상기 디지털 제어 코드(DC)가 로우레벨일 경우에는 상기 반전 디지털 제어 코드(IDC)는 하이레벨이 된다.
특히, 상기 제1 커패시터 회로부(VC1)는 동일한 로직 레벨의 디지털 제어 코드(DC)에 대해 상기 제2 커패시터 회로부(VC2)의 제2 커패시턴스(C2)와 다른 제1 커패시턴스(C1)를 갖도록 이루어질 수 있다.
예를 들어, 하이레벨에 대해 상기 제1 커패시터 회로부(VC1)에서 제공되는 제1 커패시턴스와 상기 제2 커패시터 회로부(VC2)에서 제공되는 제2 커패시턴스가 서로 다르고, 또한 로우레벨에 대해 상기 제1 커패시터 회로부(VC1)에서 제공되는 제1 커패시턴스와 상기 제2 커패시터 회로부(VC2)에서 제공되는 제2 커패시턴스가 서로 다르도록 사전에 설정되어 있다.
이에 따라, 상기 제1 커패시터 회로부(VC1)의 제1 커패시턴스(C1)와, 상기 제2 커패시터 회로부(VC2)의 제2 커패시턴스(C2)가 서로 병렬로 합산된 등가 커패시턴스(CT)는, 도 4에 도시한 바와 같이, 디지털 제어 코드가 하이레벨일 때와 로우레벨일 때 각각 서로 다르게 될 수 있다.
도 5는 본 발명의 제1 실시 예에 따른 커패시턴스 회로부의 가변 커패시턴스 그래프이다.
도 1 및 도 도 5를 참조하면, 본 발명의 일 실시 예에 따른 커패시턴스 회로부(110)가 하나의 제1 가변 커패시턴스 회로부(110-1)로 이루어진 경우에 대해, 상기 제1 가변 커패시턴스 회로부(110-1)의 상기 제1 커패시터 회로부(VC1)는, 상기 제1 디지털 제어 코드(DC1)에 따라 결정되는 제1 커패시턴스(C1)를 제공하고, 상기 제2 커패시터 회로부(VC2)는, 상기 제1 반전 디지털 제어 코드(IDC1)에 따라 결정되는 제2 커패시턴스(C2)를 제공하여, 결국 상기 제1 커패시턴스(C1) 및 제2 커패시턴스(C2)에 의해 결정되는 등가 커패시턴스(CT)를 제공할 수 있다.
도 5에서, 제1 커패시터 회로부(VC1) 또는 제2 커패시터 회로부(VC2) 하나에 의한 커패시턴스의 오차(ΔC)를 보면, 디지털 제어 코드가 하이레벨일 경우의 커패시턴스와 로우레벨일 경우의 커패시턴스의 오차(ΔC)는 75fF이다.
이에 반해, 본 발명의 일 실시 예에 따라, 상기 제1 커패시터 회로부(VC1)와 제2 커패시터 회로부(VC2)가 서로 병렬로 결합되어 각각 디지털 제어 코드 및 반전 디지털 제어 코드에 의해 제어되는 경우에는, 디지털 제어 코드가 하이레벨일 경우의 커패시턴스와 로우레벨일 경우의 커패시턴스의 오차(ΔC)는 7fF임을 알 수 있다.
즉, 본 발명에 의하면 디지털 제어 코드로 보다 정밀한 커패시턴스 제어가 가능해지는 효과가 있다.
100: 공진 회로부
110-1~110-n: 제1 내지 제n 가변 커패시턴스 회로부
110: 커패시턴스 회로부
120: 인덕턴스 회로부
200: 발진 회로부
DC: 디지털 제어 코드
C1: 제1 커패시턴스
C2: 제2 커패시턴스
C11,C12: 제1 및 제2 용량 소자
C21,C22: 제3 및 제4 용량 소자
IDC: 반전 디지털 제어 코드
DC1~DCn: 제1 내지 제n 디지털 제어 코드
IDC1: 제1 반전 디지털 제어 코드
VC1: 제1 커패시터 회로부
VC2 : 제2 커패시터 회로부
INV: 반전 회로부

Claims (19)

  1. 디지털 제어 코드에 따라 가변되는 등가 커패시턴스와 사전에 설정된 인덕턴스에 따라 공진 신호를 생성하는 공진 회로부; 및
    상기 공진 회로부에 부성저항을 제공하여, 상기 공진 회로부에 발진 조건을 형성하는 발진 회로부를 포함하고,
    상기 등가 커패시턴스는, 상기 디지털 제어 코드에 따라 가변되는 제1 커패시턴스와, 상기 디지털 제어코드가 반전된 반전 디지털 제어 코드에 따라 가변되는 제2 커패시턴스의 병렬 합산 커패시턴스인 디지털 제어형 발진기.
  2. 제1항에 있어서, 상기 공진 회로부는,
    상기 공진 신호의 생성을 위해, 상기 등가 커패시턴스를 제공하는 커패시턴스 회로부; 및
    상기 공진 신호의 생성을 위해, 사전에 설정된 인덕턴스를 제공하는 인덕턴스 회로부
    를 포함하는 디지털 제어형 발진기.
  3. 제2항에 있어서, 상기 커패시턴스 회로부는,
    상기 디지털 제어 코드에 따라 가변되는 제1 커패시턴스를 제공하는 제1 커패시터 회로부;
    상기 디지털 제어 코드를 반전시켜 상기 반전 디지털 제어 코드를 제공하는 반전 회로부; 및
    상기 제1 커패시터 회로부에 병렬로 연결되어, 상기 반전 디지털 제어 코드에 따라 가변되는 제2 커패시턴스를 제공하는 제2 커패시터 회로부
    를 포함하는 디지털 제어형 발진기.
  4. 제3항에 있어서, 상기 제1 커패시터 회로부는,
    서로 직렬로 연결되어, 상기 디지털 제어 코드에 따라 결정되는 제1 커패시턴스를 제공하는 제1 및 제2 용량 소자
    를 포함하는 디지털 제어형 발진기.
  5. 제4항에 있어서, 상기 제2 커패시터 회로부는,
    서로 직렬로 연결되어, 상기 반전 디지털 제어 코드에 따라 결정되는 제2 커패시턴스를 제공하는 제3 및 제4 용량 소자
    를 포함하는 디지털 제어형 발진기.
  6. 제5항에 있어서, 상기 반전 회로부는,
    상기 디지털 제어 코드를 발전시키는 반전기를 포함하는 디지털 제어형 발진기.
  7. 제5항에 있어서, 상기 제1 커패시터 회로부는
    동일한 로직 레벨의 디지털 제어 코드에 대해 상기 제2 커패시터 회로부의 제2 커패시턴스와 다른 제1 커패시턴스를 갖는 디지털 제어형 발진기.
  8. 디지털 제어 코드에 따라 가변되는 등가 커패시턴스와 사전에 설정된 인덕턴스에 따라 공진 신호를 생성하는 공진 회로부; 및
    상기 공진 회로부에 부성저항을 제공하여, 상기 공진 회로부에 발진 조건을 형성하는 발진 회로부를 포함하고,
    상기 공진 회로부는, 상기 등가 커패시터를 제공하는 제1 내지 제n 가변 커패시턴스 회로부를 포함하는 커패시턴스 회로부; 및
    상기 인덕턴스를 제공하는 인덕턴스 회로부를 포함하고,
    상기 제1 내지 제n 가변 커패시턴스 회로부의 등가 커패시터는, 상기 디지털 제어 코드에 따라 가변되는 제1 커패시턴스와, 상기 디지털 제어 코드가 반전된 반전 디지털 제어 코드에 따라 가변되는 제2 커패시턴스의 병렬 합산 커패시터인 디지털 제어형 발진기.
  9. 제8항에 있어서, 상기 제1 내지 제n 가변 커패시턴스 회로부 각각은,
    상기 디지털 제어 코드에 포함된 제1 내지 제n 디지털 제어 코드 각각에 따라 가변되는 등가 커패시턴스를 제공하는 디지털 제어형 발진기.
  10. 제9항에 있어서, 상기 제1 가변 커패시턴스 회로부는,
    상기 제1 디지털 제어 코드에 따라 가변되는 제1 커패시턴스를 제공하는 제1 커패시터 회로부;
    상기 제1 디지털 제어 코드를 반전시켜 상기 제1 반전 디지털 제어 코드를 제공하는 반전 회로부; 및
    상기 제1 커패시터 회로부에 병렬로 연결되고, 상기 제1 반전 디지털 제어 코드에 따라 가변되는 제2 커패시턴스를 제공하는 제2 커패시터 회로부
    를 포함하는 디지털 제어형 발진기.
  11. 제10항에 있어서, 상기 제1 커패시터 회로부는,
    서로 직렬로 연결되어, 상기 제1 디지털 제어 코드에 따라 결정되는 제1 커패시턴스를 제공하는 제1 및 제2 용량 소자
    를 포함하는 디지털 제어형 발진기.
  12. 제11항 있어서, 상기 제2 커패시터 회로부는,
    서로 직렬로 연결되어, 상기 제1 반전 디지털 제어 코드에 따라 결정되는 제2 커패시턴스를 제공하는 제3 및 제4 용량 소자
    를 포함하는 디지털 제어형 발진기.
  13. 제12항에 있어서, 상기 반전 회로부는,
    상기 제1 디지털 제어 코드를 발전시키는 반전기를 포함하는 디지털 제어형 발진기.
  14. 제13항에 있어서, 상기 제1 커패시터 회로부는
    동일한 로직 레벨의 제1 디지털 제어 코드에 대해 상기 제2 커패시터 회로부의 제2 커패시턴스와 다른 제1 커패시턴스를 갖는 디지털 제어형 발진기.
  15. 제10항에 있어서, 상기 제n 가변 커패시턴스 회로부는,
    상기 제n 디지털 제어 코드에 따라 가변되는 제1 커패시턴스를 제공하는 제1 커패시터 회로부;
    상기 제n 디지털 제어 코드를 반전시켜 상기 제n 반전 디지털 제어 코드를 제공하는 반전 회로부; 및
    상기 제1 커패시터 회로부에 병렬로 연결되고, 상기 제n 반전 디지털 제어 코드에 따라 가변되는 제2 커패시턴스를 제공하는 제2 커패시터 회로부
    를 포함하는 디지털 제어형 발진기.
  16. 제15항에 있어서, 상기 제1 커패시터 회로부는,
    서로 직렬로 연결되어, 상기 제n 디지털 제어 코드에 따라 결정되는 제1 커패시턴스를 제공하는 제1 및 제2 용량 소자
    를 포함하는 디지털 제어형 발진기.
  17. 제16에 있어서, 상기 제2 커패시터 회로부는,
    서로 직렬로 연결되어, 상기 제n 반전 디지털 제어 코드에 따라 결정되는 제2 커패시턴스를 제공하는 제3 및 제4 용량 소자
    를 포함하는 디지털 제어형 발진기.
  18. 제17항에 있어서, 상기 반전 회로부는,
    상기 제n 디지털 제어 코드를 발전시키는 반전기를 포함하는 디지털 제어형 발진기.
  19. 제17항에 있어서, 상기 제1 커패시터 회로부는
    동일한 로직 레벨의 제n 디지털 제어 코드에 대해 상기 제2 커패시터 회로부의 제2 커패시턴스와 다른 제1 커패시턴스를 갖는 디지털 제어형 발진기.
KR1020120070464A 2012-06-29 2012-06-29 선형 특성을 개선한 디지털 제어형 발진기 KR101350554B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120070464A KR101350554B1 (ko) 2012-06-29 2012-06-29 선형 특성을 개선한 디지털 제어형 발진기
US13/645,153 US20140002204A1 (en) 2012-06-29 2012-10-04 Digitally controlled oscillator having improved linearity
CN201210379999.6A CN103516356A (zh) 2012-06-29 2012-10-09 具有改进线性的数字控制振荡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120070464A KR101350554B1 (ko) 2012-06-29 2012-06-29 선형 특성을 개선한 디지털 제어형 발진기

Publications (2)

Publication Number Publication Date
KR20140003042A true KR20140003042A (ko) 2014-01-09
KR101350554B1 KR101350554B1 (ko) 2014-01-24

Family

ID=49777521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120070464A KR101350554B1 (ko) 2012-06-29 2012-06-29 선형 특성을 개선한 디지털 제어형 발진기

Country Status (3)

Country Link
US (1) US20140002204A1 (ko)
KR (1) KR101350554B1 (ko)
CN (1) CN103516356A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150103565A (ko) * 2014-03-03 2015-09-11 한국과학기술원 디지털 제어 발진기, 그를 이용한 디지털 위상 고정 루프 및 디지털 제어 발진기 제어 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9612614B2 (en) 2015-07-31 2017-04-04 International Business Machines Corporation Pulse-drive resonant clock with on-the-fly mode change
US9634654B2 (en) 2015-08-07 2017-04-25 International Business Machines Corporation Sequenced pulse-width adjustment in a resonant clocking circuit
US9568548B1 (en) 2015-10-14 2017-02-14 International Business Machines Corporation Measurement of signal delays in microprocessor integrated circuits with sub-picosecond accuracy using frequency stepping
US11196382B1 (en) 2020-10-06 2021-12-07 Infineon Technologies Ag Oscillator with inductor and programmable capacitor bank

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336134B1 (en) * 2004-06-25 2008-02-26 Rf Micro Devices, Inc. Digitally controlled oscillator
US7292115B2 (en) * 2005-04-22 2007-11-06 International Business Machines Corporation Method to differentially control LC voltage-controlled oscillators
US20060255865A1 (en) * 2005-05-11 2006-11-16 Comlent Holdings, Inc. Differential switches for voltage controlled oscillator coarse tuning
US8222962B2 (en) * 2007-09-28 2012-07-17 Realtek Semiconductor Corp. High-resolution digitally controlled oscillator and method thereof
US8188797B2 (en) * 2008-07-07 2012-05-29 Altera Corporation Adjustable electrical components formed from arrays of differential circuit elements
JP2010056856A (ja) * 2008-08-28 2010-03-11 Renesas Technology Corp 半導体集積回路
US8248157B2 (en) * 2009-02-25 2012-08-21 Infineon Technologies Ag Variable capacitance unit
CN101662281B (zh) * 2009-09-10 2012-09-05 上海交通大学 电感电容数控振荡器
US8134418B2 (en) * 2010-04-13 2012-03-13 Xilinx, Inc. Varactor circuit and voltage-controlled oscillation
US8519801B2 (en) * 2011-08-15 2013-08-27 Mediatek Singapore Pte. Ltd. Digitally controlled oscillator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150103565A (ko) * 2014-03-03 2015-09-11 한국과학기술원 디지털 제어 발진기, 그를 이용한 디지털 위상 고정 루프 및 디지털 제어 발진기 제어 방법

Also Published As

Publication number Publication date
CN103516356A (zh) 2014-01-15
US20140002204A1 (en) 2014-01-02
KR101350554B1 (ko) 2014-01-24

Similar Documents

Publication Publication Date Title
US10862486B2 (en) All-digital phase locked loop using switched capacitor voltage doubler
KR101350554B1 (ko) 선형 특성을 개선한 디지털 제어형 발진기
US20140021987A1 (en) Injection-locked-type frequency-locked oscillator
CN110808734B (zh) 多个不同相位的振荡信号的产生方法及电路、本地振荡器
US9660578B2 (en) Electronic device with capacitor bank linearization and a linearization method
KR101873300B1 (ko) 가변 커패시터를 이용하는 전압 제어 발진기 및 이를 이용하는 위상고정루프
KR20030093100A (ko) 전압 제어 발진기, ｐｌｌ 회로 및 반도체 장치
CN108199710B (zh) 一种振荡器校正电路及振荡器校正方法
US20060261870A1 (en) Clock generation circuit
US20070008040A1 (en) Digital phase locked loop, method for controlling a digital phase locked loop and method for generating an oscillator signal
JP2010245879A (ja) 位相同期回路
KR101699859B1 (ko) 디지털 제어 발진기들에서 잡음을 감소시키기 위한 디바이스들 및 방법들
JP2009111997A (ja) 半導体集積回路
JP2012205137A (ja) Ｐｌｌ回路
JP2017169109A (ja) クロック生成回路及びクロック生成方法
US20150028957A1 (en) Pll device
KR20090063629A (ko) 디지털 제어 발진기
CN103634001A (zh) 一种压控振荡器及其输出频率控制方法
JP2019047209A (ja) 周波数ロック回路及びクロックデータリカバリ回路
KR101344893B1 (ko) 가변적인 이득을 갖는 전압제어 발진기를 포함하는 위상 동기 루프 회로
KR100905836B1 (ko) 루프 안정도가 향상된 위상 동기 루프
KR20060123089A (ko) 전압 제어 회로 및 ｖｃｏ 회로
CN109039057B (zh) 电压系统及其操作方法
EP2839576B1 (en) Analog loop filter systems, apparatus and methods
KR100864721B1 (ko) 디지털 제어 발진기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee