JP2006237604A - 不揮発性メモリ素子及びその製造方法 - Google Patents

不揮発性メモリ素子及びその製造方法 Download PDF

Info

Publication number
JP2006237604A
JP2006237604A JP2006043014A JP2006043014A JP2006237604A JP 2006237604 A JP2006237604 A JP 2006237604A JP 2006043014 A JP2006043014 A JP 2006043014A JP 2006043014 A JP2006043014 A JP 2006043014A JP 2006237604 A JP2006237604 A JP 2006237604A
Authority
JP
Japan
Prior art keywords
insulating film
memory device
film
storage node
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006043014A
Other languages
English (en)
Inventor
Jeong-Hee Han
禎 希 韓
Ju-Hyung Kim
柱 享 金
Chung-Woo Kim
▲さだ▼ 雨 金
Sang-Hun Jeon
尚 勲 田
Youn-Seok Jeong
淵 碩 鄭
Seung-Hyun Lee
承 鉉 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006237604A publication Critical patent/JP2006237604A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】半導体基板上に形成されるゲート構造物を備える不揮発性メモリ素子を提供する。
【解決手段】ゲート構造物は、半導体基板上の第１絶縁膜220と、第１絶縁膜上に形成され、電荷保存のためのストレージノード230と、ストレージノード上の第２絶縁膜240と、第２絶縁膜上の第３絶縁膜250と、第３絶縁膜上の制御ゲート電極260と、を備え、第２絶縁膜と第３絶縁膜のうち少なくとも一つ以上の誘電定数は第１絶縁膜の誘電定数より大きい。
【選択図】図５

Description

本発明は、不揮発性（ｎｏｎ−ｖｏｌａｔｉｌｅ）メモリ素子及びその製造方法に係り、特に電荷保存型ストレージノードを備える不揮発性メモリ素子及びその製造方法に関する。
不揮発性メモリ素子には、トランジスタのしきい電圧遷移を利用するものと、電荷移動を利用するものと、抵抗変化を利用するものとがある。しきい電圧遷移を利用するメモリ素子は、電荷保存のためのストレージノードを備えているという点で電荷保存型メモリ素子と呼ばれる。
例えば、フローティングゲートをストレージノードとして利用するフローティングゲート型メモリ素子と、電荷トラップ層をストレージノードとして利用するＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型メモリ素子が電荷保存型メモリ素子に属する。
以下、図面を参照して従来のＳＯＮＯＳ型メモリ素子、例えば、電荷保存型不揮発性メモリ素子を説明する。図１は、従来のＳＯＮＯＳ型不揮発性メモリ素子を示す断面図である。
図１を参照すれば、メモリ素子１００は、電荷トラップのための窒化膜１２０をストレージノードとして利用する。ストレージノードである窒化膜１２０と半導体基板１０５との間には、電荷のトンネリングまたはホットキャリア注入のためのトンネル絶縁膜、一例として酸化膜１１５が形成されている。
また、窒化膜１２０と制御ゲート電極１３０との間にはブロッキング絶縁膜、一例としてシリコン酸化膜１２５が形成されている。半導体基板１０５は、例えばシリコン基板が使われ、制御ゲート電極１３０は、例えばポリシリコンで形成できる。すなわち、メモリ素子１００は、シリコン基板１０５とポリシリコン１３０との間に酸化膜１１５／窒化膜１２０／酸化膜１２５が介在されたＳＯＮＯＳ構造をなす。
一方、メモリ素子１００の記録動作は、制御ゲート電極１３０に正の記録電圧を印加する方法で行う。これにより、ソース／ドレイン部１１０で加速された電子がエネルギーを得て窒化膜１２０に注入されうる。または、半導体基板１０５の電子がトンネリングにより窒化膜１２０に注入されてもよい。
消去動作は、制御ゲート電極１３０に負の電圧を印加するか、または半導体基板１０５に正の電圧を印加することによって行うことができる。これにより、窒化膜１２０に保存された電子がトンネリングにより半導体基板１０５に消去される。
図２を参照すれば、半導体基板（図１の１０５）、酸化膜（図１の１１５）、窒化膜（図１の１２０）、酸化膜（図１の１２５）、及び制御ゲート電極（図１の１３０）にそれぞれ対応するエネルギーバンド１０５ａ、１１５ａ、１２０ａ、１２５ａ、１３０ａの連結関係が図示されている。
図１及び図２を参照すれば、消去動作時に制御ゲート１３０に印加される電圧が高くなれば、酸化膜１１５、１２５に対するエネルギーバンド１１５ａ、１２５ａのベンディング現象が大きくなるということが分かる。これにより、窒化膜１２０から半導体基板１０５へのトンネリングだけでなく、制御ゲート１３０にある自由電子が酸化膜１２５をトンネリングして窒化膜１２０に注入される逆トンネリングも可能になる。
図３は、メモリ素子（図１の１００）に印加された消去電圧の変化に対する、経時的な電圧の変化を示すグラフである。図３を参照すれば、消去電圧の絶対値が大きくなるにつれて、しきい電圧の減少速度が速くなるが、逆に飽和しきい電圧値が高くなることが分かる。すなわち、消去電圧の絶対値が高くなるほど逆トンネリング現象がさらに激しくなって、消去動作の効率が低下することが分かる。
再び図１を参照すれば、例えば、ブロッキング用酸化膜１２５に比べて相対的にトンネリング用酸化膜１１５の厚さを薄くすれば、逆トンネリングを減少させることができる。しかし、酸化膜１１５の厚さを薄くすれば、制御ゲート電極１３０に消去電圧が印加されない状態でも酸化膜１１５を通じたトンネリングが発生しうる。すなわち、メモリ素子１００のリテンション特性が悪くなる。
図４は、メモリ素子（図１の１００）に対する消去状態でのしきい電圧と、リテンション状態でのしきい電圧との変化量の関係を示すグラフである。図４を参照すれば、消去状態での飽和しきい電圧Ｖｔｈとリテンション特性とは反比例関係にあるということが分かる。したがって、消去効率とリテンション特性とを同時に向上させることは非常に難しい。
本発明が解決しようとする技術的課題は、消去効率とリテンション特性とを同時に向上させることができる不揮発性メモリ素子を提供するところにある。
本発明が解決しようとする他の技術的課題は、経済性のある前記不揮発性メモリ素子の製造方法を提供するところにある。
前記技術的課題を達成するための本発明の一態様によれば、半導体基板上に形成されるゲート構造物を備える不揮発性メモリ素子が提供される。前記ゲート構造物は、前記半導体基板上の第１絶縁膜と、前記第１絶縁膜上に形成され、電荷保存のためのストレージノードと、前記ストレージノード上の第２絶縁膜と、前記第２絶縁膜上の第３絶縁膜と、前記第３絶縁膜上の制御ゲート電極と、を備え、前記第２絶縁膜と前記第３絶縁膜のうち少なくとも一つ以上の誘電定数は前記第１絶縁膜の誘電定数より大きい。
前記第２絶縁膜と前記第３絶縁膜のうち少なくとも一つ以上のエネルギーバンドギャップは、前記ストレージノードのエネルギーバンドギャップより大きいことが望ましい。前記第３絶縁膜の誘電定数は前記第１絶縁膜の誘電定数より大きい。
前記技術的課題を達成するための本発明の他の態様によれば、半導体基板に互いに離隔されて形成されたソース及びドレインと、前記ソースとドレインとの間の半導体基板上に形成された第１絶縁膜と、前記第１絶縁膜上に形成されたストレージノードと、前記ストレージノード上の酸化膜で形成された第２絶縁膜と、前記第２絶縁膜上の窒化膜で形成された第３絶縁膜と、前記第３絶縁膜上の制御ゲート電極と、を備える不揮発性メモリ素子が提供される。

前記技術的課題を達成するための本発明の一態様によれば、半導体基板上に第１絶縁層を形成する工程と、前記第１絶縁層上にストレージノード層を形成する工程と、前記ストレージノード層上に第２絶縁層を形成する工程と、前記第２絶縁層上に第３絶縁層を形成する工程と、前記第３絶縁層上に制御ゲート電極層を形成する工程と、前記ゲート電極層上に前記ゲート電極層表面の所定部分を露出させるフォトレジストパターンを形成する工程と、前記フォトレジストパターンをエッチング保護膜として、前記制御ゲート電極層、前記第３絶縁層、前記第２絶縁層、前記ストレージノード層及び前記第１絶縁層をエッチングしてゲート構造物を形成する工程と、を含む不揮発性メモリ素子の製造方法が提供される。
前記第３絶縁層及び前記ストレージノード層はシリコン窒化膜であり、前記シリコン窒化膜は、ジクロロシラン（ＤＣＳ）とＮＨ３との混合ガスを利用した低圧化学気相蒸着法（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＬＰＣＶＤ）で形成することができる。
本発明による不揮発性メモリ素子を利用すれば、消去動作時に制御ゲート電極とストレージノードとの間の逆トンネリングを効果的に抑制できる。これにより、消去動作速度及び効率を従来の場合より向上させることができ、またリテンション特性を従来のように維持できる。さらに、不揮発性メモリ素子の記録動作速度も従来と同一または類似して維持できる。したがって、本発明による不揮発性メモリ素子を利用すれば、従来の逆比例関係、すなわち、トレードオフ関係にあったリテンション特性と消去特性とを同時に向上させつつも記録動作速度を維持できる。また、本発明の実施形態による製造方法は、新たな設備または製造技術投資を必要としないので経済性がある。
以下、添付した図面を参照して本発明による望ましい実施形態を説明することによって本発明を詳細に説明する。しかし、本発明は以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現され、ただし本実施形態は本発明の開示を完全にし、当業者に発明の範ちゅうを完全に知らせるために提供されるものである。図面で構成要素は、説明の便宜のために、その大きさが誇張されていることがある。
図５は、本発明の実施形態による不揮発性メモリ素子２００を示す断面図である。
図５を参照すれば、メモリ素子２００は、ソース２１０とドレイン２１５との間の半導体基板２０５上に形成されるゲート構造物２６５を備えている。ゲート構造物２６５は、電荷保存のためのストレージノード２３０及びストレージノード２３０上の制御ゲート電極２６０を備えている。ゲート構造物２６５は、その側壁に形成されたスペーサ絶縁膜２７０をさらに備えることができる。
ゲート構造物２６５は、第１絶縁膜２２０、ストレージノード２３０、第２絶縁膜２４０、第３絶縁膜２５０、及び制御ゲート電極２６０を備える。具体的にみれば、第１絶縁膜２２０は半導体基板２０５上に形成され、ストレージノード２３０は第１絶縁膜２２０上に形成される。また、ストレージノード２３０上に、第２絶縁膜２４０、第３絶縁膜２５０及び制御ゲート電極２６０が順に形成されている。
メモリ素子２００の記録動作は、制御ゲート電極２６０に記録電圧、例えば正の電圧を印加してストレージノード２３０に電子を保存する方式で行うことができる。また、メモリ素子２００の消去動作は、制御ゲート電極２６０に消去電圧、例えば負の電圧を印加してストレージノード２３０に保存された電子を半導体基板２０５に消去する方式で行うことができる。
さらに具体的にみれば、ストレージノード２３０は、フローティングゲートまたは電荷トラップ層でありうる。例えば、ストレージノード２３０は、電気的なトラップ、ケミカルボンド、量子（ｑｕａｎｔｕｍ）またはエネルギーウェル、またはドットによって電荷を保存またはトラップできる物質で形成される。さらに具体的に例を挙げれば、ストレージノード２３０は、シリコン窒化膜、ポリシリコン、ナノクリスタル、またはナノドットで形成できる。
また、第１絶縁膜２２０は、ホットキャリア注入または電荷のトンネリングが可能な絶縁膜である。具体的にみれば、第１絶縁膜２２０はシリコン酸化膜であることが望ましい。さらに具体的にみれば、第１絶縁膜２２０は２０ないし６０Å範囲のシリコン酸化膜であることがさらに望ましい。なぜなら、第１絶縁膜２２０が２０Å以内に形成されれば、制御ゲート電極２６０に電圧が印加されていない自然状態でもトンネリングが起きるためである。また、第１絶縁膜２２０が６０Å以上に形成されれば、電荷のトンネリングのために高い電圧が必要なので非効率的である。
第２絶縁膜２４０及び第３絶縁膜２５０は、メモリ素子２００の消去動作時、制御ゲート電極２６０からストレージノード２３０への電荷の逆トンネリング現象を抑制するためのものである。合せて、第２絶縁膜２４０は第３絶縁膜２５０とストレージノード２３０とを分離させ、また制御ゲート電極２６０とストレージノード２３０との間のカップリング電圧比を調節する役割を行える。
以下、図６に示すメモリ素子２００に対するエネルギーバンドを参照して、第２絶縁膜２４０及び第３絶縁膜２５０をさらに詳細に説明する。
図５及び図６を共に参照すれば、メモリ素子２００の半導体基板２０５、第１絶縁膜２２０、ストレージノード２３０、第２絶縁膜２４０、第３絶縁膜２５０、及び制御ゲート電極２６０のそれぞれに対するエネルギーバンド２０５ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａの平衡連結関係が図示されている。これによれば、制御ゲート電極２６０に消去電圧が印加された場合、第２絶縁膜２４０のエネルギーバンド２４０ａがベンディングされるが、第３絶縁膜２５０が介在されていて制御ゲート電極２６０からストレージノード２３０への逆トンネリングが抑制される。
しかし、第３絶縁膜２５０が制御ゲート電極２６０とストレージノード２３０との間に追加されることによって、制御ゲート電極２６０と半導体基板２０５との間のキャパシタンスが変化する。これにより、ストレージノード２３０と半導体基板２０５との間の電場の大きさも変化する。キャパシタンス及び電場の大きさ変化は、メモリ素子２００の動作特性、例えば、記録動作、消去動作速度及び効率などを変化させることがある。
したがって、第２絶縁膜２４０及び第３絶縁膜２５０のエネルギーバンドギャップ、誘電定数及び厚さは逆トンネリングの抑制及びキャパシタンスをいずれも考慮して決定せねばならない。具体的にみれば、第２絶縁膜２４０と第３絶縁膜２５０のうち少なくとも一つ以上の誘電定数は、第１絶縁膜２２０の誘電定数より大きくなければならない。さらに具体的には、第３絶縁膜２５０の誘電定数が第１絶縁膜２２０の誘電定数より大きいことが望ましい。
これにより、制御ゲート電極２６０とストリージノード２３０との間の２層の絶縁膜２４０、２５０の物理的な厚さの変化によるキャパシタンスの変化を補償できる。また、半導体基板２０５と制御ゲート電極２６０との間のポテンシャルＶ２が、従来の半導体基板（図１の１０５）と制御ゲート電極（図１の１３０）との間のポテンシャル（図２のＶ１）と類似して維持されうる。すなわち、制御ゲート電極２６０と半導体基板２０５との間の電気的な酸化物厚（Ｅｌｅｃｔｒｉｃａｌ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ；ＥＯＴ）は、従来と同一または類似して維持できる。
また、ストレージノード２３０から制御ゲート電極２６０への電荷の逆トンネリングを効果的に抑制するためには、第２絶縁膜２４０と第３絶縁膜２５０のうち少なくとも一つ以上のエネルギーバンドギャップは、ストレージノード２３０のエネルギーバンドギャップより大きいことが望ましい。
具体的に例を挙げれば、第２絶縁膜２４０はシリコン酸化膜で形成され、第３絶縁膜２５０はシリコン窒化膜で形成されることが望ましい。また、第１絶縁膜２２０はシリコン酸化膜で形成されることが望ましい。すなわち、従来利用された酸化膜と絶縁膜とを組み合わせることで、新たな高誘電率の絶縁膜を使用せず、メモリ素子２００の消去特性を向上させることができる。
さらに具体的にみれば、電界分布と逆トンネリング防止特性とを同時に確保するために、シリコン窒化膜２５０の厚さが厚くなれば、シリコン酸化膜２４０の厚さは薄くなることが望ましい。例えば、シリコン窒化膜２５０は４０ないし１００Å範囲であることが望ましく、これにより、シリコン酸化膜２４０の厚さは６０ないし２０Åであることが望ましい。
また、シリコン酸化膜２２０の厚さは、メモリ素子２００のリテンション状態で自然トンネリングによる消去を防止するために２０Å以上であり、記録動作時にトンネリング効率を確保するために６０Å以内であることが望ましい。
図７は、従来のメモリ素子（図１の１００）と本発明の実施形態によるメモリ素子（図５の２００）とに対する消去状態でのフラットバンド電圧Ｖｆｂと、リテンション状態でのしきい電圧の変化量ΔＶｔｈとの関係を示すグラフである。図面で、従来のメモリ素子（図１の１００）はＳＯＮＯＳ型であって、本発明の実施形態によるメモリ素子はＳＮＯＮＯＳ型と称される。
図７を参照すれば、本発明の実施形態によるＳＮＯＮＯＳ型メモリ素子（図２の２００）が従来のＳＯＮＯＳ型メモリ素子（図１の１００）に比べて消去効率及びリテンション特性がいずれも向上したことが分かる。すなわち、同じ消去効率に対してリテンション特性が向上し、同じリテンション特性に対しては消去効率が向上しうる。図面でＶｆｂが低いほど高い消去効率を表し、しきい電圧の変化量が低いほど高いリテンション特性を表す。
すなわち、本発明の実施形態によるメモリ素子２００を利用すれば、従来と類似した記録速度を維持しつつも、従来の場合より消去及びリテンション特性を向上させることができる。
図８ないし図１０は、本発明の実施形態による不揮発性メモリ素子の製造方法を示す断面図である。不揮発性メモリ素子の構成要素についての説明は、図５の説明部分を参照できる。図５及び図８ないし図１０で、二桁以下の桁数が同じ参照符号は同一または類似した構成要素を表す。
図８を参照すれば、半導体基板３０５上に順に第１絶縁層３２０ａ、ストレージノード層３３０ａ、第２絶縁層３４０ａ、第３絶縁層３５０ａ及び制御ゲート電極層３６０ａを形成する。さらに具体的にみれば、第１絶縁層３２０ａは、化学気相蒸着法でシリコン酸化膜を形成するか、または半導体基板３０５を酸化させて形成できる。
ストレージノード層３３０ａは、シリコン窒化膜、ポリシリコン、ナノクリスタルまたはナノドットで形成できる。さらに具体的な例として、ＤＣＳとＮＨ３との混合ガスを利用したＬＰＣＶＤでシリコン窒化膜を形成してストレージノード層３３０ａを形成できる。さらに、ＮＨ３に対するＤＣＳの混合比は、誘電定数及びトラップ密度を調節するために、１．５ないし２．５の範囲であることが望ましい。これにより、ストレージノード層３３０ａのトラップ密度は定量的なＳｉ３Ｎ４より高くなる。
第２絶縁層３４０ａは、ＬＰＣＶＤを利用してシリコン酸化膜で形成できる。また、第３絶縁層３５０ａはシリコン窒化膜であることが望ましく、さらに、ＤＣＳとＮＨ３との混合ガスを利用したＬＰＣＶＤで形成することがさらに望ましい。さらに、ＮＨ３に対するＤＣＳの混合比は０．６５ないし１の範囲であることが望ましい。これは、第３絶縁層３５０ａのトラップ密度をストレージノード層３３０ａのトラップ密度より低く維持するためである。
本発明の実施形態で、第２絶縁層３４０ａ及び第３絶縁層３５０ａは、前述したようにシリコン酸化膜及びシリコン窒化膜で形成できる。したがって、従来の半導体製造工程技術及び装置を利用して第２絶縁層３４０ａ及び第３絶縁層３５０ａを形成することができる。すなわち、本発明の実施形態による製造方法は新たな設備または製造技術投資を必要としないので経済性がある。しかも、シリコン酸化膜及び窒化膜は相互反応もなくラインを汚染させない検証された物質である。
ゲート電極層３６０ａはポリシリコンを含んで形成できる。すなわち、金属ゲート電極構造を形成せずに、従来と類似してポリシリコンで形成されたゲート電極構造を形成できる。
次いで、ゲート電極層３６０ａ上にゲート電極層３６０ａの所定部分を露出するフォトレジストパターン３６２を形成する。フォトレジストパターン３６２は、当業者に公知のフォトリソグラフィ技術を利用して形成できる。
図９を参照すれば、次いでフォトレジストパターン３６２をエッチング保護膜として利用して、制御ゲート電極層３６０ａ、第３絶縁層３５０ａ、第２絶縁層３４０ａ、ストレージノード層３３０ａ、及び第１絶縁層３２０ａをエッチングしてゲート構造物３６５を形成する。すなわち、ゲート構造物３６５は、第１絶縁膜３２０、ストレージノード３３０、第２絶縁膜３４０、第３絶縁膜３５０及び制御ゲート電極３６０を備える。
図１０を参照すれば、次いで、ゲート構造物３６５の側壁にスペーサ絶縁膜３７０を形成するステップをさらに備えることができる。次いで、ゲート構造物３６５の外側の半導体基板３０５に不純物がドーピングされたソース３１０及びドレイン３１５を形成する。次いで、当業者に公知の方法によって配線形成工程を進めることができる。
本発明の特定実施形態についての以上の説明は例示及び説明を目的に提供された。本発明は前記実施形態に限定されるものではなく、本発明の技術的思想内で当業者によって前記実施形態を組み合わせて実施するなど色々な多くの修正及び変更が可能であることは自明である。
本発明による不揮発性メモリ素子は、保存装置を備える半導体製品に利用できる。
従来のＳＯＮＯＳ型メモリ素子を示す断面図である。 図１の素子に対するエネルギーバンドを示す図面である。 図１の素子に対する消去電圧の変化に対する、経時的なしきい電圧の変化を示すグラフである。 図１の素子に対する消去状態でのしきい電圧と、リテンション状態でのしきい電圧との変化量の関係を示すグラフである。 本発明の実施形態による不揮発性メモリ素子を示す断面図である。 図５の素子に対するエネルギーバンドを示す図面である。 図１及び図５の素子に対する消去状態でのフラットバンド電圧と、リテンション状態でのしきい電圧との変化量の関係を示すグラフである。 本発明の実施形態による不揮発性メモリ素子の製造方法を示す断面図である。 本発明の実施形態による不揮発性メモリ素子の製造方法を示す断面図である。 本発明の実施形態による不揮発性メモリ素子の製造方法を示す断面図である。
符号の説明
２００ メモリ素子、
２０５ 半導体基板、
２１０ ソース、
２１５ ドレイン、
２２０ 第１絶縁膜、
２３０ ストレージノード、
２４０ 第２絶縁膜、
２５０ 第３絶縁膜、
２６０ 制御ゲート電極、
２６５ ゲート構造物、
２７０ スペーサ絶縁膜。

Claims (20)

  1. 半導体基板上に形成されるゲート構造物を備えるものであって、
    前記ゲート構造物は、
    前記半導体基板上の第１絶縁膜と、
    前記第１絶縁膜上に形成され、電荷保存のためのストレージノードと、
    前記ストレージノード上の第２絶縁膜と、
    前記第２絶縁膜上の第３絶縁膜と、
    前記第３絶縁膜上の制御ゲート電極と、を備え、前記第２絶縁膜と前記第３絶縁膜のうち少なくとも一つ以上の誘電定数は前記第１絶縁膜の誘電定数より大きいことを特徴とする不揮発性メモリ素子。
  2. 前記第２絶縁膜と前記第３絶縁膜のうち少なくとも一つ以上のエネルギーバンドギャップは、前記ストレージノードのエネルギーバンドギャップより大きいことを特徴とする請求項１に記載の不揮発性メモリ素子。
  3. 前記第３絶縁膜の誘電定数は前記第１絶縁膜の誘電定数より大きいことを特徴とする請求項１に記載の不揮発性メモリ素子。
  4. 前記第３絶縁膜は、シリコン窒化膜で形成されたことを特徴とする請求項３に記載の不揮発性メモリ素子。
  5. 前記シリコン窒化膜の厚さは、４０ないし１００Å範囲であることを特徴とする請求項４に記載の不揮発性メモリ素子。
  6. 前記第２絶縁膜は、シリコン酸化膜で形成されたことを特徴とする請求項４に記載の不揮発性メモリ素子。
  7. 前記シリコン酸化膜の厚さは、２０ないし６０Å範囲であることを特徴とする請求項６に記載の不揮発性メモリ素子。
  8. 前記第１絶縁膜は、シリコン酸化膜であることを特徴とする請求項１に記載の不揮発性メモリ素子。
  9. 前記シリコン酸化膜は、２０ないし６０Å範囲であることを特徴とする請求項８に記載の不揮発性メモリ素子。
  10. 前記ストレージノードは、シリコン窒化膜、ポリシリコン、ナノクリスタルまたはナノドットで形成されたことを特徴とする請求項１に記載の不揮発性メモリ素子。
  11. 半導体基板に互いに離隔されて形成されたソース及びドレインと、
    前記ソースとドレインとの間の半導体基板上に形成された第１絶縁膜と、
    前記第１絶縁膜上に形成されたストレージノードと、
    前記ストレージノード上の酸化膜で形成された第２絶縁膜と、
    前記第２絶縁膜上の窒化膜で形成された第３絶縁膜と、
    前記第３絶縁膜上の制御ゲート電極と、を備えることを特徴とする不揮発性メモリ素子。
  12. 前記第３絶縁膜は、シリコン窒化膜で形成されたことを特徴とする請求項１１に記載の不揮発性メモリ素子。
  13. 前記第２絶縁膜は、シリコン酸化膜で形成されたことを特徴とする請求項１２に記載の不揮発性メモリ素子。
  14. 前記シリコン窒化膜の厚さは、４０ないし１００Å範囲であり、前記シリコン酸化膜の厚さは２０ないし６０Å範囲であることを特徴とする請求項１３に記載の不揮発性メモリ素子。
  15. 前記ストレージノードは、シリコン窒化膜、ポリシリコン、ナノクリスタル、またはナノドットで形成されたことを特徴とする請求項１１に記載の不揮発性メモリ素子。
  16. 半導体基板上に第１絶縁層を形成する工程と、
    前記第１絶縁層上にストレージノード層を形成する工程と、
    前記ストレージノード層上に第２絶縁層を形成する工程と、
    前記第２絶縁層上に第３絶縁層を形成する工程と、
    前記第３絶縁層上に制御ゲート電極層を形成する工程と、
    前記ゲート電極層上に前記ゲート電極層表面の所定部分を露出させるフォトレジストパターンを形成する工程と、
    前記フォトレジストパターンをエッチング保護膜として、前記制御ゲート電極層、前記第３絶縁層、前記第２絶縁層、前記ストレージノード層及び前記第１絶縁層をエッチングしてゲート構造物を形成する工程と、を含むことを特徴とする不揮発性メモリ素子の製造方法。
  17. 前記第３絶縁層は、シリコン窒化膜で形成し、前記シリコン窒化膜は、ジクロロシラン（ＤＣＳ）とＮＨ３との混合ガスを利用した低圧化学気相蒸着法で形成することを特徴とする請求項１６に記載の不揮発性メモリ素子の製造方法。
  18. 前記ＮＨ３に対するＤＣＳの混合比は、０．６５ないし１の範囲であることを特徴とする請求項１７に記載の不揮発性メモリ素子の製造方法。
  19. 前記ストレージノード層はシリコン窒化膜で形成し、前記シリコン窒化膜は、ＤＣＳとＮＨ３との混合ガスを利用した低圧化学気相蒸着法で形成することを特徴とする請求項１８に記載の不揮発性メモリ素子の製造方法。
  20. 前記ＮＨ３に対するＤＣＳの混合比は、１．５ないし２．５の範囲であり、前記第３絶縁層のトラップ密度が前記ストレージノード層のトラップ密度より低いことを特徴とする請求項１９に記載の不揮発性メモリ素子の製造方法。
JP2006043014A 2005-02-21 2006-02-20 不揮発性メモリ素子及びその製造方法 Pending JP2006237604A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050014087A KR100652402B1 (ko) 2005-02-21 2005-02-21 비휘발성 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2006237604A true JP2006237604A (ja) 2006-09-07

Family

ID=36911774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006043014A Pending JP2006237604A (ja) 2005-02-21 2006-02-20 不揮発性メモリ素子及びその製造方法

Country Status (4)

Country Link
US (1) US20060186462A1 (ja)
JP (1) JP2006237604A (ja)
KR (1) KR100652402B1 (ja)
CN (1) CN1841774A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008041536A1 (fr) * 2006-10-02 2008-04-10 Renesas Technology Corp. Dispositif de stockage à semi-conducteurs non volatile et son procédé de fonctionnement
JP2010531048A (ja) * 2006-12-20 2010-09-16 ナノシス・インコーポレイテッド 電子素子用電子ブロック層
JP2011009409A (ja) * 2009-06-25 2011-01-13 Toshiba Corp 不揮発性半導体記憶装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7315474B2 (en) 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US20070007576A1 (en) * 2005-07-07 2007-01-11 Samsung Electronics Co., Ltd. Multi-bit storageable non-volatile memory device
US7576386B2 (en) * 2005-08-04 2009-08-18 Macronix International Co., Ltd. Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer
KR100803663B1 (ko) * 2006-06-29 2008-02-19 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
US7955935B2 (en) * 2006-08-03 2011-06-07 Micron Technology, Inc. Non-volatile memory cell devices and methods
US7560769B2 (en) * 2006-08-03 2009-07-14 Micron Technology, Inc. Non-volatile memory cell device and methods
KR100890040B1 (ko) * 2006-10-23 2009-03-25 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR100913395B1 (ko) * 2006-12-04 2009-08-21 한국전자통신연구원 메모리 소자 및 그 제조방법
US8686490B2 (en) * 2006-12-20 2014-04-01 Sandisk Corporation Electron blocking layers for electronic devices
US20080150003A1 (en) * 2006-12-20 2008-06-26 Jian Chen Electron blocking layers for electronic devices
US20080150004A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
KR101443731B1 (ko) * 2006-12-20 2014-09-23 쌘디스크 코포레이션 전자 디바이스용 전자 차단 층
KR100855993B1 (ko) * 2007-04-03 2008-09-02 삼성전자주식회사 전하 트랩 플래시 메모리 소자 및 그 제조방법
US7838923B2 (en) * 2007-08-09 2010-11-23 Macronix International Co., Ltd. Lateral pocket implant charge trapping devices
US7737488B2 (en) * 2007-08-09 2010-06-15 Macronix International Co., Ltd. Blocking dielectric engineered charge trapping memory cell with high speed erase
KR100946120B1 (ko) * 2007-11-29 2010-03-10 주식회사 하이닉스반도체 반도체 메모리 소자 및 이의 제조 방법
US8772856B2 (en) * 2010-01-25 2014-07-08 Micron Technology, Inc. Charge storage nodes with conductive nanodots
CN102738244B (zh) * 2011-04-08 2015-07-29 北京大学 一种sonos快闪存储器及其制备方法和操作方法
US9658644B2 (en) * 2014-10-06 2017-05-23 S-Printing Solution Co., Ltd. CRUM unit mountable in consumable unit of image forming apparatus and image forming apparatus using the same
KR20200134818A (ko) * 2019-05-23 2020-12-02 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285596B1 (en) * 1997-04-25 2001-09-04 Nippon Steel Corporation Multi-level type nonvolatile semiconductor memory device
DE10228768A1 (de) * 2001-06-28 2003-01-16 Samsung Electronics Co Ltd Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren
US6440797B1 (en) * 2001-09-28 2002-08-27 Advanced Micro Devices, Inc. Nitride barrier layer for protection of ONO structure from top oxide loss in a fabrication of SONOS flash memory

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008041536A1 (fr) * 2006-10-02 2008-04-10 Renesas Technology Corp. Dispositif de stockage à semi-conducteurs non volatile et son procédé de fonctionnement
JP2008091621A (ja) * 2006-10-02 2008-04-17 Renesas Technology Corp 不揮発性半導体記憶装置およびその動作方法
US7911852B2 (en) 2006-10-02 2011-03-22 Renesas Electronics Corporation Nonvolatile semiconductor memory device and operation method thereof
JP2010531048A (ja) * 2006-12-20 2010-09-16 ナノシス・インコーポレイテッド 電子素子用電子ブロック層
JP2011009409A (ja) * 2009-06-25 2011-01-13 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US20060186462A1 (en) 2006-08-24
KR20060093383A (ko) 2006-08-25
KR100652402B1 (ko) 2006-12-01
CN1841774A (zh) 2006-10-04

Similar Documents

Publication Publication Date Title
JP2006237604A (ja) 不揮発性メモリ素子及びその製造方法
TWI358834B (ja)
KR100890040B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
Chang et al. A new SONOS memory using source-side injection for programming
US6229176B1 (en) Split gate flash with step poly to improve program speed
US6911690B2 (en) Flash memory cell, flash memory cell array and manufacturing method thereof
US6753569B2 (en) Method to fabricate a non-smiling effect structure in split-gate flash with self-aligned isolation
JP2006114905A (ja) 不揮発性の半導体メモリ素子
JP2006114902A (ja) 複数層のトンネリング障壁層を備える不揮発性メモリ素子及びその製造方法
US7057940B2 (en) Flash memory cell, flash memory cell array and manufacturing method thereof
US20030062567A1 (en) Non volatile dielectric memory cell structure with high dielectric constant capacitive coupling layer
US6046086A (en) Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash
US6465841B1 (en) Split gate flash memory device having nitride spacer to prevent inter-poly oxide damage
US7829412B2 (en) Method of manufacturing flash memory device
TW441039B (en) Source side injection flash EEPROM memory cell and operation
US20060170034A1 (en) Non-volatile memory device and method of manufacturing the same
JP2005136426A (ja) Ｓｏｎｏｓ素子及びその製造方法
JP2004221448A (ja) 不揮発性半導体記憶装置およびその製造方法
US20030025148A1 (en) Structure of a flash memory
JP2009200265A (ja) 半導体装置およびその製造方法
KR100929397B1 (ko) 실리콘 카바이드 나노입자를 이용한 비휘발성 메모리 소자및 이의 제조방법
JP2006148103A (ja) 不揮発性メモリ素子の製造方法及び不揮発性メモリ素子
JP2001189390A (ja) 半導体不揮発性記憶装置の製造方法
KR100611079B1 (ko) 불휘발성 메모리 장치의 게이트 스페이서 형성 방법
KR100905276B1 (ko) 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법