JP2006228849A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006228849A JP2006228849A JP2005038665A JP2005038665A JP2006228849A JP 2006228849 A JP2006228849 A JP 2006228849A JP 2005038665 A JP2005038665 A JP 2005038665A JP 2005038665 A JP2005038665 A JP 2005038665A JP 2006228849 A JP2006228849 A JP 2006228849A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate oxide
- wafer
- oxide film
- cleaning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】
しきい値電圧調整のためのイオン注入工程や半導体ウェハ表面に付着した異物を除去するための純水リンス処理を省略することなく、ゲート酸化膜の絶縁破壊耐圧の歩溜りの低下やゲート酸化膜の信頼性の低下といった不具合を改善する。
【解決手段】
レジストマスク14を形成してイオン注入を行なった後、レジストマスク14を除去して半導体ウェハ2表面に対して少なくとも純水リンスを含む洗浄処理を行なう。洗浄処理後、半導体ウェハに対して熱処理を施して、純水リンスの際の静電破壊によって劣化したゲート酸化膜10,12を回復させる。
【選択図】図1
しきい値電圧調整のためのイオン注入工程や半導体ウェハ表面に付着した異物を除去するための純水リンス処理を省略することなく、ゲート酸化膜の絶縁破壊耐圧の歩溜りの低下やゲート酸化膜の信頼性の低下といった不具合を改善する。
【解決手段】
レジストマスク14を形成してイオン注入を行なった後、レジストマスク14を除去して半導体ウェハ2表面に対して少なくとも純水リンスを含む洗浄処理を行なう。洗浄処理後、半導体ウェハに対して熱処理を施して、純水リンスの際の静電破壊によって劣化したゲート酸化膜10,12を回復させる。
【選択図】図1
Description
本発明は、ウェハに対しゲート酸化処理を行なって上記ウェハ上にゲート酸化膜を形成し、上記ゲート酸化処理で形成された上記ゲート酸化膜が上記ウェハの表面に露出した状態で上記ウェハの表面に対して純水リンス処理を行なった後、さらに所定の洗浄処理を行ない、その後、上記ゲート酸化膜上にゲート電極を形成する工程を少なくとも含む半導体装置の製造方法に関する。
近年、半導体チップにおいて、高耐圧用トランジスタと高速駆動用トランジスタを同一の半導体チップ内に形成し、高集積化を実現する方法が用いられている。その場合、同一チップ内にゲート酸化膜の異なる複数種類のトランジスタが必要であり、通常は高速駆動用トランジスタよりも高耐圧トランジスタの方がゲート酸化膜を厚くする必要がある。同一チップ内にゲート酸化膜厚の異なる複数種類のトランジスタを形成する技術として、例えばスプリットゲート形成技術やマルチオキサイド形成技術などがある。
本明細書において、ゲート酸化膜厚が他方に比べて厚い一方のトランジスタを厚ゲート酸化トランジスタ、ゲート酸化膜厚が薄い方のトランジスタを薄ゲート酸化トランジスタと呼ぶ。
本明細書において、ゲート酸化膜厚が他方に比べて厚い一方のトランジスタを厚ゲート酸化トランジスタ、ゲート酸化膜厚が薄い方のトランジスタを薄ゲート酸化トランジスタと呼ぶ。
図1及び図2を参照して、従来の製造方法を説明する。
工程(A):シリコン基板2の表面に、周知の技術により素子分離膜8を形成して、薄ゲートトランジスタ形成領域4と厚ゲート酸化トランジスタ領域6を画定する。
工程(B):第1ゲート酸化処理を行ない、例えば厚さ100Å程度の下地ゲート酸化膜10,12を形成する。
工程(C):厚ゲート酸化トランジスタのしきい値電圧の調整用不純物イオンを注入するために、厚ゲート酸化トランジスタ形成領域6が開口するようにレジストマスク14を形成し、厚ゲート酸化トランジスタのしきい値電圧の調整用不純物イオンを厚ゲート酸化トランジスタ形成領域6に注入する。
工程(A):シリコン基板2の表面に、周知の技術により素子分離膜8を形成して、薄ゲートトランジスタ形成領域4と厚ゲート酸化トランジスタ領域6を画定する。
工程(B):第1ゲート酸化処理を行ない、例えば厚さ100Å程度の下地ゲート酸化膜10,12を形成する。
工程(C):厚ゲート酸化トランジスタのしきい値電圧の調整用不純物イオンを注入するために、厚ゲート酸化トランジスタ形成領域6が開口するようにレジストマスク14を形成し、厚ゲート酸化トランジスタのしきい値電圧の調整用不純物イオンを厚ゲート酸化トランジスタ形成領域6に注入する。
工程(D):レジストマスク14を除去した後、薄ゲート酸化トランジスタのしきい値電圧の調整用不純物イオンを注入するために、薄ゲート酸化トランジスタ形成領域4が開口するようにレジストマスク16を形成し、薄ゲート酸化トランジスタのしきい値電圧の調整用不純物イオンを薄ゲート酸化トランジスタ形成領域4に注入する。
工程(E):薄ゲート酸化トランジスタ形成領域4にイオンを注入した後、レジストマスク16をマスクにして薄ゲート酸化トランジスタ形成領域4に形成されている下地ゲート酸化膜10のみを、例えばシリコン基板2をフッ酸溶液に浸漬させてエッチングする方法により完全に除去し、厚ゲート酸化トランジスタ形成領域6に下地ゲート酸化膜12を残す。
工程(F):レジストマスク16を例えば酸素プラズマを用いたアッシング装置により除去する。
工程(E):薄ゲート酸化トランジスタ形成領域4にイオンを注入した後、レジストマスク16をマスクにして薄ゲート酸化トランジスタ形成領域4に形成されている下地ゲート酸化膜10のみを、例えばシリコン基板2をフッ酸溶液に浸漬させてエッチングする方法により完全に除去し、厚ゲート酸化トランジスタ形成領域6に下地ゲート酸化膜12を残す。
工程(F):レジストマスク16を例えば酸素プラズマを用いたアッシング装置により除去する。
工程(G):第2ゲート酸化処理を行なう。厚ゲート酸化トランジスタ形成領域6には下地ゲート酸化膜12が厚膜化されて厚いゲート酸化膜24が形成される一方で、薄ゲート酸化トランジスタ形成領域4には厚いゲート酸化膜24よりも膜厚の薄いゲート酸化膜22が形成される。
工程(H):形成されたゲート酸化膜22,24上にポリシリコン膜を形成し、そのポリシリコン膜をパターニングしてゲート電極26,28を形成する。
工程(I):ゲート電極26,28をマスクにして薄ゲート酸化トランジスタ形成領域4及び厚ゲート酸化トランジスタ形成領域6にソース及びドレイン領域30,32を形成し、薄ゲート酸化トランジスタ34と厚ゲート酸化トランジスタ36を形成する。
工程(H):形成されたゲート酸化膜22,24上にポリシリコン膜を形成し、そのポリシリコン膜をパターニングしてゲート電極26,28を形成する。
工程(I):ゲート電極26,28をマスクにして薄ゲート酸化トランジスタ形成領域4及び厚ゲート酸化トランジスタ形成領域6にソース及びドレイン領域30,32を形成し、薄ゲート酸化トランジスタ34と厚ゲート酸化トランジスタ36を形成する。
上記のような半導体ウェハの製造工程において、一般に、少なくとも酸化膜等をウェハ上に形成する前に、ウェハ表面を清浄化するための洗浄を行なう。ウェハ表面を洗浄する方法としては、例えばRCA洗浄と呼ばれるものがある。RCA洗浄は以下に示す(1)〜(4)の工程からなるものである。
(1)硫酸過水(硫酸+過酸化水素水)を洗浄液として用いてウェハ表面の有機物を酸化分解して除去する工程。
(2)アンモニア過水(アンモニア+過酸化水素水)を洗浄液として用い、ウェハ表面に付着しているパーティクル(空気中に存在する埃や塵などの不純物)を除去する工程。
(3)塩酸過水(塩酸+過酸化水素水)を洗浄液として用い、ウェハ表面の重金属を溶解して除去する工程。
(4)フッ酸溶液を洗浄液として用い、ウェハ表面に形成された自然酸化膜を除去する工程。
(1)硫酸過水(硫酸+過酸化水素水)を洗浄液として用いてウェハ表面の有機物を酸化分解して除去する工程。
(2)アンモニア過水(アンモニア+過酸化水素水)を洗浄液として用い、ウェハ表面に付着しているパーティクル(空気中に存在する埃や塵などの不純物)を除去する工程。
(3)塩酸過水(塩酸+過酸化水素水)を洗浄液として用い、ウェハ表面の重金属を溶解して除去する工程。
(4)フッ酸溶液を洗浄液として用い、ウェハ表面に形成された自然酸化膜を除去する工程。
また、上記(1)〜(4)の洗浄工程の間には、純水によりウェハ表面の不要物を洗い流す純水リンス処理が行なわれる。純水リンス処理は、ウェハを所定の回転速度で回転させながら、ウェハ表面に対してノズルから超純水を噴出してウェハ表面の洗浄を行なうのが一般的である。
特公平6−048681号公報
特開2002−373879号公報
特開平6−275591号公報
酸化膜信頼性の評価方法の1つである定電流TDDB(Time Dependent Dielectric Breakdown:経時的酸化膜破壊)評価を図4に示す。図4において、横軸はウェハ上に形成されたゲート酸化膜に流れた電荷量Qbd(C/cm2)、縦軸は累積故障率(Ln(-Ln(1-F)))を示している。サンプルは、P型のシリコン基板2に100Åの膜厚に厚いゲート酸化膜24を形成し、ゲート電極を10000μm2に形成したMOS構造のものを用い、ゲート電極に電流ストレスを−0.1A/cm2を与えた。また、「フォトリソあり」として示されているプロットは、しきい値電圧調整用イオンの注入工程を行なうためにレジストマスク14を形成した場合であり、「フォトリソなし」として示されているプロットは、レジストマスク14の形成を行なわなかった場合である。
図4から分かるように、酸化膜が破壊に至るまでにシリコン基板2を流れた電荷量Qbd(C/cm2)は、しきい値電圧調整用イオンの注入工程を行なった場合(フォトリソあり)のほうが、しきい値電圧調整用イオンの注入工程を行なわない場合(フォトリソなし)に比べて初期故障や偶発故障が増大していることが明らかである。
発明者は、フォトリソ工程を行なった場合に初期故障や偶発故障が増大する原因がイオン注入動作にあるのではなく、フォトリソを行なうためのレジストを形成する工程にあることを発見した。
発明者は、フォトリソ工程を行なった場合に初期故障や偶発故障が増大する原因がイオン注入動作にあるのではなく、フォトリソを行なうためのレジストを形成する工程にあることを発見した。
そしてさらに詳細に調査した結果、厚ゲート酸化トランジスタの酸化膜の劣化原因は、純水リンス処理によるものであることがわかった。つまり、イオン注入を行なうフォトリソ工程では、厚ゲート酸化トランジスタにのみしきい値電圧調整用イオンを注入するために、厚ゲート酸化トランジスタ領域のみが開口するようにウェハ上にフォトレジストを形成する。このフォトリソ工程は、フォトレジスト塗布、露光、現像処理を経るが、最後の現像処理では現像液を用いてフォトレジストを溶解させ、溶解したフォトレジストを除去するために純水リンス処理を行なう。この純水リンス処理が酸化膜質劣化の原因となっている。
純水リンス処理は上記で説明したフォトリソ工程以外にも、絶縁膜を形成する前などに行なわれることが多い。
上述したが、純水リンス処理は、基板を500〜3000rpm程度で回転させながら、基板表面全体にノズルを走査させながら純水を照射する方法が一般的である。純水リンス処理は、例えば酸化膜の形成・除去やレジストの形成・除去、洗浄液を用いた洗浄の前後において行なわれるが、純水リンス処理によって静電気が発生し、特に酸化膜においては静電破壊を生じさせる。
上述したが、純水リンス処理は、基板を500〜3000rpm程度で回転させながら、基板表面全体にノズルを走査させながら純水を照射する方法が一般的である。純水リンス処理は、例えば酸化膜の形成・除去やレジストの形成・除去、洗浄液を用いた洗浄の前後において行なわれるが、純水リンス処理によって静電気が発生し、特に酸化膜においては静電破壊を生じさせる。
純水リンス処理で静電気が発生することは一般に知られている。その解決策として、例えば純水に二酸化炭素を添加することにより比抵抗を下げて、静電気の発生を抑制する方法が知られている(例えば、特許文献1参照。)。
また、超純水に二酸化炭素やその他無機質の電解液を添加する方法(例えば、特許文献2参照。)も挙げられている。しかしこの方法では、静電気発生に対しては効果的であるが、超純水に二酸化炭素やその他無機質の電解液を添加するための装置が別途必要となり、その維持管理などにコストがかかってしまう。
さらに、純水リンスによる帯電防止方法として、洗浄水の洗浄圧力を下げて半導体ウェハとの摩擦力を低減する方法、ノズルから噴出する洗浄水を分散させて摩擦力を低減する方法、洗浄水噴出ノズルと半導体ウェハとの距離を大きくして摩擦力を低減する方法、又は洗浄時間を短くする方法などが提案されている(例えば、特許文献3参照。)。しかし、これらの方法は洗浄効果を低下させるという懸念がある。
上記以外にも、図1,図2に示した工程において、工程(C)のイオン注入工程を省略、即ち、レジストマスク14を現像する際の純水リンス処理を省略することで厚いゲート酸化膜の信頼性の低下を防止する方法も考えられる。しかし、しきい値電圧を調整することができなくなり、トランジスタとして所望の機能をもたすことができなくなる。
また、上記工程(G)の半導体ウェハ表面の異物を除去するための純水リンス処理を省略すると、大きな異物が半導体ウェハの表面に付着してしまっても除去することができず、製品の歩溜り低下が懸念される。
また、上記工程(G)の半導体ウェハ表面の異物を除去するための純水リンス処理を省略すると、大きな異物が半導体ウェハの表面に付着してしまっても除去することができず、製品の歩溜り低下が懸念される。
そこで本発明は、しきい値電圧調整のためのイオン注入工程や半導体ウェハ表面に付着した異物を除去するための純水リンス処理を省略することなく、ゲート酸化膜の絶縁破壊耐圧の歩溜りの低下やゲート酸化膜の信頼性の低下といった不具合を改善することを目的としている。
本発明における半導体装置の製造方法は、ウェハに対しゲート酸化処理を行なって上記ウェハ上にゲート酸化膜を形成した後、上記ゲート酸化膜が上記ウェハの表面に露出した状態で少なくとも純水リンスを含む洗浄処理を行ない、その後、上記ゲート酸化膜上にゲート電極を形成することを工程として含み、上記所定の洗浄処理を行なった後に熱処理を上記ウェハに施すことを特徴とするものである。
酸化膜を形成し、その酸化膜がウェハの表面に露出した状態で少なくとも純水リンスを含む洗浄処理を行なった後、ウェハに熱処理を施すようにしたので、純水リンスによる静電破壊で損傷したゲート酸化膜が熱処理によって回復する。
酸化膜を形成し、その酸化膜がウェハの表面に露出した状態で少なくとも純水リンスを含む洗浄処理を行なった後、ウェハに熱処理を施すようにしたので、純水リンスによる静電破壊で損傷したゲート酸化膜が熱処理によって回復する。
また、本発明における別の半導体装置の製造方法は、ウェハに対しゲート酸化処理を行なって上記ウェハ上にゲート酸化膜を形成した後、上記ゲート酸化膜が上記ウェハの表面に露出した状態で少なくとも純水リンスを含む洗浄処理を行ない、その後、上記ゲート酸化膜上にゲート電極を形成することを工程として含み、上記所定の洗浄処理を行なった後に熱酸化処理を上記ウェハに施すようにしたものである。
酸化膜を形成し、その酸化膜がウェハの表面に露出した状態で少なくとも純水リンスを含む洗浄処理を行なった後、ウェハに熱酸化処理を施すようにしたので、純水リンスによる静電破壊で損傷したゲート酸化膜が熱酸化処理によって回復する。
酸化膜を形成し、その酸化膜がウェハの表面に露出した状態で少なくとも純水リンスを含む洗浄処理を行なった後、ウェハに熱酸化処理を施すようにしたので、純水リンスによる静電破壊で損傷したゲート酸化膜が熱酸化処理によって回復する。
本発明におけるさらに別の半導体装置の製造方法は、ウェハに対し2回以上のゲート酸化処理を行なって、少なくとも2種類の膜厚の異なるゲート酸化膜を形成するゲート酸化処理工程を含み、上記ゲート酸化処理工程において、それぞれの上記ゲート酸化処理後に、それぞれの上記ゲート酸化膜が前記ウェハの表面に露出した状態で少なくとも純水リンス処理を含む洗浄処理を行ない、その後、次の上記ゲート酸化処理を行なうか、又は上記ゲート酸化処理工程で形成された上記ゲート酸化膜上にゲート電極を形成するものであって、上記洗浄処理を行なった後に熱処理を行なうことを特徴とするものである。
このような半導体装置の製造方法は、同一の半導体チップ内にゲート酸化膜厚の異なる複数種類のトランジスタを形成する、例えばスプリットゲート形成技術やマルチオキサイド形成技術などを用いた製造方法である。
同一の半導体チップ内にゲート酸化膜厚の異なる複数種類のトランジスタを形成する半導体装置の製造方法において、少なくとも純水リンスを含む洗浄処理を行なった後、熱処理を行なうようにしたので、純水リンスによる静電破壊で損傷したゲート酸化膜が熱処理によって回復する。
このような半導体装置の製造方法は、同一の半導体チップ内にゲート酸化膜厚の異なる複数種類のトランジスタを形成する、例えばスプリットゲート形成技術やマルチオキサイド形成技術などを用いた製造方法である。
同一の半導体チップ内にゲート酸化膜厚の異なる複数種類のトランジスタを形成する半導体装置の製造方法において、少なくとも純水リンスを含む洗浄処理を行なった後、熱処理を行なうようにしたので、純水リンスによる静電破壊で損傷したゲート酸化膜が熱処理によって回復する。
本発明におけるさらに別の半導体装置の製造方法は、ウェハに対し2回以上のゲート酸化処理を行なって、少なくとも2種類の膜厚の異なるゲート酸化膜を形成するゲート酸化処理工程を含み、上記ゲート酸化処理工程において、それぞれの上記ゲート酸化処理後に、それぞれの上記ゲート酸化膜が前記ウェハの表面に露出した状態で少なくとも純水リンス処理を含む洗浄処理を行ない、その後、次の上記ゲート酸化処理を行なうか、又は上記ゲート酸化処理工程で形成された上記ゲート酸化膜上にゲート電極を形成するものであって、上記洗浄処理を行なった後に熱処理又は熱酸化処理を行なうことを特徴とするものである。
同一の半導体チップ内にゲート酸化膜厚の異なる複数種類のトランジスタを形成する半導体装置の製造方法において、少なくとも純水リンスを含む洗浄処理を行なった後、熱酸化処理を行なうようにしたので、純水リンスによる静電破壊で損傷したゲート酸化膜が熱酸化処理によって回復する。
同一の半導体チップ内にゲート酸化膜厚の異なる複数種類のトランジスタを形成する半導体装置の製造方法において、少なくとも純水リンスを含む洗浄処理を行なった後、熱酸化処理を行なうようにしたので、純水リンスによる静電破壊で損傷したゲート酸化膜が熱酸化処理によって回復する。
上記ゲート酸化処理工程は下地ゲート酸化膜を形成する第1ゲート酸化処理と、その後に行なう第2ゲート酸化処理を含み、上記第2ゲート酸化処理は、上記下地ゲート酸化膜を形成した領域のうちの所定の領域のみの上記下地ゲート酸化膜を除去した状態で行なって上記下地ゲート酸化膜が残存している部分の膜厚を厚膜化させることにより、同一のウェハ上に少なくとも2種類の膜厚の異なる酸化膜を形成するようにするのが好ましい。
上記洗浄処理においては、洗浄液としてフッ酸を含む溶液を用いないようにするのが好ましい。
純水リンスを行なった後にフッ酸を含む溶液を洗浄液として用いた洗浄を行なうと、フッ酸によって酸化膜が速い速度でエッチングされてしまう。そこで、純水リンス後にフッ酸を含む溶液を用いないようにすることで、酸化膜がエッチングされて信頼性が低下してしまうのを防止することができる。
純水リンスを行なった後にフッ酸を含む溶液を洗浄液として用いた洗浄を行なうと、フッ酸によって酸化膜が速い速度でエッチングされてしまう。そこで、純水リンス後にフッ酸を含む溶液を用いないようにすることで、酸化膜がエッチングされて信頼性が低下してしまうのを防止することができる。
さらに、本発明の半導体装置の製造方法における洗浄処理は、ウェハ表面に付着した有機物を除去する第1の洗浄工程、上記ウェハ表面のパーティクルを除去する第2の洗浄工程及び上記ウェハ表面に付着した重金属を除去する第3の洗浄工程のうち少なくとも1つを含むようにしてもよい。
洗浄工程において、ウェハ表面に付着した有機物を除去する第1の洗浄工程、上記ウェハ表面のパーティクルを除去する第2の洗浄工程及び上記ウェハ表面に付着した重金属を除去する第3の洗浄工程のうち少なくとも1つを含むようにすれば、ウェハ表面に付着又は残存した不要な物質を除去することができる。
ここで、「パーティクル」とは、空気中に存在する塵や埃のことを意味し、上記第2の洗浄工程はウェハ表面に付着した空気中に存在する塵や埃を除去工程である。
洗浄工程において、ウェハ表面に付着した有機物を除去する第1の洗浄工程、上記ウェハ表面のパーティクルを除去する第2の洗浄工程及び上記ウェハ表面に付着した重金属を除去する第3の洗浄工程のうち少なくとも1つを含むようにすれば、ウェハ表面に付着又は残存した不要な物質を除去することができる。
ここで、「パーティクル」とは、空気中に存在する塵や埃のことを意味し、上記第2の洗浄工程はウェハ表面に付着した空気中に存在する塵や埃を除去工程である。
さらに、上記洗浄工程においては、第1の洗浄工程で用いる洗浄液は硫酸過水又はオゾン水を含み、第2の洗浄工程で用いる洗浄液はアンモニア過水を含み、第3の洗浄工程で用いる洗浄液は塩酸過水を含むのが好ましい。
半導体装置の製造方法における洗浄工程において、除去対象物に応じて洗浄液を選択的に用いることにより、効率的にウェハ表面の洗浄を行なうことができる。
半導体装置の製造方法における洗浄工程において、除去対象物に応じて洗浄液を選択的に用いることにより、効率的にウェハ表面の洗浄を行なうことができる。
ウェハ上にゲート酸化膜を形成した後、ゲート酸化膜が上記ウェハの表面に露出した状態で少なくとも純水リンスを含む洗浄処理を行ない、その後、上記ゲート酸化膜上にゲート電極を形成することを工程として含む半導体装置の製造方法において、本発明は、上記洗浄処理を行なった後に熱処理を上記ウェハに施すようにしたので、純水リンスによる静電破壊で損傷したゲート酸化膜が熱処理によって回復し、半導体装置の酸化膜信頼性が高まる。
また本発明は、洗浄処理を行なった後に熱酸化処理を施すようにしたので、純水リンスによる静電破壊で損傷したゲート酸化膜が熱酸化処理によって回復し、半導体装置の酸化膜信頼性が高まる。
ウェハに対し2回以上のゲート酸化処理を行なって少なくとも2種類の異なる膜厚のゲート酸化膜を形成する半導体装置の製造方法において、ゲート酸化膜が表面に露出した状態で少なくとも純粋リンスを含む洗浄処理を行なった後に熱処理又は熱酸化処理を行なうようにしたので、純水リンスによる静電破壊で損傷したゲート酸化膜が熱処理によって回復し、半導体装置の酸化膜信頼性が高まる。
ウェハに対し2回以上のゲート酸化処理を行なう半導体装置の製造方法において、ゲート酸化膜が表面に露出した状態で少なくとも純粋リンスを含む洗浄処理を行なった後に熱処理又は熱酸化処理を行なうようにしたので、純水リンスによって生じる静電破壊によって損傷したゲート酸化膜が熱処理又は熱酸化処理によって回復し、半導体装置の酸化膜信頼性が高まる。
上記ゲート酸化処理として、下地ゲート酸化膜を形成する第1ゲート酸化処理と、その後に行なう第2ゲート酸化処理を含み、上記第2ゲート酸化処理は、上記下地ゲート酸化膜を形成した領域のうちの所定の領域のみの上記下地ゲート酸化膜を除去した状態で行なって上記下地ゲート酸化膜が残存している部分の膜厚を厚膜化させることにより、同一のウェハ上に少なくとも2種類の膜厚の異なる酸化膜を形成するようにすれば、信頼性の高い、同一ウェハ上に2種類の膜厚の異なる酸化膜をもつ半導体装置を製造することができる。
上記の洗浄処理において、洗浄液としてフッ酸を含む溶液を用いないようにすることで、純水リンスの静電破壊によって損傷した酸化膜がフッ酸によって速い速度でエッチングされるのを防止することができる。
また、本発明の半導体装置の製造方法における洗浄処理は、ウェハ表面に付着した有機物を除去する第1の洗浄工程、上記ウェハ表面のパーティクルを除去する第2の洗浄工程及び上記ウェハ表面に付着した重金属を除去する第3の洗浄工程のうち少なくとも1つを含むようにすることで、ウェハ表面に付着又は残存した不要な物質を除去することができる。
さらに、上記洗浄工程においては、第1の洗浄工程で用いる洗浄液は硫酸過水又はオゾン水を含み、第2の洗浄工程で用いる洗浄液はアンモニア過水を含み、第3の洗浄工程で用いる洗浄液は塩酸過水を含むようにすれば、除去対象物に応じて洗浄液を選択的に用いることで、効率的にウェハ表面の洗浄を行なうことができる。
以下に、本発明を用いた半導体ウェハの製造工程の一実施例を図1,図2を参照しながら説明する。図1,図2は半導体ウェハの製造工程の一例を示す図であり、図2は図1に示された製造工程図の続きを示している。
尚、この実施例のウェハの製造方法及び洗浄方法は本発明によるウェハの製造方法及び洗浄方法のほんの一例を示したに過ぎず、本発明はこれに限定されるものではない。
以下に説明する工程(A)〜(I)は図面に示した(A)〜(I)に対応するものである。
尚、この実施例のウェハの製造方法及び洗浄方法は本発明によるウェハの製造方法及び洗浄方法のほんの一例を示したに過ぎず、本発明はこれに限定されるものではない。
以下に説明する工程(A)〜(I)は図面に示した(A)〜(I)に対応するものである。
工程(A):シリコン基板2の表面に、周知の技術により素子分離膜8を形成して、薄ゲートトランジスタ形成領域4と厚ゲート酸化トランジスタ領域6を画定する。
素子分離膜8を形成した後、シリコン基板2表面の洗浄処理を行なう。洗浄方法は、周知の洗浄方法、例えばRCA洗浄である。
素子分離膜8を形成した後、シリコン基板2表面の洗浄処理を行なう。洗浄方法は、周知の洗浄方法、例えばRCA洗浄である。
工程(B):上記の洗浄処理によりウェハ表面の不要物を全て除去した後、第1ゲート酸化を行なう。第1ゲート酸化により、薄ゲート酸化トランジスタ形成領域4と厚ゲート酸化トランジスタ形成領域6の両領域に、下地ゲート酸化膜10,12を形成する。下地ゲート酸化膜10,12の膜厚はともに、例えば80〜1000Å、ここでは100Å程度である。
工程(C):厚ゲート酸化トランジスタ形成領域6が開口するように、レジストマスク14を薄ゲート酸化トランジスタ形成領域4上に形成する。厚ゲート酸化トランジスタのしきい値電圧の調整用不純物イオンを厚ゲート酸化トランジスタ形成領域6に注入する。
厚ゲート酸化トランジスタ形成領域6にイオンを注入し、レジストマスク14を除去した後、シリコン基板2表面に純水リンスを行ない、さらに洗浄処理を行なう。この洗浄処理は、例えば以下に示す(1)〜(3)の工程を含む。
厚ゲート酸化トランジスタ形成領域6にイオンを注入し、レジストマスク14を除去した後、シリコン基板2表面に純水リンスを行ない、さらに洗浄処理を行なう。この洗浄処理は、例えば以下に示す(1)〜(3)の工程を含む。
(1)洗浄液として硫酸過水を用い、シリコン基板2表面に付着した有機物を硫酸と過酸化水素水(硫酸過水)の強力な酸化力により除去する。有機物を除去した後、シリコン基板2表面上に残る洗浄液等の不要物質を純水リンス処理を行なって除去する。
但し、有機物を除去するための洗浄液としてオゾン水を用いることもできる。オゾン水は低濃度で酸化効率が良く、廃水処理が簡便である。
(2)次に、洗浄液として水酸化アンモニウムを用い、シリコン基板2表面のパーティクルを過酸化水素水で酸化し、さらにその酸化膜をアンモニアで除去する。パーティクルを除去した後、シリコン基板2表面上に残る洗浄液等の不要物質を純水リンス処理を行なって除去する。
また、水酸化アンモニウムに代えて、有機アンモニウム塩などの有機アミン系化合物を用いてもよい。
(3)洗浄液として塩酸過水を用い、表面に付着した重金属を塩酸で溶解して除去する。重金属を除去した後、シリコン基板2表面上に残る洗浄液等の不要物質を純水リンス処理を行なって除去する。
但し、有機物を除去するための洗浄液としてオゾン水を用いることもできる。オゾン水は低濃度で酸化効率が良く、廃水処理が簡便である。
(2)次に、洗浄液として水酸化アンモニウムを用い、シリコン基板2表面のパーティクルを過酸化水素水で酸化し、さらにその酸化膜をアンモニアで除去する。パーティクルを除去した後、シリコン基板2表面上に残る洗浄液等の不要物質を純水リンス処理を行なって除去する。
また、水酸化アンモニウムに代えて、有機アンモニウム塩などの有機アミン系化合物を用いてもよい。
(3)洗浄液として塩酸過水を用い、表面に付着した重金属を塩酸で溶解して除去する。重金属を除去した後、シリコン基板2表面上に残る洗浄液等の不要物質を純水リンス処理を行なって除去する。
上記各工程(1)〜(3)で用いる洗浄液は、例えば以下に示すものである。
(1)90%硫酸(適宜量)+30%過酸化水素水(適宜量)+水(適宜量)
(2)パーティクル除去工程:30%アンモニア(適宜量)+30%過酸化水素水(適宜量)+水(適宜量)
(3)重金属除去工程:35%塩酸(適宜量)+30%過酸化水素水(適宜量)+水(適宜量)
(1)90%硫酸(適宜量)+30%過酸化水素水(適宜量)+水(適宜量)
(2)パーティクル除去工程:30%アンモニア(適宜量)+30%過酸化水素水(適宜量)+水(適宜量)
(3)重金属除去工程:35%塩酸(適宜量)+30%過酸化水素水(適宜量)+水(適宜量)
また、各洗浄の工程(1)〜(3)の所要時間は、例えば約5〜10分程度である。
上記(1)〜(3)の工程では、洗浄液としてフッ酸を含む溶液を用いない。
また、純水リンス処理は、基板を例えば500〜3000rpm程度で回転させながら、シリコン基板2表面全体にノズルを走査させながら超純水を照射することで、ウェハ表面の不要な物質を除去する。
上記(1)〜(3)の工程では、洗浄液としてフッ酸を含む溶液を用いない。
また、純水リンス処理は、基板を例えば500〜3000rpm程度で回転させながら、シリコン基板2表面全体にノズルを走査させながら超純水を照射することで、ウェハ表面の不要な物質を除去する。
ここで、上記工程(1)〜(3)に示されるように、純水リンス後の洗浄では、フッ酸を含む溶液を洗浄液として用いないことが好ましい。
従来の、例えばRCA洗浄のような半導体ウェハ洗浄方法では、例えば上記工程(3)の純水リンス処理後に、純水リンス処理によってシリコンの表面に形成された自然酸化膜を除去するために、洗浄液としてフッ酸(DHF)を用いた洗浄が行なわれていた。しかし、酸化膜がウェハの表面に露出した状態でそのウェハの表面に純水リンス処理を施し、その後にフッ酸を含む溶液を洗浄液として用いて洗浄を行なうと、純水リンス処理により生じる静電破壊により劣化した下地ゲート酸化膜12が、フッ酸の作用により速い速度でエッチングされて酸化膜性能が低下してしまう。
そこで、この実施例におけるシリコン基板2の洗浄においては、シリコン基板2の表面に後工程で厚膜化される下地ゲート酸化膜12が露出した状態では、フッ酸を含む溶液を洗浄液として用いないようにすることで、酸化膜のフッ酸による酸化膜性能の低下を防止することができる。
従来の、例えばRCA洗浄のような半導体ウェハ洗浄方法では、例えば上記工程(3)の純水リンス処理後に、純水リンス処理によってシリコンの表面に形成された自然酸化膜を除去するために、洗浄液としてフッ酸(DHF)を用いた洗浄が行なわれていた。しかし、酸化膜がウェハの表面に露出した状態でそのウェハの表面に純水リンス処理を施し、その後にフッ酸を含む溶液を洗浄液として用いて洗浄を行なうと、純水リンス処理により生じる静電破壊により劣化した下地ゲート酸化膜12が、フッ酸の作用により速い速度でエッチングされて酸化膜性能が低下してしまう。
そこで、この実施例におけるシリコン基板2の洗浄においては、シリコン基板2の表面に後工程で厚膜化される下地ゲート酸化膜12が露出した状態では、フッ酸を含む溶液を洗浄液として用いないようにすることで、酸化膜のフッ酸による酸化膜性能の低下を防止することができる。
半導体ウェハ表面に洗浄処理を施した後、熱処理(アニ−ル処理)を行なう。熱処理は、例えば温度が700〜1100℃、ここでは800℃程度である。また、処理時間は15分間〜2時間、ここでは1時間とする。
また、ここで熱処理(アニ−ル処理)の代わりに熱酸化処理(ドライ酸化)を行なってもよい。熱酸化処理を行なう場合には、例えば温度が600〜900℃、ここでは800℃の条件で行なう。またこの場合、酸素分圧は例えば0〜80%、ここでは20%である。
洗浄処理後に熱処理又は熱酸化処理を施すことにより、純水リンスの静電破壊によって損傷したゲート酸化膜12が回復する。
また、ここで熱処理(アニ−ル処理)の代わりに熱酸化処理(ドライ酸化)を行なってもよい。熱酸化処理を行なう場合には、例えば温度が600〜900℃、ここでは800℃の条件で行なう。またこの場合、酸素分圧は例えば0〜80%、ここでは20%である。
洗浄処理後に熱処理又は熱酸化処理を施すことにより、純水リンスの静電破壊によって損傷したゲート酸化膜12が回復する。
工程(D):薄ゲート酸化トランジスタ形成領域4が開口するように、レジストマスク16を厚ゲート酸化トランジスタ形成領域6上に形成する。薄ゲート酸化トランジスタのしきい値電圧の調整用不純物イオンを薄ゲート酸化トランジスタ形成領域4に注入する。
工程(E):薄ゲート酸化トランジスタ形成領域4にイオンを注入した後、レジストマスク16を残した状態で薄ゲート酸化トランジスタ形成領域4上に形成されている下地ゲート酸化膜のみを、例えばシリコン基板2をフッ酸溶液に浸漬させてエッチングする方法により完全に除去する。
工程(F):レジストマスク16を例えば酸素プラズマを用いたアッシング装置により除去する。レジストマスク16を除去した後、シリコン基板2の表面を清浄化するために洗浄処理を行なう。この場合の洗浄処理は、上述した(1)〜(3)の工程で行なうことができる。但し、この場合においても、洗浄液としてフッ酸を含む溶液を洗浄液として用いない。これにより、フッ酸による下地ゲート酸化膜12の酸化膜性能が低下するのを防止することができ、厚膜化後のゲート酸化膜の酸化膜性能の低下を防止することができる。
工程(G):シリコン基板2の表面を清浄化した後、第2ゲート酸化処理を行なう。第2ゲート酸化を行なうと、薄ゲート酸化トランジスタ形成領域4上に薄いゲート酸化膜22が形成される一方で、厚ゲート酸化トランジスタ形成領域6の下地ゲート酸化膜12が厚膜化されて厚いゲート酸化膜24が形成される。その結果、シリコン基板2上には、厚いゲート酸化膜24とそのゲート酸化膜24よりも膜厚の薄いゲート酸化膜22が形成され、同一シリコン基板2上に膜厚の異なる2種類のゲート酸化膜22,24が形成されたことになる。
ここで、薄いゲート酸化膜22の膜厚は例えば100Å程度であり、厚いゲート酸化膜24の膜厚は例えば150Å程度である。
ゲート酸化膜22,24を形成した後、シリコン基板2の表面を清浄化するために純水リンス処理を施す。純水リンス処理は上述した純水リンス処理と同様の方法でよい。但し、この場合にも、純水リンス処理後に洗浄液を用いた洗浄処理を行なう場合には、例えば上記工程(1)〜(3)で説明した洗浄処理を行ない、洗浄液としてフッ酸を用いないことが好ましい。これにより、ゲート酸化膜22,24の酸化膜性能の低下を防止することができる。
ここで、薄いゲート酸化膜22の膜厚は例えば100Å程度であり、厚いゲート酸化膜24の膜厚は例えば150Å程度である。
ゲート酸化膜22,24を形成した後、シリコン基板2の表面を清浄化するために純水リンス処理を施す。純水リンス処理は上述した純水リンス処理と同様の方法でよい。但し、この場合にも、純水リンス処理後に洗浄液を用いた洗浄処理を行なう場合には、例えば上記工程(1)〜(3)で説明した洗浄処理を行ない、洗浄液としてフッ酸を用いないことが好ましい。これにより、ゲート酸化膜22,24の酸化膜性能の低下を防止することができる。
純水リンス処理を含む洗浄処理後に、熱処理又は熱酸化処理を行なう。上記の工程(C)と(D)の間で行なった熱処理又は熱酸化処理と同じ条件でよい。これにより、純水リンス処理で損傷したゲート酸化膜を回復させることができる。
工程(H):ゲート酸化膜22,24上を含むシリコン基板2上全面にポリシリコン膜を形成し、ポリシリコン膜をパターニングしてゲート電極26,28を形成する。
工程(I):イオン注入法により、ゲート電極26,28をマスクにして薄ゲート酸化トランジスタ形成領域4と厚ゲート酸化トランジスタ形成領域6にソース及びドレイン領域30,32を形成し、薄ゲート酸化トランジスタ34及び厚ゲート酸化トランジスタ36を形成する。
工程(I):イオン注入法により、ゲート電極26,28をマスクにして薄ゲート酸化トランジスタ形成領域4と厚ゲート酸化トランジスタ形成領域6にソース及びドレイン領域30,32を形成し、薄ゲート酸化トランジスタ34及び厚ゲート酸化トランジスタ36を形成する。
この実施例に示すように、半導体装置を製造する工程においては、特に、各酸化膜の形成前、レジストマスクの除去後、及びポリシリコン膜の形成前などは、シリコン基板2の表面の洗浄を行なう。この洗浄方法としては、純水リンス処理と洗浄液を用いて種々の異物をシリコン基板2の表面から除去する洗浄とを組み合わせた洗浄処理が行なわれるが、シリコン基板2の表面にゲート酸化膜12,22,24、特にゲート電極26,28下に配置されているゲート酸化膜12,22,24部分が露出した状態でシリコン基板2表面に純水リンス処理を施すと、純水リンス処理によって生じる静電破壊によりゲート酸化膜12,22,24が劣化してしまう。
本発明では、表面にゲート電極下に配置される領域のゲート酸化膜12,22,24が露出した状態のシリコン基板2に対して、純水リンス処理とその後の洗浄を施す場合には、純水リンス処理を含む洗浄を行なった後に、熱処理又は熱酸化処理を施すことにより、純水リンス処理によって劣化したゲート酸化膜12,22,24を回復させることができ、ゲート酸化膜12,22,24の信頼性を回復させることができる。
本発明では、表面にゲート電極下に配置される領域のゲート酸化膜12,22,24が露出した状態のシリコン基板2に対して、純水リンス処理とその後の洗浄を施す場合には、純水リンス処理を含む洗浄を行なった後に、熱処理又は熱酸化処理を施すことにより、純水リンス処理によって劣化したゲート酸化膜12,22,24を回復させることができ、ゲート酸化膜12,22,24の信頼性を回復させることができる。
図3に定電流TDDB評価を示す。図において、横軸はウェハ上に形成されたゲート酸化膜に流れた電荷量Qbd(C/cm2)、縦軸は累積故障率(Ln(-Ln(1-F)))を示している。サンプルは、P型のシリコン基板2に100Åの膜厚に厚いゲート酸化膜24を形成し、ゲート電極を10000μm2に形成したMOS構造のものを用い、ゲート電極に電流ストレスを−0.1A/cm2を与えた。「アニ−ルあり」は洗浄処理後に熱処理を行なった場合を示しており、「アニ−ルなし」は洗浄処理後に熱処理を行なわなかった場合を示している。
図3に示されるように、洗浄処理後に熱処理を行なわなかった場合(アニ−ルなし)に比べて、洗浄処理後に熱処理を行なった場合(アニ−ルあり)には初期故障がなくなり、偶発故障も減少していることがわかる。このことから、純水リンスを含む洗浄処理の後に熱処理を行なうことで、純水リンス時の静電破壊によって損傷したゲート酸化膜が熱処理によって回復していることが確認できる。
したがって、半導体ウェハ2の表面にゲート酸化膜が露出した状態で純水リンスを含む洗浄処理を行なっても、その後に熱処理を施すことによりゲート酸化膜の信頼性を回復させることができる。
したがって、半導体ウェハ2の表面にゲート酸化膜が露出した状態で純水リンスを含む洗浄処理を行なっても、その後に熱処理を施すことによりゲート酸化膜の信頼性を回復させることができる。
この実施例では、同一ウェハ上に2つの膜厚の異なる酸化膜をもつトランジスタが形成された半導体装置の製造方法について説明したが、本発明の半導体装置の製造方法は、1つのウェハ上にゲート酸化膜厚が1種類のトランジスタをもつ半導体装置、又は1つのウェハ上に2種類以上の異なるゲート酸化膜厚をもつトランジスタをもつ半導体装置に対しても適用させることができる。
この実施例では、洗浄処理においてフッ酸を含む溶液を洗浄液として用いていないが、本発明はこれに限定されるものではなく、フッ酸を用いて洗浄を行なってもよいし、純水リンスのみを洗浄処理として行なうようにしてもよい。
2 シリコン基板
4 薄ゲート酸化トランジスタ形成領域
6 厚ゲート酸化トランジスタ形成領域
8 素子分離膜
10,12 下地ゲート酸化膜
14,16 レジストマスク
22 薄いゲート酸化膜
24 厚いゲート酸化膜
26,28 ゲート電極
30,32 ソース及びドレイン領域
34 薄ゲート酸化トランジスタ
36 厚ゲート酸化トランジスタ
4 薄ゲート酸化トランジスタ形成領域
6 厚ゲート酸化トランジスタ形成領域
8 素子分離膜
10,12 下地ゲート酸化膜
14,16 レジストマスク
22 薄いゲート酸化膜
24 厚いゲート酸化膜
26,28 ゲート電極
30,32 ソース及びドレイン領域
34 薄ゲート酸化トランジスタ
36 厚ゲート酸化トランジスタ
Claims (8)
- ウェハに対しゲート酸化処理を行なって前記ウェハ上の所定の箇所にゲート酸化膜を形成した後、前記ゲート酸化膜が前記ウェハの表面に露出した状態で前記ウェハの表面に対して少なくとも純水リンス処理を含む洗浄処理を行ない、その後、前記ゲート酸化膜上にゲート電極を形成することを工程として含む半導体装置の製造方法において、
前記洗浄処理を行なった後で前記ゲート電極を形成する前に、前記ウェハに対して熱処理を施すことを特徴とする半導体装置の製造方法。 - ウェハに対しゲート酸化処理を行なって前記ウェハ上の所定の箇所にゲート酸化膜を形成した後、前記ゲート酸化膜が前記ウェハの表面に露出した状態で前記ウェハの表面に対して少なくとも純水リンス処理を含む洗浄処理を行ない、その後、前記ゲート酸化膜上にゲート電極を形成することを工程として含む半導体装置の製造方法において、
前記洗浄処理を行なった後で前記ゲート電極を形成する前に、前記ウェハに対して熱酸化処理を施すことを特徴とする半導体装置の製造方法。 - ウェハに対し2回以上のゲート酸化処理を行なって、少なくとも2種類の膜厚の異なるゲート酸化膜を形成するゲート酸化処理工程を含み、前記ゲート酸化処理工程において、それぞれの前記ゲート酸化処理後に、それぞれの前記ゲート酸化膜が前記ウェハの表面に露出した状態で少なくとも純水リンス処理を含む洗浄処理を行ない、その後、次の前記ゲート酸化処理を行なうか、又は前記ゲート酸化処理工程で形成された前記ゲート酸化膜上にゲート電極を形成することを工程として含む半導体装置の製造方法において、
前記洗浄処理を行なった後で前記ゲート電極を形成する前に、前記ウェハに対して熱処理を施すことを特徴とする半導体装置の製造方法。 - ウェハに対し2回以上のゲート酸化処理を行なって、少なくとも2種類の膜厚の異なるゲート酸化膜を形成するゲート酸化処理工程を含み、前記ゲート酸化処理工程において、それぞれの前記ゲート酸化処理後に、それぞれの前記ゲート酸化膜が前記ウェハの表面に露出した状態で少なくとも純水リンス処理を含む洗浄処理を行ない、その後、次の前記ゲート酸化処理を行なうか、又は前記ゲート酸化処理工程で形成された前記ゲート酸化膜上にゲート電極を形成することを工程として含む半導体装置の製造方法において、
前記洗浄処理を行なった後で前記ゲート電極を形成する前に、前記ウェハに対して熱酸化処理を施すことを特徴とする半導体装置の製造方法。 - 前記ゲート酸化処理工程は下地ゲート酸化膜を形成する第1ゲート酸化処理と、その後に行なう第2ゲート酸化処理を含み、前記第2ゲート酸化処理は、前記下地ゲート酸化膜を形成した領域のうちの所定の領域のみの前記下地ゲート酸化膜を除去した状態で行なって前記下地ゲート酸化膜が残存している部分の膜厚を厚膜化させることにより、同一のウェハ上に少なくとも2種類の膜厚の異なる酸化膜を形成する請求項3又は4に記載の半導体装置の製造方法。
- 前記洗浄処理では洗浄液としてフッ酸を含む溶液を用いない請求項1から5のいずれかに記載の半導体装置の製造方法。
- 前記洗浄処理は、ウェハ表面に付着した有機物を除去する第1の洗浄工程、前記ウェハ表面のパーティクルを除去する第2の洗浄工程及び前記ウェハ表面に付着した重金属を除去する第3の洗浄工程のうち少なくとも1つを含む請求項1から5のいずれかに記載の半導体装置の製造方法。
- 前記第1の洗浄工程で用いる洗浄液は硫酸過水又はオゾン水を含み、
前記第2の洗浄工程で用いる洗浄液はアンモニア過水を含み、
前記第3の洗浄工程で用いる洗浄液は塩酸過水を含む、請求項7に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005038665A JP2006228849A (ja) | 2005-02-16 | 2005-02-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005038665A JP2006228849A (ja) | 2005-02-16 | 2005-02-16 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006228849A true JP2006228849A (ja) | 2006-08-31 |
Family
ID=36989968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005038665A Pending JP2006228849A (ja) | 2005-02-16 | 2005-02-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006228849A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028534A (ja) * | 2010-07-22 | 2012-02-09 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
-
2005
- 2005-02-16 JP JP2005038665A patent/JP2006228849A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028534A (ja) * | 2010-07-22 | 2012-02-09 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6797648B2 (en) | Cleaning water for cleaning a wafer and method of cleaning a wafer | |
JP2005203508A (ja) | 半導体装置の製造方法 | |
JP4409028B2 (ja) | 半導体デバイス形成方法 | |
JP2009200365A (ja) | 基板の処理方法 | |
KR100542982B1 (ko) | 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법 | |
US20060024972A1 (en) | Silicon recess improvement through improved post implant resist removal and cleans | |
KR20010098862A (ko) | 반도체 장치의 제조 방법 | |
JP2007173840A (ja) | 半導体素子のデュアルゲート形成方法 | |
JP4840020B2 (ja) | 基板の処理方法 | |
JP2007123548A (ja) | 半導体装置の製造方法 | |
JP4755380B2 (ja) | 半導体構造の形成方法 | |
JP2008060383A (ja) | 半導体装置の製造方法 | |
JP2003313594A (ja) | 洗浄液および半導体装置の製造方法 | |
JP2006228849A (ja) | 半導体装置の製造方法 | |
JP2006049453A (ja) | 半導体装置の製造方法 | |
CN112652518B (zh) | 一种半导体器件的形成方法 | |
US7132368B2 (en) | Method for repairing plasma damage after spacer formation for integrated circuit devices | |
JP6196094B2 (ja) | 半導体素子の製造方法 | |
JP2004153076A (ja) | 半導体装置の製造方法 | |
JP2005210075A (ja) | 半導体ウエハの洗浄方法 | |
JP2004321875A (ja) | 超音波洗浄方法及び半導体装置の製造方法 | |
JPH0496329A (ja) | 半導体装置の製造方法 | |
KR100543016B1 (ko) | 박막트랜지스터의 제조 방법 | |
KR20000073897A (ko) | 반도체 소자분리 공정 중의 폴리실리콘 디펙트 방지를 위한 세정 방법 | |
CN115662879A (zh) | 一种基于自由基反应的半导体制造中裸硅表面的室温清洗法 |