JP2006222279A - ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法 - Google Patents

ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法 Download PDF

Info

Publication number
JP2006222279A
JP2006222279A JP2005034476A JP2005034476A JP2006222279A JP 2006222279 A JP2006222279 A JP 2006222279A JP 2005034476 A JP2005034476 A JP 2005034476A JP 2005034476 A JP2005034476 A JP 2005034476A JP 2006222279 A JP2006222279 A JP 2006222279A
Authority
JP
Japan
Prior art keywords
channel
type
transistor
nitrogen compound
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005034476A
Other languages
English (en)
Other versions
JP4891550B2 (ja
Inventor
Kazuhiko Matsumoto
和彦 松本
Atsuhiko Kojima
厚彦 小島
Satoru Nagao
哲 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Japan Science and Technology Agency
Original Assignee
Mitsubishi Chemical Corp
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp, Japan Science and Technology Agency filed Critical Mitsubishi Chemical Corp
Priority to JP2005034476A priority Critical patent/JP4891550B2/ja
Priority to US11/815,871 priority patent/US7902089B2/en
Priority to KR1020077017724A priority patent/KR100924668B1/ko
Priority to PCT/JP2006/302349 priority patent/WO2006085611A1/ja
Publication of JP2006222279A publication Critical patent/JP2006222279A/ja
Priority to US12/955,972 priority patent/US8008650B2/en
Application granted granted Critical
Publication of JP4891550B2 publication Critical patent/JP4891550B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 ナノチューブ状構造体をチャネルに用いたトランジスタにおいて従来とは異なる新たなｎ型トランジスタを提供する。
【解決手段】 ソース電極２とドレイン電極３とゲート電極４とソース電極２及びドレイン電極３の間に設けられたナノチューブ状構造体で形成されたｎ型のチャネル５とを備えたトランジスタ１のチャネル５上に窒素化合物の膜６を直接形成する。
【選択図】 図１

Description

本発明は、ナノチューブ状構造体をｎ型のチャネルとして備えたｎ型トランジスタ及びｎ型トランジスタセンサ、並びに、ｎ型トランジスタ用チャネルの製造方法に関する。
トランジスタは、ゲートに入力される電圧信号を、ソース電極あるいはドレイン電極から出力される電流信号に変換する素子である。ソース電極とドレイン電極との間に電圧を加えると、両者の間に形成されたチャネルに存在する荷電粒子がソース電極とドレイン電極との間を電界方向に沿って移動し、ソース電極あるいはドレイン電極から電流信号として出力される。この際、出力される電流信号の強さは荷電粒子の密度に比例する。したがって、絶縁体を介してチャネルの上方、側面、あるいは下方などに設置したゲートに電圧を加えると、チャネルに存在する荷電粒子の密度が変化するため、これを利用して、ゲート電圧を変化させることにより電流信号を変化させることができる。
また、近年、高密度集積回路（ＬＳＩ）等の更なる高集積化のために、ナノスケールのナノチューブ状構造体を用いたトランジスタが注目されている。ナノチューブ状構造体の中でも特にカーボンナノチューブを用いた技術に注目すると、一般に、カーボンナノチューブをチャネルに用いたトランジスタは、大気中ではｐ型半導体的な特性を示す。このｐ型半導体的な特性は、カーボンナノチューブ或いはカーボンナノチューブとソース電極又はドレイン電極との界面付近に吸着した酸素によるものと考えられている。詳しくは、前者は酸素によりカーボンナノチューブへホール（正孔）がドーピングされるため、また、後者はソース電極あるいはドレイン電極とカーボンナノチューブとのショットキーバリアが酸素の吸着により変調されるためと考えられている。
将来的なデバイス応用を考える上で、大気中で安定したｎ型半導体的な特性を示すカーボンナノチューブトランジスタを作製することが強く望まれている。そこで現在、ｎ型のカーボンナノチューブトランジスタを作製するための技術が種々提案されている。その例を挙げると、カリウムや有機分子などをカーボンナノチューブにドーピングする方法、有機固体電解質をソース電極、ドレイン電極及びカーボンナノチューブチャネル上にコーティングする方法、真空中や窒素雰囲気あるいは水素雰囲気中で２００℃以上の温度で熱処理を行なうことで酸素を脱離させ、その後、酸化シリコンや酸化ジルコニウム等でキャップする方法などが挙げられる（非特許文献１〜７）。
S. J. Wind, J. Appenzeller, R. Martel, V. Derycke and P. Avouris: Appl. Phys. Lett. 80 (2002) 3817-3819. S. Heinze, J. Tersoff, R. Martel, V. Derycke, J. Appenzeller and P. Avouris: Phys. Rev. Lett. 89 (2002) 106801-1-4. V. Derycke, R. Martel, J. Appenzeller and P. Avouris: Appl. Phys. Lett. 80(2002)2773-2775. J. Kong and H. Dai: J. Phys. Chem. B 105(2001)2890-2893 C. Lu, Q. Fu, S. Huang and J. Lie: Nano Lett. 4 (2004) 623-627. A. Bachtold, P. Hadley, T. Nakanishi and C. Dekker: Science 294 (2001)1317-1320. A. Javey, H. Kim, M. Brink, Q. Wang, A. Ural, J. Guo, P. Mcintyre, P. Mceuen, M. Lundstrom and H. Dai: Nature Mater. 1 (2002) 241-246.
しかしながら、非特許文献１〜７に記載のような、従来のカーボンナノチューブをチャネルに用いたｎ型のトランジスタの性能は未だ十分ではなく、更なる改良が望まれていた。例えば、カリウムをカーボンナノチューブにドーピングする場合、酸化シリコン等へのカリウムによる汚染の虞がある。また、有機分子をドーピングしたカーボンナノチューブは耐熱性が低下する場合があると考えられる。
さらに、有機電解質をカーボンナノチューブにコーティングした場合、固体電界質は、耐熱性が低く、トランジスタの耐熱性が十分でなくなる虞がある。
また、熱処理をしてからキャップする場合には、熱処理の手間がかかる。更に、酸化シリコンを成膜する場合には、低温化のためにプラズマ化学気相堆積法（ｐ−ＣＶＤ）を用いる場合が一般的であるが、プラズマと酸素とによりカーボンナノチューブがダメージを受ける場合がある。
また、チャネルとして他のナノチューブ状構造体を用いた場合も、同様にｎ型のトランジスタの性能は十分ではなかった。
本発明は上記の課題に鑑みて創案されたもので、ナノチューブ状構造体をチャネルに用いたトランジスタにおいて、従来とは異なる新たなｎ型トランジスタ及びそれを用いたｎ型トランジスタセンサ、並びに、ｎ型トランジスタ用チャネルの製造方法を提供することを目的とする。
本発明の発明者らは上記課題に鑑みて鋭意検討した結果、ｐ型の半導体特性を示すナノチューブ状構造体をチャネルに用いたトランジスタに、所定の温度条件下で窒素化合物の膜を形成させることにより、ｎ型のトランジスタを得ることが可能であることを見出し、本発明を完成させた。
即ち、本発明の要旨は、ソース電極と、ドレイン電極と、ゲート電極と、該ソース電極及び該ドレイン電極の間に設けられたナノチューブ状構造体で形成されたｎ型のチャネルと、該チャネル上に直接形成された窒素化合物の膜とを備えることを特徴とする、ｎ型トランジスタに存する（請求項１）。これにより、ナノチューブ状構造体をチャネルに用いた新たなｎ型トランジスタを得ることができる。
このとき、該ナノチューブ状構造体は、カーボンナノチューブであることが好ましい（請求項２）。
また、該窒素化合物は、窒化シリコンであるであることが好ましい（請求項３）。
さらに、該ゲート電極は、該窒素化合物の膜を介して該チューブ上に形成されたトップゲートであることが好ましい（請求項４）。
さらに、本発明の別の要旨は、ソース電極と、ドレイン電極と、該ソース電極及び該ドレイン電極の間に設けられたナノチューブ状構造体で形成されたｎ型のチャネルと、該チャネル上に直接形成された窒素化合物の膜とを備え、検出対象を該チャネルを流れる電流の変化として検知することを特徴とする、ｎ型トランジスタセンサに存する（請求項５）。これにより、ナノチューブ状構造体をｎ型チャネルとして用いた高感度なトランジスタセンサを得ることができる。
また、本発明の更に別の要旨は、ｐ型半導体的な特性を示すナノチューブ状構造体に、酸素濃度１％以下、温度２００℃以上１６００℃以下の条件下、窒素化合物の原料ガスの存在下において、窒素化合物の膜を直接に形成させる工程を有することを特徴とするｎ型トランジスタ用チャネルの製造方法に存する（請求項６）。これにより、ナノチューブ状構造体をチャネルに用いた新たなｎ型トランジスタ用チャネルを、従来よりも簡単に得ることができる。また、これにより、ナノチューブ状構造体をチャネルに用いた新たなｎ型トランジスタも、従来よりも簡単に得ることができる。
本発明のｎ型トランジスタ並びにｎ型トランジスタの製造方法によれば、従来とは異なる新たなｎ型トランジスタを得ることができる。
また、本発明のｎ型トランジスタセンサによれば、ナノチューブ状構造体をｎ型チャネルとして用いた高感度なトランジスタセンサを得ることができる。
以下、本発明について実施の形態を示して説明するが、本発明は以下の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において任意に組み合わせて実施することができる。
［Ｉ．ｎ型トランジスタ］
図１は、本発明のｎ型トランジスタの一実施形態について、その概要を模式的に表わす断面図である。
図１に示すように、本実施形態のｎ型トランジスタ１は、ソース電極２と、ドレイン電極３と、ゲート電極４と、ナノチューブ状構造体で形成されたｎ型の半導体的特性を示すチャネル（以下適宜、「ｎ型チャネル」という）５と、ｎ型チャネル５上に直接形成された窒素化合物の膜（以下適宜、「窒素化合物膜」という）６とを備える。また、通常、これらは基板７に設けられる。
（１．基板）
基板７は、絶縁性を有する基板であれば任意の素材で形成された基板を用いることができるが、通常は、絶縁性基板、又は、絶縁された半導体基板を用いる。なお、本明細書において絶縁性という場合には、特に断らない限り電気絶縁性のことを指し、絶縁体という場合には、特に断らない限り電気絶縁体の事を指す。
絶縁性基板は、絶縁体で形成された基板である。絶縁性基板を形成する絶縁体の具体例としては、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化チタン、弗化カルシウム、アクリル樹脂、ポリイミド、テフロン（登録商標）等が挙げられる。なお、絶縁体は１種を単独で用いても良く、２種以上を任意の組み合わせ及び比率で併用しても良い。
また、半導体基板は、半導体で形成された基板である。半導体基板を形成する半導体の具体例としては、シリコン、ガリウム砒素、窒化ガリウム、酸化亜鉛、インジウム燐、炭化シリコン等が挙げられる。なお、半導体は１種を単独で用いても良く、２種以上を任意の組み合わせ及び比率で併用しても良い。
さらに、半導体基板を絶縁する方法は任意であるが、通常は、絶縁体で被覆して絶縁することが望ましい。半導体基板の上に絶縁膜を形成して絶縁する場合、被覆に用いる絶縁体の具体例としては、上記の絶縁性基板を形成する絶縁体と同様のものが挙げられる。
また、基板７として絶縁した半導体基板を用いる場合には、この半導体基板は、ゲート電極（バックゲート）としても機能させることも可能である。ただし、絶縁した半導体基板をゲート電極に用いる場合、その基板７は電気抵抗が小さいことが望ましく、例えば、高濃度にドナーあるいはアクセプタが添加され、抵抗率が低く金属的伝導性を示す半導体を用いた半導体基板が望ましい。
さらに、基板７の形状は任意であるが、通常は平板状に形成する。また、その寸法についても特に制限は無いが、基板７の機械的強度を保つため１００μｍ以上であることが好ましい。なお、図１では絶縁性基板を基板１として用いる例を示している。
（２．ソース電極、ドレイン電極）
ソース電極２は、本実施形態のｎ型トランジスタ１のキャリアを供給できる電極であれば他に制限は無い。また、ドレイン電極３は、本実施形態のｎ型トランジスタ１のキャリアを受け取ることができる電極であれば、他に制限は無い。よって、ソース電極２及びドレイン電極３は公知のものを任意に用いることができる。ただし、本実施形態のｎ型トランジスタ１を、後述する本発明のｎ型トランジスタ用チャネルの製造方法を用い、窒素化合物膜形成工程を経て製造する場合には、当該製造方法での窒素化合物膜６の形成時の温度条件よりも高い耐熱性を備えるようにすることが好ましい。また、ソース電極２及びドレイン電極３は、通常、同一の基板７上に設けられる。
また、ソース電極２及びドレイン電極３はそれぞれ任意の導体で形成することができ、具体例としては、金、白金、チタン、クロム、炭素、炭化チタン、タングステン、モリブデン、クロムケイ化タングステン、窒化タングステン、多結晶シリコンなどが挙げられる。また、ソース電極２、ドレイン電極３を形成する導体は、１種を単独で用いても良く、２種以上を任意の組み合わせ及び比率で併用しても良い。
さらに、ソース電極２及びドレイン電極３の寸法、形状、形成方法も任意である。ただし、本実施形態のｎ型トランジスタ１の性能を向上させるためには、先端（チャネルに接続された部分）の形状が急峻な形状であることが望ましい。
（３．ゲート電極）
ゲート電極４は、本実施形態のｎ型トランジスタ１のｎ型チャネル５にゲート電圧を印加することができ、ソース電極２、ドレイン電極３及びｎ型チャネル５と電気的に絶縁されているものであれば他に制限は無く、本発明の効果を著しく損なわない限り任意のものを用いることができる。
したがって、ゲート電極４を構成する導体は任意であり、例えば、金、白金、チタン、炭化チタン、タングステン、ケイ化タングステン、窒化タングステン、アルミニウム、モリブデン、クロム、多結晶シリコンなどで形成することができる。なお、ゲート電極４の材料である導体は１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で併用しても良い。
また、ゲート電極４の形状も任意である。
さらに、ゲート電極４を形成する位置も任意である。ただし、通常は、ゲート電極４は、対応するソース電極２及びドレイン電極３が設置された基板７に対し、ｎ型チャネル５と反対の面に固定されたゲート電極４であるバックゲート、ｎ型チャネル５と同一の面でｎ型チャネル５の近傍に形成されたゲート電極７であるサイドゲート、並びに、窒素化合物膜６を介してｎ型チャネル５上に形成されたトップゲートのいずれかとして形成される。
なかでも、ゲート電極４はトップゲートとして形成することが好ましい。ナノチューブ状構造体をｎ型チャネル５として用いたｎ型トランジスタは、製造プロセスが容易であることから、通常は、ゲート電極４として基板７裏面からゲート電圧を印加するバックゲート型が主流である。しかし、バックゲート型では、同一基板７上に２以上のｎ型トランジスタ１を形成した場合に基板７上の全てのｎ型トランジスタに同時にゲート電圧を印加してしまう。このことから、将来的な集積化等を考える上では、ｎ型トランジスタ１のｎ型チャネル５の一つ一つに電圧を印加できるトップゲート型のｎ型トランジスタが望まれるためである。
また、本実施形態のｎ型トランジスタ１においては、ゲート電極４をトップゲートとして形成することにより、本実施形態のｎ型トランジスタ１をセンサに用いた場合のセンシング能力を向上させることができる点からも、ゲート電極４はトップゲートとして形成することが好ましい。なお、上記のセンシング能力の向上は、絶縁膜を薄くし、また、絶縁膜として高誘電率の膜を用いることによって、相互コンダクタンス（ゲート電圧に対するドレイン電流の変化率）が向上し、ゲート絶縁膜表面での電荷密度による電位の変化を高感度に検出できるようになったために得られるものと推察される。図１においても、ゲート電極４はトップゲートとして構成されているものとする。
ただし、本実施形態のｎ型トランジスタ１を、例えばイオン感応性電界効果トランジスタ（ＩＳＦＥＴ）などのセンサとして用いる場合は、通常、ｎ型トランジスタ１にはゲート電極４を設けず絶縁膜（例えば、窒素化合物膜６など）に検体液を直接接触させ、参照電極（図示省略）を用いて検体液を介してｎ型チャネル５に電圧を印加するようにする。金属のように自由電子密度が大きいもので形成した部材（ここでは、ゲート電極４）が検体に接触すると、センシング能力を十分に発揮できなくなる虞があるためである。
また、ゲート電極４の形成は、窒素化合物膜６を形成する前後のどちらで行なってもよいが、ゲート電極４をトップゲート又はバックゲートとして形成する場合、通常は、ｎ型チャネル５及び窒素化合物膜６の形成後にゲート電極形成を行なうことが好ましい。一方、ゲート電極４をサイドゲートとして形成する場合、通常は、チャネル（ｐ型、ｎ型とも含む）５及び窒素化合物膜６の形成前にゲート電極形成を行なうことが好ましい。これらは、ゲート電極４の形成を簡単に行なうためである。
さらに、ゲート電極４の寸法および形状は任意である。ただし、ゲート電極４はできるだけｎ型チャネル５に近い位置に設置することが好ましい。
また、ゲート電極４は、１個のみを単独で設けても良く、２個以上設けてもよい。したがって、例えばゲート電極４として、トップゲート、サイドゲート及びバックゲートのうちの２個以上を組み合わせて用いることも可能である。
さらに、ゲート電極４の形成方法も任意であるが、通常は、フォトリソグラフィー法を用いてパターニングすることにより形成する。
（４．ｎ型チャネル）
一般に、トランジスタにおいて、チャネルは、ソース電極２及びドレイン電極３の間に設けられ、ソース電極２及びドレイン電極３の間の電流の通路となりうるようにものである。本実施形態のｎ型トランジスタ１においては、ｎ型チャネル５として、その半導体特性がｎ型を示すナノチューブ状構造体を用いる。ここで、ナノチューブ状構造体とは、ナノスケールのチューブ状の構造体のことを言い、通常、その長手方向に直交する断面の直径が０．４ｎｍ以上５０ｎｍ以下のものをいう。
ナノチューブ状構造体は電荷輸送体として用いることができ、直径が数ナノメートルの一次元量子細線構造を有するため、これをｎ型トランジスタ１のｎ型チャネル５に用いた場合には、従来のトランジスタに比べてそのゲート容量が著しく低減する。したがって、後述する本発明のｎ型トランジスタセンサなどのセンサに本実施形態のｎ型トランジスタ１を適用した場合、特定物質及び検出対象物質の間の相互作用により生じるゲート電圧の変化は極めて大きくなり、ｎ型チャネル５に存在する荷電粒子の密度の変化は著しく大きくなる。
ナノチューブ状構造体の具体例としては、カーボンナノチューブ、ボロンナイトライドナノチューブ、チタニアナノチューブ等が挙げられる。従来の技術では、半導体微細加工技術を用いても、１０ｎｍ級のチャネルの形成は困難であったが、これらのナノチューブ状構造体を用いることにより、従来よりも微細なｎ型チャネル５を形成することができる。
また、ナノチューブ状構造体の具体的な形状に特に制限は無いが、例えば、構造体の長手方向の長さと、これに垂直な方向のうち最も長い一方向の長さとの比が１０以上１００００以下の範囲にある形状が挙げられる。また、ロッド状（断面形状が略円形）、リボン状（断面形状が扁平な略方形）等の各形状を含む。
さらに、ｎ型チャネル５は、室温においてソース電極２及びドレイン電極３の間に弛んだ状態で設けられていることが好ましい。これにより、温度変化によってｎ型チャネル５が破損する可能性を小さくすることができる。
また、ｎ型チャネル５の数は任意であり、１本でも、２本以上であってもよい。さらに、ｎ型チャネル５と組み合わせて、ｐ型チャネルも用いるようにしても良い。
また、本実施形態のｎ型トランジスタ１においては、ｎ型チャネル５はｎ型の半導体的特性を示す。ここで、チャネル５がｎ型の半導体的特性を示すということは、室温大気中でゲート電圧を−５Ｖから＋５Ｖまでスイープさせながら印加し、ソース電極２とドレイン電極３と間にドレイン電圧を０．１Ｖ印加した時にチャネル５に流れるドレイン電流がゲート電圧の増加に伴い増加するか減少するかの判定を行なうことにより確認することができる。具体的には、上記操作の結果、ドレイン電流が増加すればｎ型の半導体的特性、減少すればｐ型の半導体的特性を当該チャネル５が示しているものと確認できる。
ｎ型の半導体的特性を示すｎ型チャネル５を備えることにより、本実施形態のｎ型トランジスタ１は、ｐ型の半導体特性を示すチャネルを用いたｐ型トランジスタと組み合わせて相補型回路を作製できる。この相補型回路はエネルギー効率がよく、低消費電力で集積化には欠かせない回路である。また、ｐ−ｎ接合（ダイオード）を作製することもできるようになる。
ところで、一般に、チャネル（ｎ型チャネル５を含む）の構成によって、トランジスタは電界効果トランジスタと単一電子トランジスタとに分けられる。両者の違いは、チャネルが量子ドット構造を有しているかに応じて区別され、チャネルが量子ドット構造を有していないトランジスタは電界効果トランジスタとなり、チャネルが量子ドット構造を有しているトランジスタは単一電子トランジスタとなる。したがって、ｎ型チャネル５を形成する場合には、本実施形態のｎ型トランジスタ１を電界効果トランジスタと単一電子トランジスタとのいずれにするかに応じて、形成するｎ型チャネル５を選択することが好ましい。
以下、電界効果トランジスタのチャネル（以下適宜、「ＦＥＴチャネル」という）と、単一電子トランジスタのチャネル（以下適宜、「ＳＥＴチャネル」という）とについて、それぞれ説明する。なお、ＦＥＴチャネルとＳＥＴチャネルとを区別しないで指す場合、単に「チャネル」という。また、上述のように電界効果トランジスタと単一電子トランジスタとはチャネルによって区別することができるため、ＦＥＴチャネルを有するトランジスタは電界効果トランジスタであり、ＳＥＴチャネルを有するトランジスタは単一電子トランジスタと認識すべきである。
ＦＥＴチャネルは、電界効果トランジスタにおいて、電流の通路として機能することになる。
なお、ナノチューブ状構造体は、そのカイラリティに応じて半導体的な電気的性質及び金属的な電気的性質の両方を示すが、本実施形態のｎ型トランジスタのｎ型チャネルをＦＥＴチャネルにする場合、ナノチューブ状構造体は、その電気的性質として半導体的性質を有することがより望ましい。なお、ナノチューブ状構造体が金属的か半導体的かを確認する手法の例としては、ラマン分光法でカーボンナノチューブのカイラリティを決定することにより確認する手法や、走査トンネル顕微鏡（ＳＴＭ）分光法を用いてカーボンナノチューブの電子状態密度を測定することにより確認する手法が挙げられる。
一方、ＳＥＴチャネルもＦＥＴチャネルと同様、単一電子トランジスタにおいて電流の通路として機能することになる。
ただし、ＦＥＴチャネルと異なり、ＳＥＴチャネルは量子ドット構造を有する。したがって、ＳＥＴチャネルは量子ドット構造を有する物質で形成することになる。このため、ナノチューブ状構造体の中でも、量子ドット構造を有するナノチューブ状構造体でＳＥＴチャネルを形成する。その具体例を挙げると、欠陥を導入したカーボンナノチューブをＳＥＴチャネルとして用いることができる。詳しくは、欠陥と欠陥との間に通常０．１ｎｍ以上５０ｎｍ以下の量子ドット構造を有するカーボンナノチューブをＳＥＴチャネルとして用いることができる。
前記の量子ドット構造を有するカーボンナノチューブに制限は無く、本発明の効果を著しく損なわない限り任意のものを用いることができるが、例えば、欠陥を有さないカーボンナノチューブに、水素、酸素、アルゴンなどの雰囲気ガス中での加熱、あるいは酸溶液等中での煮沸などの化学的処理を施すことによって欠陥を導入して作製したものなどを用いることができる。
ナノチューブ状構造体に欠陥を導入することにより、ナノチューブ状構造体内に欠陥と欠陥との間に領域が数ナノメートルの大きさの量子ドット構造が形成され、さらにゲート容量は低減する。量子ドット構造を有するナノチューブ状構造体においては、量子ドット構造内への電子の流入が制限されるクーロンブロッケイド現象が生じるため、そのようなナノチューブ状構造をｎ型チャネルに用いれば単一電子トランジスタが実現される。
また、ＳＥＴチャネルがＦＥＴチャネルと異なるもう一つの点としては、ナノチューブ状構造体をＳＥＴチャネルとして用いる場合、それらは電気的特性として金属的性質を有することが好ましい。なお、ナノチューブ状構造体が金属的か半導体的かを確認する手法の例としては、ＦＥＴチャネルの説明において上述したものと同様の手法を用いることができる。
（５．窒素化合物膜）
窒素化合物膜６は、ｎ型チャネル５上に直接形成された窒素化合物の膜である。
窒素化合物膜６を形成する窒素化合物は窒素を含有する絶縁性の化合物であれば他に制限は無く、本発明の効果を著しく損なわない限り任意であるが、例えば、窒化ボロン、窒化アルミニウム、窒化シリコンを用いることができる。なかでも、窒化シリコンが好ましい。なお、窒素化合物は１種を単独で用いても良い、２種以上を任意の組み合わせ及び比率で併用しても良い。
さらに、窒素化合物膜６は、ｎ型トランジスタ１の高性能化の観点からは、可能な限り比誘電率が高い材料で形成されることが好ましい。具体的には、比誘電率が通常３以上、好ましくは７以上であることが望ましい。これにより、窒素化合物膜６を絶縁層として機能させることが可能となる。
また、窒素化合物膜６の厚みに特に制限は無く、本発明の効果を著しく損なわない限り任意である。ただし、窒素化合物膜６は、ｎ型トランジスタ１の高性能化のためには、チャネル上の窒素化合物膜は、リーク電流が問題にならない範囲でなるべく薄く形成することが望ましい。ただし、あまり薄すぎるとトンネル電流等によるリーク電流が著しく増大する虞があるので、通常０．５ｎｍ以上、好ましくは１ｎｍ以上、より好ましくは２ｎｍ以上とすることが望ましい。
さらに、窒素化合物膜６は、他の膜を介さずに直接ｎ型チャネル５表面に形成されるようにする。この際、ｎ型チャネル５表面の少なくとも一部に直接形成することができればよいが、ｎ型チャネル５表面全体に直接、窒素化合物膜６を形成することがより好ましい。これにより、ｎ型チャネル５を酸素から保護され安定したｎ型のチャネルにすることができる。また、窒素化合物膜６は、ソース電極２やドレイン電極３の絶縁膜として、これらの両電極の表面の一部又は全部にも形成するようにしてもよい。
また、窒素化合物膜６には、窒素化合物以外の成分が含有されていても良い。これらの他の成分としては、例えば、炭素、水素、アンモニア、塩素、酸素、アルゴン、ヘリウムなどが挙げられる。これらが窒素化合物膜６に含有されていることにより、窒素化合物膜６の誘電率の制御が可能となるという利点がある。ただし、窒素化合物膜６は主に窒素化合物により形成されていることが好ましく、具体的には、窒素化合物膜６の通常５０原子％以上、好ましくは８０原子％以上、より好ましくは９０原子％以上が窒素化合物により形成されるようにすることが望ましい。
さらに、窒素化合物膜６は絶縁性を備えているため絶縁膜として用いることができ、これにより、ｎ型チャネル５がトップゲート４や配線等に接触して短絡が生じることを防止することができる。
なお、窒素化合物膜６は、ｎ型チャネル５表面のみならず、基板７、ソース電極２、ドレイン電極３及びゲート電極４の表面などに対しても、本発明の効果を著しく損なわない範囲において任意に形成するようにしてもよい。
（６．その他の部材）
本実施形態のｎ型トランジスタ１には、上記のソース電極２、ドレイン電極３、ゲート電極４、ｎ型チャネル５及び窒素化合物膜６以外にも、他の部材、膜などを設けるようにしても良い。
例えば、基板７の表面や、窒素化合物膜６の表面に、その他の絶縁膜を形成するようにしても良い。これらの絶縁膜は、チャネル５や各電極２，３，４などを保護したり、チャネル５により確実に電流を流れるようにしたりするためのものである。このような絶縁膜は絶縁性の任意の材料で形成することができるが、例えば、フォトレジスト（感光性樹脂）、アクリル樹脂、エポキシ樹脂、ポリイミド、テフロン（登録商標）などの高分子材料、アミノプロピルエトキシシランなどの自己組織化膜、ＰＥＲ−フルオロポリエーテル、フォンブリン（商品名）などのルブリカント、フラーレン類化合物、あるいは酸化シリコン、弗化ケイ酸塩ガラス、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ＭＬＱ（Ｍｅｔｈｙｌ Ｌｉｓｅｓｑｕｉｏｘａｎｅ）、多孔質シリカ、窒化シリコン、酸化アルミニウム、酸化チタン、弗化カルシウム、ダイヤモンド薄膜などの無機物質を用いることができる。また、これらは１種を単独で用いても良く、また、２種以上を任意の組み合わせ及び比率で併用しても良い。
（７．効果）
本実施形態のｎ型トランジスタ１によれば、ナノチューブ状構造体をｎ型チャネル５に用いた新たなｎ型トランジスタを提供することができる。
また、本実施形態のｎ型トランジスタ１は、空気中で安定であるため、経時的に空気中の酸素によってｎ型チャネル５がｐ型の半導体的特性を示すようになることを抑制することができる。なお、ここで大気中で安定というのは、温度２６℃、相対湿度２６％の大気中に、窒素化合物膜６の形成後、通常１週間以上、好ましくは１ヶ月以上、より好ましくは１年以上、さらに好ましくは１０年以上放置した後に、バックゲートを作製し、その半導体特性を評価してもｎ型の半導体的特性を示すことをいう。
さらに、本実施形態のｎ型トランジスタは、従来よりも耐熱性に優れている。従来、有機分子や固体電解質を用いてｎ型トランジスタを製造していた場合には、有機分子や固体電解質は耐熱性が十分でないためｎ型トランジスタも十分な耐熱性を備えていなかった。しかし、本実施形態のｎ型トランジスタ１は、そのｎ型チャネル表面を覆う窒化シリコンなどの窒素化合物が耐熱性に優れるため、例えば１２００℃程度までの優れた耐熱性を発揮することができるのである。
また、本実施形態のｎ型トランジスタ１においては、従来用いられてきたような酸素を含有する保護膜を用いず、窒素化合物からなる窒素化合物膜６を用いてｎ型チャネル５を保護するようにしているため、種々の利点を得ることも可能である。
例えば、窒素化合物膜６中に酸素が存在しない、若しくは、所定値以下しか存在しないことにより、ｎ型チャネル５のｎ型の半導体的特性を安定した状態で保持できるという利点を得ることができる。このように、本実施形態のｎ型トランジスタ１を、ソース電極２と、ドレイン電極３と、ゲート電極４と、該ソース電極２及びドレイン電極３の間に設けられたナノチューブ状構造体で形成されたｎ型のチャネル５と、該チャネル５上に直接形成された酸素を所定値以下しか含有しない絶縁体の膜（即ち、窒素化合物膜）６とを備えて構成するようにすることは、多くの利点を得ることができる優れた技術である。
［ＩＩ．製造方法］
本発明のｎ型トランジスタ用チャネルの製造方法では、ｐ型半導体的な特性を示すチャネルであるナノチューブ状構造体に、酸素濃度１％以下、温度２００℃以上１６００℃以下の条件下、窒素化合物の原料ガスの存在下において、窒素化合物の膜を直接に形成させる工程（窒素化合物膜形成工程）を行なうにより、上記のｐ型半導体的な特性を示すナノチューブ状構造体の半導体的な特性をｎ型に変えると共に、ナノチューブ状構造体の表面に本発明に係る窒素化合物膜を形成して、ｎ型トランジスタ用チャネルを得ることができる。
したがって、上記の窒素化合物膜形成工程を経ることによって、ｐ型半導体的な特性を有するナノチューブ状構造体を有する、トランジスタ又はその製造途中の素子（基板にソース電極、ドレイン電極、ゲート電極のうちの一部を備えたもの、等）から、ｎ型チャネルを備えたトランジスタを製造することができる。この方法を、以下適宜、「本発明のｎ型トランジスタの製造方法」という。
以下、本発明のｎ型トランジスタ用チャネルの製造方法とともに、本発明のｎ型トランジスタの製造方法について、一実施形態を示して説明する。
［１．ｐ型のチャネルの用意］
本実施形態のｎ型トランジスタを製造するには、まず、ｐ型の半導体的特性を示すナノチューブ構造体のチャネル（以下適宜、「ｐ型チャネル」という）を備えたトランジスタ又はその製造途中の素子を用意する。具体的方法は任意であるが、例えば、ｐ型チャネルを形成するナノチューブ状構造体としてカーボンナノチューブを用いる場合には、以下に示す工程により用意することができる。
［１−１．ｐ型チャネルの形成］
図２（ａ），（ｂ）は、カーボンナノチューブを用いたチャネルの作製方法の各工程における操作を説明するための模式的な断面図である。なお、図２（ａ），（ｂ）において、図１と実質的に同様のものを表わす符号は、図１と同様のものを用いることとする。
チャネルの形成方法に制限は無く任意であるが、ｎ型チャネル５として使用するカーボンナノチューブは、通常、その位置と方向とを制御して形成する。このため、通常はフォトリソグラフィー法などによりパターニングした触媒（成長触媒）８を利用して、カーボンナノチューブの成長位置と方向とを制御して作製する。具体的には、例えば、以下の工程（１）〜（４）を行ない、カーボンナノチューブからなるｐ型チャネルを形成することができる。なお、図２（ａ），（ｂ）においては、ｐ型チャネルとカーボンナノチューブとは同じものを表わしているため、両者を同様の符号５′で示す。
工程（１）：基板７上にフォトレジスト（図示省略）をパターニングする。
工程（２）：金属の触媒８を蒸着する。
工程（３）：リフトオフを行ない、触媒８のパターンを形成する。｛図２（ａ）｝
工程（４）：原料ガスを流して、熱ＣＶＤ法により触媒８間にカーボンナノチューブ５′を形成する。｛図２（ｂ）｝
以下、各工程について説明する。
まず、工程（１）において、カーボンナノチューブ５′を形成しようとする位置及び方向に応じて形成するパターンを決定し、そのパターンに合わせて基板７上にフォトレジストでパターニングを行なう。
次に、工程（２）において、パターニングを行なった基板７の表面に、触媒８となる金属を蒸着する。触媒８となる金属の例としては、鉄、ニッケル、コバルトなどの遷移金属、あるいはそれらの合金などが挙げられる。
続いて、工程（３）において、図２（ａ）に示すように、触媒８の蒸着後、リフトオフを行なう。リフトオフにより、フォトレジストは基板７から除去されるため、フォトレジスト表面に蒸着された触媒もともに基板７から除去される。これにより、工程（１）で形成したパターンに合わせて触媒８のパターンが形成される。
最後に、工程（４）において、図２（ｂ）に示すように、ＣＶＤ炉で、高温においてメタンガスやアルコールガスなどのナノチューブ用原料ガスを流し、触媒８と触媒８との間にカーボンナノチューブ５′を形成する。高温においては、触媒８は直径数ｎｍの微粒子状になり、これを核としてカーボンナノチューブ５′が成長する。なお、ここで高温とは、３００℃以上１２００℃以下を指す。
以上のように、工程（１）〜工程（４）によってカーボンナノチューブ５′を形成することができる。
また、本実施形態のｎ型トランジスタ１を単一電子トランジスタとして製造する場合には、この後の工程において、カーボンナノチューブ５′に酸化処理によって欠陥を導入し、量子ドットを作製するようにしても良い。これにより、ＳＥＴチャネルを作製することができる。
形成されたカーボンナノチューブ５′は、この段階では、通常、チャネルとして用いた場合にｐ型の半導体的特性を示すｐ型チャネル５′として機能するようになっている。
［１−２．ソース電極及びドレイン電極の形成］
次に、図３に示すように、カーボンナノチューブ５′の両端にオーミック電極等を用いてソース電極２及びドレイン電極３を形成する。
ソース電極２やドレイン電極３の形成には公知の方法を任意に用いることができるが、一般的には、フォトリソグラフィー法を用いる。この際、ソース電極２やドレイン電極３はカーボンナノチューブ５′の先端に取り付けてもよいし、側面に取り付けてもよい。また、ソース電極２やドレイン電極３の電極形成の際に、よりよい電気的接続を目的として、３００℃〜１０００℃の範囲の熱処理を行なうようにしても良い。
なお、図３は本実施形態のｎ型トランジスタの製造方法を説明するため、ソース電極及びドレイン電極の形成時の様子を説明するための模式的な断面図である。また、図３において、図１及び図２と実質的に同様のものを表わす符号は、図１及び図２と同様のものを用いることとする。
［１−３．ゲート電極の形成］
また、適宜、後述する窒素化合物膜形成工程の前又は後に、ゲート電極４を形成する。ゲート電極４の形成方法は任意であるが、例えば、ソース電極２やドレイン電極３の形成方法と同様にして形成することができる。
［２．窒素化合物膜形成工程］
窒素化合物膜形成工程では、用意したｐ型チャネル５′に、所定の条件下、窒素化合物の原料ガスの存在下において、ｐ型チャネル５′の表面に窒素化合物膜６を直接に形成し、これにより、ｎ型の半導体的な性質を示すｎ型チャネル５を得る。
ここで、窒素化合物膜６を形成する対象であるｐ型チャネル５′の状態は、基板７上にｐ型チャネル５′だけが形成されている状態の素子でもよく、ｐ型チャネル５′にソース電極２及びドレイン電極３の一方又は両方が形成されている状態の素子でも良く、さらに、ｐ型チャネル５′、ソース電極２、ドレイン電極３及びゲート電極４を備えた状態の素子（即ち、ｐ型のトランジスタ）であってもよい。通常は、基板７上にｐ型チャネル５′を形成しその両端にソース電極２及びドレイン電極３両方が形成されている状態、又は、基板７上にｐ型チャネル５′、ソース電極２、ドレイン電極３及びゲート電極４を備えた状態の素子に対して窒素化合物膜６の形成を行なう。
ただし、本実施形態においては、窒素化合物膜６を形成する際、系内は不活性雰囲気あるいは還元性雰囲気にするようにする。具体的な雰囲気の条件については、窒素化合物膜６の種類や組成などに応じて適宜設定すれば良いが、具体的には、系内の酸素濃度を、通常１体積％以下、好ましくは０．０１体積％以下、より好ましくは０．００１体積％以下とする。この範囲の上限を上回ると酸素によりｐ型チャネル５′やｎ型チャネル５がダメージを受けたり、ｐ型チャネル５′がｎ型チャネル５にならなかったりする虞がある。
なお、通常用いられる熱ＣＶＤ法においては、窒素化合物膜６の形成の際には系内に窒素化合物の原料となる気体（以下適宜、「原料ガス」という）を充満又は流通させ、系内では原料ガスの基板表面での気相化学反応（熱分解、還元、置換反応など）によって窒素化合物生成反応を行なわせることになる。したがって、熱ＣＶＤ法では、窒素化合物膜６を形成する時点においては系内に原料ガス及び適宜用いられる不活性ガス、還元性ガス、キャリアガス等が充満又は流通し、特別な制御を行なわなくても系内雰囲気を上記の酸素濃度以下とさせることが可能となる。よって、上記のように雰囲気中の酸素濃度を制御して不活性雰囲気或いは還元性雰囲気とするのは、熱ＣＶＤ法を用いる場合には、通常は、窒素化合物膜６形成前後の温度調整工程、即ち、昇温工程及び降温工程において行なうようにすることが望ましい。
さらに、窒素化合物膜６の形成の際には、窒素化合物膜６を形成する対象となるｐ型チャネル５′の温度を、温度２００℃以上、好ましくは５００℃以上、より好ましくは７００℃以上、また、通常１６００℃以下、好ましくは１０００℃以下、より好ましくは９００℃以下とする。この範囲を外れると、良質な窒素化合物膜６を成膜できなくなる虞がある。なお、上記ｐ型チャネル５′の温度は、通常はｐ型チャネル５′を設けた基板７の温度と同様であるため、通常は、この基板７の温度が上記範囲内であればよい。
上記の条件を満たす限り、窒素化合物膜６を形成する際の反応条件は本発明の効果を著しく損なわない範囲内において任意である。
例えば、系内には不活性ガスや還元性ガスを充填又は流通させるようにしてもよい。これにより、酸素濃度を確実に低下させ、窒素化合物膜６を形成する系内を確実に不活性雰囲気とすることができる。ここで不活性ガスとは、窒素、ヘリウム、ネオン、アルゴン、クリプトンなどが挙げられる。また、還元性ガスとしては、水素などが挙げられる。
また、圧力条件は任意であるが、通常、圧力条件は常圧又は減圧下において行なう。具体的には、通常１Ｐａ以上、好ましくは１０Ｐａ以上、また、通常１．０１３ＭＰａ以下、好ましくは１ｋＰａ以下とすることが望ましい。圧力条件をこの範囲内とすることにより、原料ガスの平均自由工程が長くなるため均一な膜が得やすくなる。
また、窒素化合物膜６をｐ型チャネル５′の表面に直接形成するには、上記の温度条件及び酸素濃度条件下に設定された系内において、窒素化合物の原料を気体状態で存在させ、その原料（以下適宜、「原料ガス」という）を、ｐ型チャネル５′表面を含む素子表面で反応させて、ｐ型チャネル５′表面に本実施形態の窒素化合物膜６を直接に形成させるようにする。この方法で表面に窒素化合物膜６が形成されると、ｐ型チャネル５′はｎ型の半導体的特性を示すｎ型トランジスタ用チャネル（ｎ型チャネル）５になる。なお、この方法は、通常、熱ＣＶＤ法で行なわれる。
窒素化合物の原料ガスに制限は無く、上記の環境下においてｐ型チャネル５′表面で反応して窒素化合物膜６を形成することができれば任意である。通常は、窒素を含有する原料化合物と、窒素とともに窒素化合物を構成する原子を含有する原料化合物とを系内に共存させるようにする。
窒素を含有する原料化合物は、窒素化合物膜６を形成する窒素化合物に応じて選択するが、例えば、アンモニアや窒素などが挙げられる。なお、窒素は不活性ガスとしても機能する。また、これらは１種を単独で用いても良く、２種以上を任意の組み合わせ及び比率で併用しても良い。
一方、窒素とともに窒素化合物を構成する原子を含有する原料化合物も、窒素化合物膜６を形成する窒素化合物に応じて選択するが、例えば、モノシラン、ジクロロシラン、四塩化ケイ素、ジメチルジクロロシラン、三塩化ボロン、三塩化アルミニウムなどが挙げられる。なお、これらも１種を単独で用いても良く、２種以上を任意の組み合わせ及び比率で併用しても良い。
また、上記の不活性ガス、還元性ガス、原料ガスのほか、本発明の効果を著しく損なわない範囲で、その他の気体を系内に導入しても良い。例えば、本発明の効果を著しく損なわない限り、キャリアガスを系内に導入するようにしてもよい。キャリアガスは、成膜時に原料ガスとともに流すガスであり、成膜時に原料ガスを系内に送り込むためのものである。このキャリアガスとしては、例えば、上記の不活性ガス及び還元性ガス、並びにそれらを組み合わせたものと同様なものなどを用いることができる。
キャリアガスの機能はその種類に応じて様々である。成膜時に原料ガスを系内に送り込む機能のほか、例えば、水素ガスは下記の反応式のような還元反応により塩化物からなる原料ガスを分解する機能を有する。また、水素ガスは、チャネル上に存在する酸素を除去する機能も有していると推察される。
ＳｉＣｌ4 ＋ ２Ｈ2 → Ｓｉ ＋ ２ＨＣｌ
さらに、キャリアガスには、気化しにくい液体原料にキャリアガスを通じてバブリングを行なうことによって、液体原料を気化させ輸送する機能もある。例えば、液体状態の四塩化ケイ素にキャリアガスによるバブリングを行なえば、四塩化ケイ素の気化を促進させることが可能となる。
このように、塩化物系の原料ガスなどを用いる場合には、還元性ガスをキャリアガスとして用いることで、成膜が円滑に進行させることができるようになる場合がある。
膜形成に用いる原料ガスやキャリアガスの具体例を挙げると、例えば、窒素化合物膜６を窒化シリコンで形成する場合には、「モノシラン、アンモニア及び窒素の組み合わせ」、「モノシラン、アンモニア、窒素及び水素の組み合わせ（但し、窒素及び水素はキャリアガスとして機能すると推察される）」、「ジクロロシラン及びアンモニアの組み合わせ」、「四塩化ケイ素、窒素及び水素の組み合わせ（但し、窒素は原料ガス及びキャリアガスとして機能し、水素はキャリアガスとして機能すると推察される）」などの組み合わせを用いることができる。
次に、図を用いて、本工程において通常用いられる熱ＣＶＤ法について具体的に説明する。図４（ａ），（ｂ）は、熱ＣＶＤ法により窒素化合物膜６の形成を行なう場合に用いる装置の一例として大気圧型熱ＣＶＤ装置を用い、窒素化合物膜６を形成する場合の様子を説明する模式的な概略図である。ただし、図４（ａ），（ｂ）に示す装置はあくまで例示物であって本発明を限定するものではなく、また、図４（ａ），（ｂ）の構成は本発明の効果を著しく損なわない範囲で任意に変形することができる。さらに、図４（ａ），（ｂ）において、図１〜図３と実質的に同様のものを表わす符号は、図１〜図３と同様のものを用いることとする。なお、図４（ａ）は窒素化合物膜６の形成前の様子を表わし、図４（ｂ）は窒素化合物膜６の形成後の様子を表わす。
図４（ａ）に示す熱ＣＶＤ装置９は、窒素化合物膜６の形成のための系を形成する炉１０と、加熱用ヒータ１１とを備え、供給系から原料ガス及び適宜用いられる不活性ガス、還元性ガス、キャリアガス等を炉１０の内部の系に供給され、炉１０の内部の系の気体を排気系から排出するようになっている。ここで、炉１０は、その内部に窒素化合物膜６を形成するための系を有するものである。また、加熱用ヒータ１１は、炉１０の内部を加熱するものである。
このような熱ＣＶＤ装置９を用いて窒素化合物膜形成工程を行なう場合、まず、窒素化合物膜６を形成する対象となる素子１２を炉１０内に設置すると共に、炉１０内に不活性ガスや還元性ガスを導入する等をして炉１０内を不活性雰囲気又は還元性雰囲気にする。そして、炉１０内を上記の温度条件に調整する。この工程は、通常は炉１０内を加熱する昇温工程であり、この際には、上記のように系内の酸素濃度を小さくするようにすることが望ましい。なお、図４（ａ），（ｂ）の構成では、素子１２として、基板７上にｐ型チャネル５′を形成しその両端にソース電極２及びドレイン電極３両方が形成されている状態の素子１２を用いているものとする。
炉１０内の温度が上記の温度条件を満たす温度となったら、供給系から原料ガス、並びに、適宜用いる不活性ガス、還元性ガス、キャリアガス等のガスを供給する。これにより、図４（ｂ）に示すように、炉１０内において原料ガスが熱によって分解して、素子１２表面で反応し、素子１２表面（チャネル５表面も含む）に窒素化合物膜６が形成される。また、上記の窒素化合物膜６を形成することにより、素子１２に形成されていたｐ型チャネル５′の半導体的特性は、ｎ型に変化し、これによりｎ型チャネル５を得ることができる。なお、この窒素化合物膜６の形成工程においては、系内に上記の原料ガスなどを供給するようにするため、通常は、特別な制御を行なわなくとも系内の酸素濃度は上記範囲内に収めることができる。
窒素化合物膜６の厚さが所望の厚さになったら、原料ガスの供給を停止する。そして、冷却後、炉１０から素子１２を取り出す。なお、上記のようにこの冷却時（降温工程）においても雰囲気を不活性雰囲気又は還元雰囲気にするようにすべきであることから、降温工程においては不活性ガスや還元性ガスを流通させながら冷却を行なうことが望ましい。また、冷却時に不活性ガス又は還元性ガスを流しながら冷却を行なうようにすると、速やかに冷却を行なうことができる。
熱ＣＶＤ法を用いる場合、以上のようにして窒素化合物膜６を形成することができる。
また、上記のように原料ガスを系内に流通させて窒素化合物膜６を形成する場合には、その原料化合物の流通速度、並びに、供給する原料ガスの濃度及び組成などは本発明の効果を著しく損なわない限り任意である。
ただし、窒素化合物膜６は、上記の温度条件及び酸素濃度条件下において原料ガスが存在していれば形成される。したがって、図４（ａ），（ｂ）の装置９のように外部から原料ガスを供給しない場合でも、窒素化合物膜６は形成可能である。例えば、系内を閉鎖して膜形成を行なうようにしてもよい。なお、外部から原料ガスを供給しない場合の原料ガスの濃度や原料ガスの組成などの具体的な反応条件は、本発明の効果を著しく損なわない限り、任意である。
なお、熱ＣＶＤ法については、下記の文献１及び文献２を参照できる。
文献１：麻蒔立男著、日刊工業新聞社、「微細加工の基礎-電子デバイスプロセス技術-第2版」、ＩＳＢＮ４−５２６−０４８１２−７
文献２：K. L. Choy: Progress in Materials Science 48(2003)57-170, Chemical vapor deposition of coatings.
［３．その他の工程］
窒素化合物膜６の形成後、当該素子（トランジスタを含む）１２には、適宜、その他の工程を行なうようにしてもよい。
例えば、形成した窒素化合物膜６に対してエッチングを行なうようにしてもよい。このエッチングは、窒素化合物膜６の下の電極２，３に電圧印加用の配線を接続する目的や、あるいは、パターニングなどを行なう目的で行なわれる。エッチングには、ウェットエッチングや反応性イオンエッチング（ＲＩＥ）などの公知のものを任意に用いることができる。なお、ウェットエッチングの場合のエッチャントおよびＲＩＥのエッチャントには、公知のものを任意に用いることができる。
［４．効果］
本発明に係る上記の方法、即ち、本発明のｎ型トランジスタ用チャネルの製造方法や本発明のｎ型トランジスタの製造方法によれば、窒素化合物膜形成工程を経ているため、ナノチューブ状構造体をチャネルに用いた新たなｎ型トランジスタ用チャネルを従来よりも簡単に得ることができ、さらに、ナノチューブ状構造体をチャネルに用いた新たなｎ型トランジスタも、従来よりも簡単に得ることができる。
中でも、従来、ドーピングや酸素の脱離などを行なった上で保護膜を設け、これにより、ｎ型チャネルを得るようにしていた技術に比べると、本発明に係る上記の方法を用いれば、ドーピングや酸素の脱離などの操作を行なうことなく、単に窒素化合物膜６を形成することにより、ナノチューブ状構造体で形成されたｎ型チャネル５を得ることができる。即ち、従来よりも少ない工程で、ナノチューブ状構造体をチャネルに用いたｎ型トランジスタ用チャネル５及びｎ型トランジスタ１を得ることができるようになるのである。したがって、本発明に係る上記の方法によれば、ｎ型トランジスタ１及びｎ型チャネル５の量産性を向上させることも可能である。
ここで、上記の温度条件及び酸素濃度条件下、原料ガスの存在下において窒素化合物膜６を直接ｐ型チャネル５′表面に形成させることにより、当該ｐ型チャネル５′の半導体特性がｎ型に変化することは驚くべきことである。この半導体特性の変化が生じるメカニズムは定かでは無いが、次のようなメカニズムが推察される。
即ち、上記の温度条件及び酸素濃度条件下において窒素化合物膜６の形成を行なうことにより、ｐ型チャネル５′、若しくは、ｐ型チャネル５′、ソース電極２及びドレイン電極３それぞれの界面から酸素が脱離され、これにより、ｐ型チャネル５′の半導体特性がｎ型へと変化したものであると推察される。
また、上記の半導体特性の変化には、原料ガスによるドーピングが関与している可能性もある。例えば、原料ガスとしてアンモニアを用いた場合、ｐ型チャネル５′に対して電子のドーピングが行なわれ、これにより、ｐ型チャネル５′の半導体特性がｎ型に変化したとも推察される。
さらに、従来の保護膜の形成方法で用いられてきたプラズマなどはチャネルを構成するナノチューブ状構造体に対してダメージを与えていたが、本発明に係る上記の方法では、ナノチューブ状構造体に従来のようなダメージをほとんど与えることなく保護膜（窒素化合物膜）を形成することができる。その結果、本発明に係る上記の方法で製造されたナノチューブ状構造体のｎ型チャネル５、及び、そのｎ型チャネル５を用いたトランジスタ１は、高い確率で大気中でも安定なｎ型半導体的な特性を示す。したがって、ｎ型チャネル５、及び、ｎ型チャネル５を用いたトランジスタ１を高収率に製造できる。
ここで、ダメージをほとんど与えることがない、とは、窒素化合物膜６を形成する前のｐ型チャネル５′及び形成した後のｎ型チャネル５を用いたトランジスタを用いた以下の試験において確認される。即ち、ダメージをほとんど与えることがない、とは、窒素化合物膜６を形成する前に、室温大気中において、ゲート電圧を−５Ｖから＋５Ｖまでスイープさせながら印加し、ソース電極２とドレイン電極３との間にドレイン電圧を０．１Ｖだけ印加した時にチャネル５′に流れるドレイン電流が１００ｐＡ以上であったトランジスタのうち、窒素化合物膜６を形成した後にチャネル５に流れるドレイン電流が１００ｐＡより小さくなったトランジスタの数の割合が２割以下であるこという。
また、高い確率で大気中でも安定なｎ型半導体的な特性を示す、とは、窒素化合物膜６を形成する前にｐ型半導体的特性を示していたチャネル５′のうちの、通常５０％以上、好ましくは７０％以上、より好ましくは９０％以上が、窒素化合物膜６の形成後にｎ型半導体的な特性を示すようになったことをいう。
また、窒素化合物膜形成工程によりチャネル５′は、上述したとおり、その半導体特性がｎ型へ変化すると共に、窒素化合物膜６によって表面を覆われるため、大気中の酸素から保護される。これにより、ｎ型チャネル５は大気中の酸素から保護され、安定なｎ型半導体的特性を示す。したがって、このｎ型チャネル５を用いたトランジスタ１も、安定してｎ型の半導体的特性を示すようになる。
さらに、良質の保護膜を容易に得ることができることも、本発明に係る上記の方法の利点の一つである。即ち、従来は、酸素を所定値以上含有するような、酸化シリコン、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化ハフニウムなどをチャネルの保護膜として用いられていた。このうち、酸化シリコンは、誘電率が約３．９と低く、また、成膜の際にｎ型チャネル５にダメージを与える虞があった。また、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム等はｎ型チャネル５にダメージを与えずに良質な保護膜を形成するためには大きなコストを要した。さらに、酸化チタンは、通常はＴｉ膜を大気中に放置することにより自然酸化膜として作製されるので、トランジスタに用いた場合にリーク電流が大きくなる虞があり、また、成膜の安定性が不十分となる虞があった。しかし本発明に係る上記の方法によれば、チャネル５を保護する良質の保護膜、又は、チャネル５、ソース電極２及びドレイン電極３とゲート電極４とを絶縁する良質の絶縁膜として、窒素化合物膜６を簡単に形成することができる。
［ＩＩＩ．ｎ型トランジスタセンサ］
本発明のｎ型トランジスタは、化学センサやバイオセンサなどとして使用されるトランジスタセンサとして用いることができる。この場合、本発明のｎ型トランジスタを用いた本発明のｎ型トランジスタセンサは、ソース電極と、ドレイン電極と、ソース電極及びドレイン電極の間に設けられたｎ型チャネルと、ｎ型チャネル上に直接形成された本発明に係る窒素化合物膜とを備えて構成される。
本発明のｎ型トランジスタセンサの具体的な構成に制限は無く、トランジスタセンサとして公知の構成を任意に適用することができる。例えば、図５に示すように、本実施形態のｎ型トランジスタ１のゲート電極（例えば、トップゲート）４に、検出すべき物質（検出対象）１３と選択的に相互作用する特定物質１４を固定化することにより、本実施形態のｎ型トランジスタセンサ１５を構成することができる。このセンサ１５の場合、使用時には、検体液をゲート電極４に接触させることができるように液溜め１６を設け、液溜め１６内の検体液をゲート電極４に接触させる。検出すべき物質１３とゲート電極４に固定化された特定物質１４とが相互作用すればゲート電極４上の表面電荷の変化により、ゲート電極４にかかる電位が変化するため、ｎ型チャネル５を流れるドレイン電流は変化する。したがって、電流計等の読取部（検知部）により、上記のゲート電極４の電位変化により生じるドレイン電流の変化をソース電極２又はドレイン電極３から読み取ることによって、検出すべき物質１３を検知することができる。
なお、図５は本発明のｎ型トランジスタセンサの一実施形態の構成を模式的に示す断面図であり、図１〜図４と実質的に同様のものを表わす符号は、図１〜図４と同様のものを用いることとする。
また、ゲート電極４を設けず、ソース電極２、ドレイン電極３、ｎ型チャネル５及び窒素化合物膜６を用いてｎ型トランジスタセンサを構成することも可能である。例えば、窒素化合物として窒化シリコンを用いた場合、窒化シリコン膜はｐＨ感応膜となることから、図５の構成においてゲート電極４を設置しないようにすれば、本実施形態のｎ型トランジスタ１を用いてｐＨセンサを構成することができる。また、この構成は、シリコン製の電界効果トランジスタにより作製された既存のイオン感応型電界効果トランジスタ（ＩＳＦＥＴ）を用いた化学センサと同様の構成が利用できる。
さらに、ＩＳＦＥＴで知られているように、その表面に検出物質に対応する感応膜を設置することにより、イオン、酵素、タンパク質等の検出対象を検出できる化学センサやバイオセンサも構成できる。
感応膜の固定化方法あるいは測定方法も、ＩＳＦＥＴで知られている方法を任意に用いることが出来る。また、図５を用いて説明したのと同様、トップゲートとしてゲート電極４を設けた場合でも、そのゲート電極４上に検出物質に対応する感応膜を固定化することにより、同様のセンサを構成できる。
なお、本実施形態にかかるｎ型トランジスタ１やｎ型チャネル５をセンサに適用する場合、下記文献３〜５に記載されたセンサにこれらを適用することも可能である。
文献３：軽部征夫 監修、シーエムシー出版、「バイオセンサー」、ＩＳＢＮ４−８８２３１−７５９−１
文献４：大森豊明 監修、（株）フジ・テクノシステム、「普及版センサ技術」、ＩＳＢＮ４−９３８５５５−６４−６
文献５：P. Bergveld: Sensors and Actuators B 88(2003)1-20, Thirty years of ISFETOLOGY
［ＩＶ．その他］
以上、本発明の一実施形態について詳細に説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において任意に変形して実施することができる。
例えば、上記ｎ型トランジスタを集積して用いても良い。
さらに、例えば、上記実施形態で説明したものはそれぞれ任意に組み合わせて実施するようにしても良い。
また、例えば、上述したｎ型トランジスタ用チャネルの製造方法で製造したナノチューブ状構造物を、トランジスタ以外の用途に用いることも可能である。
さらに、上記ｎ型トランジスタは、ｐ型トランジスタと組み合わせて相補型回路を作製することも可能である。
以下、本発明を実施例により更に詳細に説明するが、本発明は以下の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲において任意に変形して実施することができる。
［実施例１］
［窒化シリコンを窒素化合物膜とする、バックゲート型のカーボンナノチューブトランジスタ］
［１．カーボンナノチューブトランジスタの作製］
図６（ａ）〜（ｄ）はいずれも、実施例１について、チャネルにカーボンナノチューブを用いたナノチューブトランジスタの作製工程について説明する模式的な断面図である。なお、図６（ａ）はチャネル形成用の触媒パターニング直後の状態を表わし、図６（ｂ）はカーボンナノチューブ形成直後の状態を表わし、図６（ｃ）はソース電極及びドレイン電極形成直後の状態を表わし、図６（ｄ）はバックゲート形成直後の状態を表わす。また、以下の説明において、本発明のｎ型トランジスタの作製途中の状態の素子を、適宜「試料」と呼ぶ。さらに、図６（ａ）〜（ｄ）において、図１〜図５と実質的に同様のものを表わす符号は、図１〜図５と同様のものを用いることとする。なお、以下の説明において、符号はカッコ「〔〕」内に示すものとする。
（１）基板の用意
導電性ｎ型シリコン単結晶｛Ｓｉ単結晶の面方位：（１００）｝の基板〔７〕を、体積比が硫酸：過酸化水素＝４：１となるように混合した酸に５分間浸して表面を酸化した後、流水で５分間すすぎ、その次に、体積比がフッ化水素酸：純水=１：４となるように混合した酸で酸化膜を除去し、最後に、流水で５分間すすぎ、基板〔７〕の表面を洗浄した。洗浄した基板〔７〕の表面を１１００℃、５時間、酸素流量３Ｌ／ｍｉｎの条件で熱酸化し、基板〔７〕の表面に厚さ約４００ｎｍの酸化シリコンの絶縁膜〔１７〕を成膜した。
（２）チャネルの形成
続いて、以下の方法により酸化シリコンの絶縁膜の表面に、カーボンナノチューブ（ナノチューブ状構造体）成長用の触媒〔８〕を作製した。
まず、フォトリソグラフィー法を用いてカーボンナノチューブ〔５′〕を架橋させたい場所にフォトレジストをパターニングした。フォトリソグラフィーは次のように行なった。まず、酸化シリコンの絶縁膜〔１７〕の上に、ヘキサメチルジシラザンを５００ｒｐｍで１０秒間、４０００ｒｐｍで３０秒間の条件でスピンコートし、その上にフォトレジスト（シプレイ・ファーイースト社製ｍｉｃｒｏｐｏｓｉｔ Ｓ１８１８）を同条件でスピンコートした。
フォトレジストをスピンコートした後、基板〔７〕をホットプレート上に置き９０℃、１分間の条件でベーク（加熱）した。ベーク後、モノクロロベンゼン中に、上記のフォトレジストをコートした基板〔７〕を５分間浸し、窒素ブローで乾燥させた後、オーブンに入れ８５℃、５分間の条件でベークした。ベーク後、アライナー（露光機）を用い触媒パターンを露光し、現像液｛クラリアント社製 ＡＺ３００ＭＩＦデベロッパー（２．３８％）｝中で３分間現像した後、流水で３分間すすぎし、窒素ブローで乾燥させた。
上記のようにフォトレジストをパターニングした試料上に、電子ビーム（ＥＢ）真空蒸着法を用いてシリコン、モリブデン及び鉄の順に、それぞれ１０ｎｍ、１０ｎｍ、３ｎｍの膜厚で成膜し、触媒〔８〕とした。
次に、煮沸したアセトンに試料を浸しながらフォトレジストをリフトオフし、アセトン、エタノール、流水の順に各３分間試料を洗浄し、窒素ブローで乾燥させ、カーボンナノチューブ〔５′〕の成長用の触媒〔８〕をパターニングした試料を作製した｛図６（ａ）｝。
触媒〔８〕をパターニングした試料を炉に設置し、炉内に、アルゴンガスを用いてバブリングしたエタノールを７５０ｍＬ／ｍｉｎ、及び、水素ガスを５００ｍＬ／ｍｉｎをそれぞれ流しながら、９００℃、１０分間の条件で、ＣＶＤ法によりカーボンナノチューブ〔５′〕を触媒〔８〕間に成長させた｛図６（ｂ）｝。昇温および降温は、アルゴンガスを１０００ｍＬ／ｍｉｎの速さで流しながら行なった。
（３）ソース・ドレイン電極の作製
次に、カーボンナノチューブ〔５′〕の両端にソース電極〔２〕及びドレイン電極〔３〕を作製するために、上述したフォトリソグラフィー法により、フォトレジストをパターニングした。
パターニング後、ＥＢ真空蒸着法により、クロム及び金の順に、それぞれ２０ｎｍ、２００ｎｍの膜厚で成膜した。次に、煮沸したアセトンに試料を浸しながらフォトレジストをリフトオフし、アセトン、エタノール、流水の順に各３分間試料を洗浄し、窒素ブローで乾燥させ、ソース電極〔２〕及びドレイン電極〔３〕を作製した｛図６（ｃ）｝。この際、ソース電極〔２〕とドレイン電極〔３〕との最短間隔は４μｍであった。また、図６（ｃ）には示していないが、ソース電極〔２〕及びドレイン電極〔３〕はそれぞれカーボンナノチューブのチャネル〔５′〕から引出されており、また、それぞれコンタクト用パッドを有している。なお、コンタクト用パッドとは、電極配線の先端にあるプローブを接触させるための大き目の正方形の電極（パッド）を指す。
ソース電極〔２〕及びドレイン電極〔３〕という上部電極のパターニング後、素子を保護するために、試料の表面にヘキサメチルジシラザンを５００ｒｐｍで１０秒間、４０００ｒｐｍで３０秒間の条件でスピンコートし、その上に前述したフォトレジストを同条件でスピンコートした。その次に、オーブンにて１１０℃、３０分間の条件でフォトレジストをベークし、素子保護用のレジスト膜を形成した。
（４）バックゲートの作製
基板〔７〕の裏面の酸化シリコンの絶縁膜〔１７〕を、反応性イオンエッチング（ＲＩＥ）装置を用いてドライエッチングし除去した。このとき、使用したエッチャントは六フッ化硫黄ガスで、ＲＦ出力１００Ｗのプラズマ中で６分間エッチングを行なった。裏面の酸化シリコンの絶縁膜〔１７〕を除去した後、ＥＢ真空蒸着法によりチタン及び金の順に、それぞれ１０ｎｍ、１００ｎｍの膜厚で成膜し、バックゲート〔４′〕を作製した。
次に基板〔７〕の表面に形成した仮保護膜を、煮沸したアセトン、アセトン、エタノール、流水の順に各３分間洗浄除去し、窒素ブローにより乾燥させた｛図６（ｄ）｝。
（５）窒化シリコン膜の成膜
窒化シリコンの保護膜（窒素化合物膜）〔６〕の形成に用いた装置〔９〕の要部構成を、図７に模式的に示す。なお、図７において、図１〜図６と実質的に同様のものを表わす符号は、図１〜図６と同様のものを用いることとする。
窒素化合物である窒化シリコンの成膜は、図７に示すように、石英炉〔１０〕中に試料を設置して熱ＣＶＤ法を用いて行なった。試料は抵抗加熱ヒータ〔１１〕を備える回転式のステージ〔１８〕上に設置した。成膜はアルゴンガスで希釈した３体積％モノシランガス（原料ガス）を２０ｍＬ／ｍｉｎ、アンモニアガス（原料ガス）を１０００ｍＬ／ｍｉｎ、及び、窒素ガス（原料ガス，不活性ガス）を３０００ｍＬ／ｍｉｎで流しながら、大気圧下で８００℃、５分間でステージを回転させながら行なった。また、昇温および降温は、窒素ガスを３０００ｍＬ／ｍｉｎ流しながら行なった。得られた窒化シリコンの保護膜〔６〕（図８参照）の膜厚は２００ｎｍであった。
（６）コンタクト用ホールの作製
次に、前述したソース電極〔２〕及びドレイン電極〔３〕のコンタクトパッド上の窒化シリコンの保護膜〔６〕にコンタクト用（配線接続用）のホール（孔）を作製するため、フォトリソグラフィー法を用いて窒化シリコンの保護膜〔６〕の表面にコンタクト用のホールをフォトレジストでパターニングした。具体的には、窒化シリコンの保護膜〔６〕の表面にフォトレジストをスピンコートし、次いで、ホールとなる部分のレジストをパターニングにより除去した。その後、オーブンにて１１０℃、３０分間の条件でフォトレジストをベークした。続いて、「（４）バックゲートの作製」と同様にして、ＲＩＥを用いてソース電極〔２〕及びドレイン電極〔３〕上の窒化シリコンの保護膜〔６〕をエッチングし、コンタクト用のホール（図示省略）を作製した。
次に、煮沸したアセトン、アセトン、エタノール、流水の順に各３分間洗浄し、フォトレジストを除去し、窒素ブローにより乾燥させた。
以上の工程で製造した窒化シリコンの保護膜〔６〕を有する、バックゲート型カーボンナノチューブトランジスタ（ｎ型トランジスタ）〔１′〕の模式的な概略図を図８に示す。なお、図８において、図１〜図７と実質的に同様のものを表わす符号は、図１〜図７と同様のものを用いることとする。
［２．特性測定］
本実施例で作製したカーボンナノチューブトランジスタ〔１′〕の電気特性評価は、Ａｇｉｌｅｎｔ社製 ４１５６Ａ半導体パラメータアナライザを用いて、室温大気中で行なった。具体的には、ソース電極〔２〕を基準とし、ドレイン電極〔３〕にドレイン電圧ＶDS＝０．１Ｖを印加し、バックゲートへはゲート電圧ＶGSを−５から＋５Ｖまで２０ｍＶステップでスイープさせながら印加した時のドレイン電流ＩDSを測定した。
なお、特性測定は、窒化シリコンの保護膜〔６〕の成膜前と、窒化シリコンの保護膜〔６〕を成膜しコンタクト用ホールを作製した後とのそれぞれにおいて、同じカーボンナノチューブトランジスタを用いて行なった。
図９に、窒化シリコンの保護膜を成膜する前後におけるドレイン電流ＩDS−ゲート電圧ＶGS特性について示す。この図９に示すように、カーボンナノチューブトランジスタ〔１′〕は、窒化シリコンの保護膜〔６〕を成膜する前は、ゲート電圧ＶGSの増加に伴いドレイン電流ＩDSが減少するｐ型半導体的な特性を示したが、窒化シリコンの保護膜〔６〕を成膜した後では、ゲート電圧ＶGSの増加に伴いドレイン電流ＩDSが増加するｎ型半導体的な特性を示すようになった。これにより、上記の製造方法により、ナノチューブ状構造体の１種であるカーボンナノチューブで形成されたｐ型のチャネルをｎ型にして、ｐ型のトランジスタからｎ型のトランジスタを製造することができることが確認された。
また、一つの基板〔７〕上に上記操作と同様の操作によって３１個のトランジスタ〔１′〕を形成し、上記と同様に電気的特性評価を行なったところ、成膜前に１００ｐＡ以上のドレイン電流ＩDSが計測された素子（トランジスタ）のうちの全てにおいて、成膜後においても１００ｐＡのドレイン電流ＩＤＳが計測された。したがって、上記の製造方法では、従来のｐ−ＣＶＤ法とは異なり、チャネル〔５〕の受けるダメージが非常に小さく、安定してｎ型トランジスタを製造することができることが確認された。
さらに、製造したカーボンナノチューブトランジスタ〔１′〕を、窒化シリコンの保護膜〔６〕を成膜した後に、大気中（温度２６℃、相対湿度２５％）に１週間放置し、その後同様に電気特性評価を行なったところ、ｎ型の半導体的特性を保持していた。これにより、本実施例で成膜した窒化シリコンの保護膜〔６〕がカーボンナノチューブトランジスタ〔１′〕の特性の安定化のための保護膜として非常に有用であることが示された。また、上記の方法で製造されたｎ型トランジスタ〔１′〕が大気中において安定であることが確認された。
［実施例２］
［窒化シリコンを窒素化合物膜とする、トップゲート型のカーボンナノチューブトランジスタ］
［１．カーボンナノチューブトランジスタの作製］
上記［実施例１］の、「（３）ソース・ドレイン電極の作製」の工程においてクロムの代わりにチタンを用い、また、金の代わりに白金を用い、さらに、それぞれの膜厚を１０ｎｍ、９０ｎｍとし、「（５）窒化シリコン膜の成膜」の工程において窒化シリコンの絶縁膜（実施例１の保護膜に相当）〔６〕の膜厚を５０ｎｍとし、「（４）バックゲートの作製」の工程を「（６）コンタクト用ホールの作製」の工程の後に行なった以外は、実施例１と同様にして、窒化シリコンの絶縁膜（保護膜，ゲート絶縁膜）〔６〕を有するバックゲート構造のカーボンナノチューブトランジスタ〔１′〕を作製した。
（７）トップゲートの作製
次に、以下の方法により、前述したカーボンナノチューブトランジスタ〔１′〕のチャネル〔５〕直上の窒化シリコンの絶縁膜〔６〕の表面に、トップゲート〔４〕を作製した。
上記の［実施例１］のフォトリソグラフィー法と同様にして、窒化シリコンの絶縁膜〔６〕表面に塗布したレジストをパターニングした。次に、ＥＢ真空蒸着法により、チタンおよび金の順にそれぞれ１０ｎｍ、１００ｎｍの膜厚で成膜した。煮沸したアセトンに試料を浸しながらリフトオフし、アセトン、エタノール、流水の順に各３分間試料を洗浄し、窒素ブローで乾燥させトップゲート〔４〕を作製した。トップゲート〔４〕もソース電極〔２〕およびドレイン電極〔３〕と同様に、チャネル〔５〕から引出した構造をしておりコンタクト用パッド（図示省略）を有している。
以上の工程により作製した窒化シリコンの絶縁膜（ゲート絶縁膜）〔６〕を有するトップゲート型のカーボンナノチューブトランジスタ〔１″〕の断面の模式的な概略図を図１０に示す。なお、図１０において、図１〜図８と実質的に同様のものを表わす符号は、図１〜図８と同様のものを用いることとする。
［２．特性測定］
本実施例で作製したトップゲート型カーボンナノチューブトランジスタ〔１″〕の電気特性評価は、上記［実施例１］と同様の装置と環境で行なった。図１１に、バックゲート〔４′〕を用いた場合、及び、トップゲート〔４〕を用いた場合それぞれのゲート電圧ＶGS−ドレイン電流ＩDS特性を示す。ドレイン電圧ＶDSはどちらのゲート電極〔４〕，〔４′〕を用いた場合も０．１Ｖにした。また、バックゲート〔４′〕を用いる場合は、トップゲート〔４〕をフローティングにし、トップゲート〔４〕を用いる場合はバックゲート〔４′〕をソース電極〔２〕と同電位にした。さらに、ゲート電圧ＶGSは−５Ｖから５Ｖまで２０ｍＶステップでスイープさせた。
この結果、いずれの場合でも、ゲート電圧ＶGSの増加に伴いドレイン電流ＩDSが増加するｎ型の半導体的特性を示した。これにより、上記の製造方法により、ナノチューブ状構造体の１種であるカーボンナノチューブで形成されたｐ型のチャネルをｎ型にして、ｐ型のトランジスタからｎ型のトランジスタを製造することができることが確認された。
また、窒化シリコンの絶縁膜〔６〕は５０ｎｍの膜厚であったが、トップゲート〔４〕とソース電極〔２〕あるいはドレイン〔３〕間のリーク電流は３ｐＡ程度と非常に小さかった。このことから、窒化シリコンの絶縁膜〔６〕は絶縁膜としても非常に優れていることが確認された。
さらに、図１１で示すように、ゲート電圧ＶGSに対しドレイン電流ＩDSを指数プロットしたときに、ドレイン電流ＩDSがゲート電圧ＶGSに対し線形に増加する領域（弱反転膜領域）においてその傾きを求め評価した。具体的には、図１１において、破線で示す線分の傾きをバックゲートの弱反転膜領域の傾きとし、実線で示す線分の傾きをトップゲートの弱反転膜領域の傾きとして測定した。
この電界効果トランジスタの弱反転膜領域においてドレイン電流ＩDSを１桁変化させるのに必要なゲート電圧ＶDSはサブスレッショルド係数Ｓと定義され、電界効果トランジスタのスイッチング特性を表すパラメータであり、小さい値であることが望ましい。また、サブスレッショルド係数Ｓは、ゲート容量が大きい程小さくなる。
図１１より、バックゲートからゲート電圧ＶGSを印加した場合でサブスレッショルド係数Ｓは６５０ｍＶ／ｄｅｃａｄｅ、トップゲートからゲート電圧ＶGSを印加した場合でサブスレッショルド係数Ｓは４５０ｍＶ／ｄｅｃａｄｅとトップゲートの方がバックゲートと比較して小さくなっている。したがって、本実施形態で製造したトランジスタ〔１″〕は、トップゲートを用いた場合のほうがバックゲートを用いた場合よりもスイッチング特性に優れているのである。これは窒化シリコンの絶縁膜〔６〕が基板〔７〕の酸化シリコン絶縁膜〔１７〕と比較して、誘電率が１．８倍近く大きく薄いためであると考えられる。これより、本実施例で用いた窒化シリコンの絶縁膜〔６〕がトップゲート〔４〕の絶縁膜として優れていることが示された。
［実施例３］
［窒化シリコンの絶縁膜を有するトップゲート型のカーボンナノチューブトランジスタのバイオセンサへの応用例］
［１．センサ作製］
上記の［実施例２］で、基板〔７〕を酸化シリコン絶縁膜〔１７〕を有するシリコン単結晶基板〔７〕から絶縁性のアルミナ単結晶基板に代え、「（５）窒化シリコン膜の成膜」の工程で、原料ガスをアルゴンで希釈した３％のモノシランガスから、アルゴンで希釈した０．３％のモノシランガスに代え、また、原料ガスの流量を２０ｍＬ／ｍｉｎから５０ｍＬ／ｍｉｎに代え、さらに、窒化シリコンの絶縁膜（実施例１の保護膜や実施例２の絶縁膜に相当）〔６〕の膜厚を３７ｎｍにした以外は、［実施例２］と同様にして、トップゲート型のカーボンナノチューブトランジスタ〔１″〕を作製した。
次に、トップゲート〔４〕のコンタクトパッド以外の部分のトランジスタ〔１″〕表面を保護する目的で、［実施例１］と同様にフォトリソグラフィー法を用いてレジストをパターニングし、トランジスタ〔１″〕の上面の、コンタクトパッド以外の部位にレジスト膜〔１９〕を形成した。このようにして、トップゲート〔４〕のコンタクトパッド上に、ホール〔２０〕を形成した。即ち、コンタクトパッドに対応する部分にホール〔２０〕が形成されるようにした。次に、オーブンにて１２０℃、１時間の条件でフォトレジストをベークし硬化させた。こうして作製されたトランジスタセンサ〔１５′〕を図１２及び図１３に示す。なお、図１２はトランジスタセンサ〔１５′〕の模式的な上面図であり、図１３は図１２のトランジスタセンサ〔１５′〕をＡ−Ａ面で切った断面について、そのチャネル〔５〕近傍を拡大して模式的に示す断面図である。また、図１２及び図１３において、図１〜図８及び図１０と実質的に同様のものを表わす符号は、図１〜図８及び図１０と同様のものを用いることとする。
［２．特性測定］
次いで、図１４に示すような検出装置を組み立てた。即ち、上記のトランジスタセンサ〔１５′〕の上面にシリコーンでウェル〔２１〕を設け、トップゲート〔４〕のコンタクトホール〔２０〕を通じてトップゲート〔４〕表面をｐＨ７．４の１０ｍＭのリン酸緩衝液（ＰＢ）に浸した。また、Ａｇｉｌｅｎｔ社製 ４１５６Ａ半導体パラメータアナライザ〔２２〕を用いて、ソース電極〔２〕、ドレイン電極〔３〕及びバックゲート〔４′〕の電圧を制御するようにした。なお、図１４において、図１〜図８、図１０、図１２及び図１３と実質的に同様のものを表わす符号は、図１〜図８、図１０、図１２及び図１３と同様のものを用いることとする。
電気特性は、ドレイン電圧ＶDSを０．１Ｖ、バックゲート電圧ＶBGSを０Ｖ、また、銀／塩化銀参照電極（Ｒ．Ｅ．）〔２３〕を用い、ウェル〔２１〕内のＰＢを介してトップゲート〔４〕にトップゲート電圧ＶTGSを０Ｖの一定電圧を印加し、ドレイン電流ＩDSを時間の関数として測定した。また、測定時には、タンパク質にはブタ血清アルブミン（ＰＳＡ）を用い、ＰＳＡのＰＢ溶液を適宜ウェルに滴下した。
図１５に、ＰＳＡのＰＢ溶液をウェル〔２１〕に滴下した時のドレイン電流ＩDSの時間変化のグラフを示す。測定開始後１８０ｓで、１０μＬの同濃度のＰＢを滴下したが、ドレイン電流ＩSDに大きな変化が見られなかった。また、測定開始後３００ｓ後にウェル〔２１〕内のＰＳＡ濃度が０．３μｇ／ｍＬになるようにＰＳＡのＰＢ溶液を滴下すると、ドレイン電流ＩDSが測定開始後１２００ｓにおいて約１．５ｎＡ減少した。
上記のように、ＰＢを滴下してもドレイン電流ＩDSに変化がなく、ＰＳＡのＰＢ溶液を滴下した後ドレイン電流ＩDSが減少したことから、このドレイン電流ＩDSの減少は、ｐＨ７．４で負電荷を有するＰＳＡがトップゲート〔４〕上に吸着した結果、トップゲート〔４〕がＲ．Ｅ．〔２３〕に対して負の電位になったためであると考えられる。この結果から、本実施例で作製したトランジスタセンサ〔１５′〕が、高感度な化学物質検出能力を有していることが示された。
本発明は産業上の任意の分野で広く用いることができ、例えば、集積回路などに用いられるほか、化学センサ、バイオセンサなどの分析分野にも用いることができる。
本発明の一実施形態としてのｎ型トランジスタの概要を模式的に表わす断面図である。 本発明の一実施形態としてのｎ型トランジスタの製造方法について示すもので、（ａ），（ｂ）はそれぞれカーボンナノチューブを用いたチャネルの作製方法の各工程における操作を説明するための模式的な断面図である。 本実施形態のｎ型トランジスタの製造方法を説明するため、ソース電極及びドレイン電極の形成時の様子を説明するための模式的な断面図である。 本発明の一実施形態としてのｎ型トランジスタ用チャネルの製造方法について説明するもので、（ａ），（ｂ）はそれぞれ、熱ＣＶＤ法により窒素化合物膜の形成を行なう場合に用いる装置の一例として大気圧型熱ＣＶＤ装置を用い、窒素化合物膜を形成する場合の様子を説明する模式的な概略図である。 本発明の一実施形態としてのｎ型トランジスタセンサの構成を模式的に示す断面図である。 本発明の実施例１について説明するもので、（ａ）〜（ｄ）はいずれも、チャネルにカーボンナノチューブを用いたナノチューブトランジスタの作製工程について説明する模式的な断面図である。 本発明の実施例１について説明するもので、窒化シリコンの保護膜（窒素化合物膜）の形成に用いた装置の要部構成を模式的に示す図である。 本発明の実施例１で製造した、窒化シリコンの保護膜を有するバックゲート型カーボンナノチューブトランジスタの模式的な概略図である。 本発明の実施例１において、窒化シリコンの保護膜を成膜する前後におけるドレイン電流ＩDS−ゲート電圧ＶGS特性について示すグラフである。 本発明の実施例２で製造した、窒化シリコンの保護膜（ゲート絶縁膜）を有するトップゲート型のカーボンナノチューブトランジスタの断面の模式的な概略図である。 本発明の実施例２において、バックゲートを用いた場合、及び、トップゲートを用いた場合それぞれのゲート電圧−ドレイン電流特性を示すグラフである。 本発明の実施例３で製造したトランジスタセンサの模式的な上面図である。 本発明の実施例３で製造したトランジスタについて説明するもので、図１２のトランジスタセンサをＡ−Ａ面で切った断面について、そのチャネル近傍を拡大して模式的に示す断面図である。 本発明の実施例３で用いた検出装置の概要を模式的に示す図である。 本発明の実施例３において、ブタ血清アルブミンの溶液をウェルに滴下した時のドレイン電流の時間変化を示すグラフである。
符号の説明
１，１′，１″ ｎ型トランジスタ
２ ソース電極
３ ドレイン電極
４，４′ ゲート電極
５ チャネル（ナノチューブ状構造体，ｎ型チャネル）
５ チャネル（ナノチューブ状構造体，ｐ型チャネル）
６ 窒素化合物の膜
７ 基板
８ 触媒
９ 熱ＣＶＤ装置
１０ 炉（石英炉）
１１ ヒータ
１２ 素子
１３ 検出すべき物質（検出対象）
１４ 特定物質
１５，１５′ ｎ型トランジスタセンサ
１６ 液溜め
１７ 絶縁膜
１８ ステージ
１９ レジスト膜
２０ ホール
２１ ウェル
２２ 半導体パラメータアナライザ
２３ 銀／塩化銀参照電極

Claims (6)

  1. ソース電極と、
    ドレイン電極と、
    ゲート電極と、
    該ソース電極及び該ドレイン電極の間に設けられたナノチューブ状構造体で形成されたｎ型のチャネルと、
    該チャネル上に直接形成された窒素化合物の膜とを備える
    ことを特徴とする、ｎ型トランジスタ。
  2. 該ナノチューブ状構造体が、カーボンナノチューブである
    ことを特徴とする、請求項１記載のｎ型トランジスタ。
  3. 該窒素化合物が、窒化シリコンである
    ことを特徴とする、請求項１又は請求項２に記載のｎ型トランジスタ。
  4. 該ゲート電極が、該窒素化合物の膜を介して該チューブ上に形成されたトップゲートである
    ことを特徴とする、請求項１〜３のいずれか１項に記載のｎ型トランジスタ。
  5. ソース電極と、
    ドレイン電極と、
    該ソース電極及び該ドレイン電極の間に設けられたナノチューブ状構造体で形成されたｎ型のチャネルと、
    該チャネル上に直接形成された窒素化合物の膜とを備え、
    検出対象を該チャネルを流れる電流の変化として検知する
    ことを特徴とする、ｎ型トランジスタセンサ。
  6. ｐ型半導体的な特性を示すナノチューブ状構造体に、酸素濃度１体積％以下、温度２００℃以上１６００℃以下の条件下、窒素化合物の原料ガスの存在下において、窒素化合物の膜を直接に形成させる工程を有する
    ことを特徴とする、ｎ型トランジスタ用チャネルの製造方法。
JP2005034476A 2005-02-10 2005-02-10 ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法 Expired - Fee Related JP4891550B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005034476A JP4891550B2 (ja) 2005-02-10 2005-02-10 ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法
US11/815,871 US7902089B2 (en) 2005-02-10 2006-02-10 N-type transistor, production methods for n-type transistor and n-type transistor-use channel, and production method of nanotube structure exhibiting n-type semiconductor-like characteristics
KR1020077017724A KR100924668B1 (ko) 2005-02-10 2006-02-10 ｎ 형 트랜지스터, ｎ 형 트랜지스터 센서 및 ｎ 형 트랜지스터용 채널의 제조 방법, 및 ｎ 형 반도체적인 특성을 나타내는 나노 튜브형 구조체의 제조 방법
PCT/JP2006/302349 WO2006085611A1 (ja) 2005-02-10 2006-02-10 ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法、並びにｎ型半導体的な特性を示すナノチューブ状構造体の製造方法
US12/955,972 US8008650B2 (en) 2005-02-10 2010-11-30 Transistor with nanotube structure exhibiting N-type semiconductor-like characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005034476A JP4891550B2 (ja) 2005-02-10 2005-02-10 ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法

Publications (2)

Publication Number Publication Date
JP2006222279A true JP2006222279A (ja) 2006-08-24
JP4891550B2 JP4891550B2 (ja) 2012-03-07

Family

ID=36793182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005034476A Expired - Fee Related JP4891550B2 (ja) 2005-02-10 2005-02-10 ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法

Country Status (4)

Country Link
US (2) US7902089B2 (ja)
JP (1) JP4891550B2 (ja)
KR (1) KR100924668B1 (ja)
WO (1) WO2006085611A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165473A (ja) * 2005-12-12 2007-06-28 Fujitsu Ltd カーボンナノチューブを用いた電子素子及びその製造方法
JP2008214688A (ja) * 2007-03-02 2008-09-18 Ulvac Japan Ltd 熱ｃｖｄ装置および成膜方法
KR100919889B1 (ko) * 2007-11-20 2009-09-30 고려대학교 산학협력단 나노선 트랜지스터 제조방법
WO2009144902A1 (ja) * 2008-05-29 2009-12-03 ミツミ電機株式会社 電界効果トランジスタおよびその製造方法
WO2010079573A1 (ja) 2009-01-09 2010-07-15 ミツミ電機株式会社 電界効果トランジスタ、その製造方法およびバイオセンサ
JP2011509359A (ja) * 2007-12-27 2011-03-24 シュルンベルジェ ホールディングス リミテッド カーボンナノチューブｆｅｔを使用するダウンホール検知システム
JP2011518311A (ja) * 2007-10-01 2011-06-23 ユニバーシティー オブ サザン カリフォルニア ナノセンサプラットフォームを使用および構築する方法
JP2011168473A (ja) * 2010-01-21 2011-09-01 Hitachi Ltd グラフェン膜が成長された基板およびそれを用いた電子・光集積回路装置
JP2012068168A (ja) * 2010-09-24 2012-04-05 Ajou Univ Industry-Academic Cooperation Foundation 炭素ナノチューブ−電界効果トランジスタベースのバイオセンサー及びその製造方法
JP2013019851A (ja) * 2011-07-13 2013-01-31 Hiroshima Univ 半導体センサ
WO2013105449A1 (ja) * 2012-01-13 2013-07-18 国立大学法人東京大学 ガスセンサ
US9546948B2 (en) 2012-01-13 2017-01-17 The University Of Tokyo Gas sensor
JP2019525200A (ja) * 2016-06-30 2019-09-05 グラフウェア テクノロジーズ インコーポレイテッド 極性流体がゲートの電界効果デバイス
WO2022039148A1 (ja) * 2020-08-17 2022-02-24 株式会社村田製作所 半導体センサ

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006080153A1 (ja) * 2005-01-28 2006-08-03 Nec Corporation 半導体受光素子及びその製造方法
WO2007108122A1 (ja) * 2006-03-23 2007-09-27 Fujitsu Limited カーボンナノチューブデバイス及びその製造方法
WO2010037085A1 (en) 2008-09-29 2010-04-01 The Board Of Trustees Of The University Of Illinois Dna sequencing and amplification systems using nanoscale field effect sensor arrays
US8895352B2 (en) * 2009-06-02 2014-11-25 International Business Machines Corporation Method to improve nucleation of materials on graphene and carbon nanotubes
US8368123B2 (en) * 2009-12-23 2013-02-05 Nokia Corporation Apparatus for sensing an event
US8546246B2 (en) 2011-01-13 2013-10-01 International Business Machines Corporation Radiation hardened transistors based on graphene and carbon nanotubes
TWI479547B (zh) * 2011-05-04 2015-04-01 Univ Nat Cheng Kung 薄膜電晶體之製備方法及頂閘極式薄膜電晶體
US8471249B2 (en) * 2011-05-10 2013-06-25 International Business Machines Corporation Carbon field effect transistors having charged monolayers to reduce parasitic resistance
US9459234B2 (en) 2011-10-31 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd., (“TSMC”) CMOS compatible BioFET
US9689835B2 (en) 2011-10-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Amplified dual-gate bio field effect transistor
US9958443B2 (en) * 2011-10-31 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Signal enhancement mechanism for dual-gate ion sensitive field effect transistor in on-chip disease diagnostic platform
EP2940462A4 (en) * 2012-12-28 2016-08-03 Univ Tokyo GAS SENSOR AND STRUCTURAL BODY FOR THE GAS SENSOR
JP6352243B2 (ja) * 2013-03-09 2018-07-04 国立研究開発法人科学技術振興機構 論理演算素子
US20140264468A1 (en) 2013-03-14 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Biofet with increased sensing area
US9389199B2 (en) 2013-03-14 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Backside sensing bioFET with enhanced performance
CN104049021B (zh) * 2013-03-14 2016-10-05 台湾积体电路制造股份有限公司 具有增大的感测面积的biofet
DE102013220849A1 (de) * 2013-10-15 2015-04-16 Robert Bosch Gmbh Verfahren zum Betreiben eines chemisch sensitiven Feldeffekttransistors
US9857328B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same
US10006910B2 (en) 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US11782057B2 (en) 2014-12-18 2023-10-10 Cardea Bio, Inc. Ic with graphene fet sensor array patterned in layers above circuitry formed in a silicon based cmos wafer
US11921112B2 (en) 2014-12-18 2024-03-05 Paragraf Usa Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US9618474B2 (en) 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US10020300B2 (en) 2014-12-18 2018-07-10 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US9859394B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
EP3235010A4 (en) * 2014-12-18 2018-08-29 Agilome, Inc. Chemically-sensitive field effect transistor
CN105810747B (zh) 2014-12-31 2018-11-30 清华大学 N型薄膜晶体管
CN105810586B (zh) 2014-12-31 2018-10-02 清华大学 N型薄膜晶体管的制备方法
CN105810587B (zh) * 2014-12-31 2019-07-12 清华大学 N型薄膜晶体管的制备方法
CN105810792B (zh) 2014-12-31 2018-05-22 清华大学 发光二极管
CN105810785B (zh) 2014-12-31 2018-05-22 清华大学 发光二极管
CN105810788B (zh) 2014-12-31 2018-05-22 清华大学 发光二极管
CN105810749B (zh) 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
CN105810746B (zh) * 2014-12-31 2019-02-05 清华大学 N型薄膜晶体管
CN105810748B (zh) * 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
US9577204B1 (en) * 2015-10-30 2017-02-21 International Business Machines Corporation Carbon nanotube field-effect transistor with sidewall-protected metal contacts
CN105609638B (zh) * 2016-03-07 2018-09-11 京东方科技集团股份有限公司 一种半导体层和tft的制备方法、tft、阵列基板
WO2017201081A1 (en) 2016-05-16 2017-11-23 Agilome, Inc. Graphene fet devices, systems, and methods of using the same for sequencing nucleic acids
US9859494B1 (en) 2016-06-29 2018-01-02 International Business Machines Corporation Nanoparticle with plural functionalities, and method of forming the nanoparticle
US10665798B2 (en) 2016-07-14 2020-05-26 International Business Machines Corporation Carbon nanotube transistor and logic with end-bonded metal contacts
US10665799B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
KR102173767B1 (ko) * 2016-11-02 2020-11-04 주식회사 엘지화학 양자점 바이오센서
CN106516084B (zh) * 2016-11-23 2019-07-02 安徽佳力奇碳纤维科技股份公司 整流罩用碳纤维复合材料型材及其制备方法
CN110402483B (zh) * 2017-03-27 2020-05-08 东丽株式会社 半导体元件、互补型半导体装置、半导体元件的制造方法、无线通信装置和商品标签
GB2579061A (en) * 2018-11-16 2020-06-10 Cambridge Entpr Ltd Field-effect transistor for sensing target molecules

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017508A (ja) * 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
JP2004064059A (ja) * 2002-06-05 2004-02-26 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機薄膜トランジスタシート及びこれらの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3332703A1 (de) * 1983-09-10 1985-03-28 Schwäbische Hüttenwerke GmbH, 7080 Aalen Bunkerabzugsvorrichtung
JPH05243572A (ja) * 1992-02-27 1993-09-21 Fujitsu Ltd 半導体装置
US6630413B2 (en) * 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
US6482639B2 (en) * 2000-06-23 2002-11-19 The United States Of America As Represented By The Secretary Of The Navy Microelectronic device and method for label-free detection and quantification of biological and chemical molecules
KR100624433B1 (ko) * 2004-08-13 2006-09-19 삼성전자주식회사 Ｐ형 반도체 탄소 나노튜브 및 그 제조 방법
KR100755367B1 (ko) 2005-06-08 2007-09-04 삼성전자주식회사 실린더형 게이트를 갖는 나노-라인 반도체 소자 및 그제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017508A (ja) * 2001-07-05 2003-01-17 Nec Corp 電界効果トランジスタ
JP2004064059A (ja) * 2002-06-05 2004-02-26 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機薄膜トランジスタシート及びこれらの製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165473A (ja) * 2005-12-12 2007-06-28 Fujitsu Ltd カーボンナノチューブを用いた電子素子及びその製造方法
JP2008214688A (ja) * 2007-03-02 2008-09-18 Ulvac Japan Ltd 熱ｃｖｄ装置および成膜方法
JP2011518311A (ja) * 2007-10-01 2011-06-23 ユニバーシティー オブ サザン カリフォルニア ナノセンサプラットフォームを使用および構築する方法
KR100919889B1 (ko) * 2007-11-20 2009-09-30 고려대학교 산학협력단 나노선 트랜지스터 제조방법
JP2011509359A (ja) * 2007-12-27 2011-03-24 シュルンベルジェ ホールディングス リミテッド カーボンナノチューブｆｅｔを使用するダウンホール検知システム
US8288804B2 (en) 2008-05-29 2012-10-16 Mitsumi Electric Co., Ltd. Field effect transistor and method for manufacturing the same
WO2009144902A1 (ja) * 2008-05-29 2009-12-03 ミツミ電機株式会社 電界効果トランジスタおよびその製造方法
JP2009289989A (ja) * 2008-05-29 2009-12-10 Mitsumi Electric Co Ltd 電界効果トランジスタ及びその製造方法
WO2010079573A1 (ja) 2009-01-09 2010-07-15 ミツミ電機株式会社 電界効果トランジスタ、その製造方法およびバイオセンサ
US8487297B2 (en) 2009-01-09 2013-07-16 Mitsumi Electric Co., Ltd. Field effect transistor, method for manufacturing the same, and biosensor
JP2011168473A (ja) * 2010-01-21 2011-09-01 Hitachi Ltd グラフェン膜が成長された基板およびそれを用いた電子・光集積回路装置
JP2012068168A (ja) * 2010-09-24 2012-04-05 Ajou Univ Industry-Academic Cooperation Foundation 炭素ナノチューブ−電界効果トランジスタベースのバイオセンサー及びその製造方法
JP2013019851A (ja) * 2011-07-13 2013-01-31 Hiroshima Univ 半導体センサ
WO2013105449A1 (ja) * 2012-01-13 2013-07-18 国立大学法人東京大学 ガスセンサ
JPWO2013105449A1 (ja) * 2012-01-13 2015-05-11 国立大学法人 東京大学 ガスセンサ
US9250210B2 (en) 2012-01-13 2016-02-02 The University Of Tokyo Gas sensor
US9546948B2 (en) 2012-01-13 2017-01-17 The University Of Tokyo Gas sensor
JP2019525200A (ja) * 2016-06-30 2019-09-05 グラフウェア テクノロジーズ インコーポレイテッド 極性流体がゲートの電界効果デバイス
JP7129405B2 (ja) 2016-06-30 2022-09-01 グラフウェア テクノロジーズ インコーポレイテッド 極性流体がゲートの電界効果デバイス
WO2022039148A1 (ja) * 2020-08-17 2022-02-24 株式会社村田製作所 半導体センサ
JP7487780B2 (ja) 2020-08-17 2024-05-21 株式会社村田製作所 半導体センサ

Also Published As

Publication number Publication date
JP4891550B2 (ja) 2012-03-07
WO2006085611A1 (ja) 2006-08-17
KR100924668B1 (ko) 2009-11-03
KR20070095991A (ko) 2007-10-01
US7902089B2 (en) 2011-03-08
US20110068324A1 (en) 2011-03-24
US8008650B2 (en) 2011-08-30
US20090008629A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
JP4891550B2 (ja) ｎ型トランジスタ、ｎ型トランジスタセンサ及びｎ型トランジスタ用チャネルの製造方法
Zhang et al. Electronic transport studies of single-crystalline In 2 O 3 nanowires
US6894359B2 (en) Sensitivity control for nanotube sensors
JP5371453B2 (ja) 電界効果トランジスタおよびその製造方法
US7052588B2 (en) Nanotube chemical sensor based on work function of electrodes
US9397305B2 (en) Thin film transistor
US20110291068A1 (en) Field effect transistor manufacturing method, field effect transistor, and semiconductor graphene oxide manufacturing method
Paul et al. Room temperature detection of NO2 using InSb nanowire
JP2010192599A (ja) カーボンナノ材料を用いた電界効果トランジスタにおける絶縁膜成膜方法及びカーボンナノ材料を用いた電界効果トランジスタ
US8741745B2 (en) Method of controlling amount of adsorbed carbon nanotubes and method of fabricating carbon nanotube device
JP2010071906A (ja) 有機半導体装置、検出装置および検出方法
KR100820102B1 (ko) 반도체 나노소자
Offermans et al. Functionalized vertical InAs nanowire arrays for gas sensing
US20170117494A9 (en) Single-walled carbon nanotubes/quantum dot hybrid structures and methods of making and use of the hybrid structures
KR101889175B1 (ko) Au, Pt 및 Pd 금속입자로 기능화된 ZnO 나노선의 상온 감응 특성을 이용한 가스센서 및 그 제조 방법
JP2008091566A (ja) 絶縁膜で被覆されたカーボンナノチューブ構造体の製造方法及びその構造体からなる電界効果トランジスタ装置
KR20110032466A (ko) 포토리소그래피 공정만을 이용한 나노 물질의 선택적 조립 방법 및 이를 이용한 나노구조 다중채널 ｆｅｔ 소자 제조 방법
Hsu et al. Fabrication and gas-sensing properties of Ni-silicide/Si nanowires
Aikawa et al. Simple Fabrication Technique for Field-Effect Transistor Array Using As-Grown Single-Walled Carbon Nanotubes
Amlani et al. Field-effect and single-electron transistors based on single-walled carbon nanotubes catalyzed by Al/Ni thin films
Hone et al. Growth of nanotubes and chemical sensor applications
Guerin et al. Carbon nanotube resistors as gas sensors: Towards selective analyte detection with various metal-nanotubeinterfaces
KR100756320B1 (ko) 단백질 나노입자를 이용한 탄소나노튜브 트랜지스터 및이의 제조 방법
Xiao et al. A Novel NH 3 Sensing Mechanism Based on Au Pads Activated Schottky Barrier MOSFET on Silicon-on-Insulator with Extremely High Sensitivity at Room Temperature
Nagahara et al. Nanoelectronics and nanosensing using carbon nanotubes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111216

R150 Certificate of patent or registration of utility model

Ref document number: 4891550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees