JP2006216909A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006216909A JP2006216909A JP2005030838A JP2005030838A JP2006216909A JP 2006216909 A JP2006216909 A JP 2006216909A JP 2005030838 A JP2005030838 A JP 2005030838A JP 2005030838 A JP2005030838 A JP 2005030838A JP 2006216909 A JP2006216909 A JP 2006216909A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- contact hole
- silicon
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】単結晶シリコン基板51の表面上にN型またはP型の不純物拡散層52を形成する際に、不純物拡散層52中の不純物濃度を適宜設定する。すると、図2(A)に示すRTN法を用いた熱処理時に、チタンシリサイド層57の成長を適度に抑制して最適化することができる。その結果、不純物拡散層52の接合深さが浅い場合でも、工程4におけるRTN法を用いた熱処理時に、コンタクトホール55の底面部に形成されたチタンシリサイド層57が成長し過ぎて不純物拡散層52を突き抜けるのを防止可能になり、チタンシリサイド層57と単結晶シリコン基板51とが直接接続されてショートするコンタクトリークが生じなくなる。
【選択図】 図2
Description
しかし、単結晶シリコン基板に形成された不純物拡散層やポリシリコン(多結晶シリコン)層などのシリコン層に対して、アルミニウム合金から成る配線層を直接接触させると、配線層の形成後の熱処理時に、配線層中のアルミニウムがシリコン層の接触部分から内部に侵入してシリコン層を突き抜けるおそれがある。
そこで、窒化チタンを含むバリアメタル層をシリコン層と配線層との間に設け、アロイスパイクの発生を防止する技術が提案されている(例えば、特許文献1参照)。
そこで、配線層とシリコン層との間に、金属とシリコンとの合金であるシリサイド層を設ける技術が提案されている(例えば、特許文献2参照)。
図5および図6は、不純物拡散層、バリアメタル層、シリサイド層を備えた従来の半導体装置50の製造方法を説明するための概略縦断面図である。
(ア)イオン注入法を用い、単結晶シリコン基板51の表面上に不純物イオンを注入する。
(イ)エピタキシャル法を用い、単結晶シリコン基板51の表面上に不純物が注入拡散された単結晶シリコンを成長させ、その単結晶シリコンから成る不純物拡散層52を形成する。
(ウ)不純物拡散源として気体ソースまたは固体ソースを使用した熱拡散法を用い、単結晶シリコン基板51の表面上に不純物を注入拡散する。
次に、フォトエッチング法を用い、各膜53,54に不純物拡散層52と接続されるコンタクトホール55を形成する。このとき、オーバーエッチングによって不純物拡散層52が削り込まれ、コンタクトホール55の底面部は不純物拡散層52内に掘り込まれた状態になる。
次に、エッチバック法またはCMP(Chemical Mechanical Polishing)法を用いてデバイス表面を平坦化することにより、コンタクトホール55内に埋め込まれたタングステンだけを残して他の部分のタングステンを除去し、コンタクトホール55内に埋め込まれたタングステンから成るタングステンプラグ59を形成する。
ここで、チタンシリサイド層57は、タングステンプラグ59と不純物拡散層52とのコンタクト抵抗を低減するために設けられている。
また、窒化チタン層58はバリアメタル層として機能し、タングステンプラグ59とチタンシリサイド層57との反応を抑制すると共に、両者のタングステンプラグ59とチタンシリサイド層57との良好なコンタクトを得るために設けられている。
図7および図8は、ポリシリコン層、バリアメタル層、シリサイド層を備えた従来の半導体装置70の製造方法を説明するための概略縦断面図である。
次に、CVD法またはPVD法を用い、酸化シリコン膜53の表面上にポリシリコン層71を形成する。
次に、フォトエッチング法を用い、BPSG膜54にポリシリコン層71と接続されるコンタクトホール55を形成する。このとき、オーバーエッチングによってポリシリコン層71が削り込まれ、コンタクトホール55の底面部はポリシリコン層71内に掘り込まれた状態になる。
このとき、第1の従来技術と同様に、チタンシリサイド層57にならなかったチタン膜56は窒化チタン層58になる。
工程6(図8(C)):第1の従来技術の工程6(図6(C))と同じである。
このような場合には、工程4(図8(A))において、RTN法を用いた熱処理時に、コンタクトホール55の底面部に形成されたチタンシリサイド層57が成長し過ぎてポリシリコン層71の底部にまで到達するおそれがある。
図9(B)(C)は、工程4(図8(A))におけるコンタクトホール55の底面部近傍を示す要部概略縦断面図である。
このとき、チタンシリサイド層57の底部および外周壁部が両方共にポリシリコン層71に接するため、チタンシリサイド層57にシリコンが供給されてもポリシリコン層71にボイド(空隙)は発生しない。
このとき、チタンシリサイド層57の外周壁部のみがポリシリコン層71に接するため、チタンシリサイド層57にシリコンが供給されるにつれて、当該外周壁部に接する部分のポリシリコン層71中のシリコンが吸い上げられて無くなり、当該部分にボイド71aが発生する。
シリコン層と、
そのシリコン層の表面上に形成された絶縁膜と、
その絶縁膜に形成されて前記シリコン層と接続されるコンタクトホールと、
そのコンタクトホールの底面部にて、前記シリコン層中のシリコンと高融点金属とが合金化されて形成されたシリサイド層と
を備え、
前記コンタクトホールの底面部に接するシリコン層には、N型またはP型の不純物が注入拡散され、
前記シリコン層の不純物濃度は1×1020〜3×1021cmー3の範囲内であることを技術的特徴とする半導体装置である。
請求項1に記載の半導体装置において、
前記シリコン層は、単結晶シリコン基板の表面上に形成された不純物拡散層であることを技術的特徴とする。
請求項1に記載の半導体装置において、
前記シリコン層は、絶縁層の表面上に形成されたポリシリコン層であることを技術的特徴とする。
請求項1〜3のいずれか1項に記載の半導体装置において、
前記コンタクトホール内に埋め込まれて前記シリサイド層と接続される導電膜と、
前記絶縁膜の表面上に形成されて前記導電膜と接続される配線層とを備えたことを技術的特徴とする。
不純物が注入拡散されたシリコン層を形成する第1工程と、
前記シリコン層の表面上に絶縁膜を形成する第2工程と、
前記シリコン層と接続されるコンタクトホールを前記絶縁膜に形成する第3工程と、
前記コンタクトホールの底面部から露出した前記シリコン層の表面上に高融点金属膜を形成する第4工程と、
熱処理を行うことにより、前記シリコン層中のシリコンと高融点金属膜中の高融点金属とを合金化させ、前記コンタクトホールの底面部にシリサイド層を形成する第5工程とを備え、
前記シリコン層の不純物濃度は1×1020〜3×1021cmー3の範囲内であることを技術的特徴とする半導体装置の製造方法である。
請求項5に記載の半導体装置の製造方法において、
前記第5工程における熱処理温度は600〜850℃の範囲内であることを技術的特徴とする。
請求項5または請求項6に記載の半導体装置の製造方法において、
前記シリコン層は、単結晶シリコン基板の表面上に形成された不純物拡散層であることを技術的特徴とする。
請求項5または請求項6に記載の半導体装置の製造方法において、
前記シリコン層は、絶縁層の表面上に形成されたポリシリコン層であることを技術的特徴とする。
請求項6〜8のいずれか1項に記載の半導体装置の製造方法において、
前記シリサイド層と接続される導電膜を前記コンタクトホール内に埋め込む第6工程と、
前記導電膜と接続される配線層を前記絶縁膜の表面上に形成する第7工程とを備えたことを技術的特徴とする。
請求項1の発明において、シリコン層中の不純物濃度を適宜設定すれば、シリサイド層を形成するための熱処理時に、シリサイド層の成長を適度に抑制して最適化することができる。
その結果、シリコン層が単結晶シリコン基板の表面上に形成された不純物拡散層であるとき、シリコン層の接合深さが浅い場合でも、コンタクトホールの底面部に形成されたシリサイド層が成長し過ぎてシリコン層を突き抜けるのを防止可能になり、シリサイド層と単結晶シリコン基板とが直接接続されてショートするコンタクトリークが生じなくなる。
そして、シリコン層の不純物濃度を前記範囲内に設定することにより、シリサイド層の成長を適度に抑制して最適化することが可能になる。
従って、請求項1の発明によれば、良好なコンタクトを得ることが可能なコンタクトホールを備えた半導体装置を提供できる。
請求項2の発明によれば、シリコン層の接合深さが浅い場合でも、コンタクトホールの底面部に形成されたシリサイド層が成長し過ぎてシリコン層を突き抜けるのを防止可能になり、シリサイド層と単結晶シリコン基板とが直接接続されてショートするコンタクトリークが生じなくなる。
請求項3の発明によれば、コンタクトホールの底面部に形成されたシリサイド層が成長し過ぎてシリコン層の底部にまで到達するのを防止可能になり、図9(C)に示すようなボイド71aが発生しないため、シリサイド層とシリコン層のコンタクト抵抗が小さくなり確実なコンタクトが得られる。
請求項4の発明によれば、シリコン層、絶縁膜、コンタクトホール、シリサイド層、導電膜、配線層を備えた半導体装置が得られる。
請求項5の発明によれば、請求項1に記載の半導体装置を製造できるため、請求項1の発明と同様の効果が得られる。
請求項6の発明によれば、シリサイド層を形成するための熱処理温度を前記範囲内に設定することにより、シリサイド層の成長を適度に抑制して最適化することが可能になるため、請求項6の発明の効果を確実に得られる。
請求項7の発明によれば、請求項2に記載の半導体装置を製造できるため、請求項2の発明と同様の効果が得られる。
請求項8の発明によれば、請求項3に記載の半導体装置を製造できるため、請求項3の発明と同様の効果が得られる。
請求項9の発明によれば、請求項4に記載の半導体装置を製造できるため、請求項4の発明と同様の効果が得られる。
尚、上述した[課題を解決するための手段]に記載した構成要素と、後述する[発明を実施するための最良の形態]に記載した構成部材との対応関係は以下のようになっている。
「絶縁膜」は、BPSG膜54に該当する。
「絶縁層」は、酸化シリコン膜53に該当する。
「導電膜」は、タングステンプラグ59に該当する。
「高融点金属膜」は、チタン膜56に該当する。
図1および図2は、第1実施形態の半導体装置10の製造方法を説明するための概略縦断面図である。
工程1(図1(A))〜工程6(図2(C))はそれぞれ、第1の従来技術の工程1(図5(A))〜工程6(図6(C))と同じである。
その結果、不純物拡散層52の接合深さ(ジャンクション深さ:Xj)が浅い場合でも、工程4におけるRTN法を用いた熱処理時に、コンタクトホール55の底面部に形成されたチタンシリサイド層57が成長し過ぎて不純物拡散層52を突き抜けるのを防止可能になり、チタンシリサイド層57と単結晶シリコン基板51とが直接接続されてショートするコンタクトリークが生じなくなる。
また、不純物拡散層52中の不純物濃度が前記範囲より低くなると、チタンシリサイド層57の形成反応が促進され過ぎ、チタンシリサイド層57が不純物拡散層52を突き抜けてコンタクトリークが生じ易くなる傾向がある。
図1および図2は、第2実施形態の半導体装置20の製造方法を説明するための概略縦断面図である。
工程1(図1(A))〜工程6(図2(C))はそれぞれ、第1の従来技術の工程1(図5(A))〜工程6(図6(C))と同じである。
尚、不純物拡散層52中の不純物濃度は、前記範囲内に設定しておく必要がある。
その結果、不純物拡散層52の接合深さが浅い場合でも、工程4におけるRTN法を用いた熱処理時に、コンタクトホール55の底面部に形成されたチタンシリサイド層57が成長し過ぎて不純物拡散層52を突き抜けるのを防止可能になり、チタンシリサイド層57と単結晶シリコン基板51とが直接接続されてショートするコンタクトリークが生じなくなる。
また、RTN法の熱処理温度が前記範囲より高くなると、チタンシリサイド層57の形成反応が促進され過ぎ、チタンシリサイド層57が不純物拡散層52を突き抜けてコンタクトリークが生じ易くなる傾向がある。
図3および図4は、第3実施形態の半導体装置30の製造方法を説明するための概略縦断面図である。
工程1(図3(A))〜工程6(図4(C))はそれぞれ、第2の従来技術の工程1(図7(A))〜工程6(図8(C))と同じである。
(1)CVD法またはPVD法を用いてポリシリコン層71を形成した後に、イオン注入法を用い、ポリシリコン層71の表面上に不純物イオンを注入する。
(2)CVD法を用いてポリシリコン層71を形成する際に、原料ガスに不純物ガスを添加することにより、ポリシリコン層71に不純物を注入拡散する。
(3)CVD法またはPVD法を用いてポリシリコン層71を形成した後に、不純物拡散源として気体ソースまたは固体ソースを使用した熱拡散法を用い、ポリシリコン層71に不純物を注入拡散する。
このとき、第3実施形態では、ポリシリコン層71中の不純物濃度を以下のように設定している。
その結果、工程4におけるRTN法を用いた熱処理時に、コンタクトホール55の底面部に形成されたチタンシリサイド層57が成長し過ぎてポリシリコン層71の底部にまで到達するのを防止可能になり、図9(C)に示すようなボイド71aが発生しないため、各層57,71のコンタクト抵抗が小さくなり確実なコンタクトが得られる。
また、ポリシリコン層71中の不純物濃度が前記範囲より低くなると、チタンシリサイド層57の形成反応が促進され過ぎ、チタンシリサイド層57がポリシリコン層71の底部にまで到達して各層57,71のコンタクト抵抗が増大する傾向がある。
図3および図4は、第4実施形態の半導体装置40の製造方法を説明するための概略縦断面図である。
工程1(図3(A))〜工程6(図4(C))はそれぞれ、第2の従来技術の工程1(図7(A))〜工程6(図8(C))と同じである。
ここで、ポリシリコン層71中の不純物濃度は、前記範囲内に設定しておく必要がある。
その結果、工程4におけるRTN法を用いた熱処理時に、コンタクトホール55の底面部に形成されたチタンシリサイド層57が成長し過ぎてポリシリコン層71の底部にまで到達するのを防止可能になり、図9(C)に示すようなボイド71aが発生しないため、各層57,71のコンタクト抵抗が小さくなり確実なコンタクトが得られる。
また、RTN法の熱処理温度が前記範囲より高くなると、チタンシリサイド層57の形成反応が促進され過ぎ、チタンシリサイド層57がポリシリコン層71の底部にまで到達して各層57,71のコンタクト抵抗が増大する傾向がある。
特許文献3には、単結晶又は多結晶質の内の少なくとも一種からなるシリコン中に砒素をイオン注入した後、チタン膜を堆積し、第1の温度で熱処理を施し、チタンシリサイドを形成する第1の熱処理工程と、前記チタンシリサイド上層部に存在する余剰チタンとその反応物とをエッチングで除去するエッチング工程と、前記チタンシリサイドを前記第1の温度よりも高い第2の温度で熱処理を施す第2の熱処理工程とを含む半導体装置の製造方法において、チタン膜の堆積前に、チタンシリサイドが形成される予定深さ以上に飛程が深く、飛程における濃度が5×1020cm−3以上となり、かつ前記チタンシリサイドの形成予定深さにおける濃度が5×1020cm−3となり、前記チタンシリサイドの形成予定深さ未満の深さにおける濃度が5×1020cm−3未満となるように、シリコン中に砒素をイオン注入し、前記第1の熱処理工程にて、シリサイド反応が抑制される砒素濃度となる前記チタンシリサイドの形成予定深さまで前記チタンシリサイド層を形成することが記載されている。
それに対して、本願発明の前記各実施形態では、不純物拡散層52またはポリシリコン層71における不純物濃度をチタンシリサイド層57の形成予定深さに合わせて多段階に設定する必要がなく、各層52,71の不純物濃度を前記範囲内で均一にすればよい。
そして、特許文献3の技術は、同一条件でシリサイド反応熱処理を施した場合に、NチャネルとPチャネルの両領域で均一な膜厚を有するチタンシリサイドを形成することを目的とし、本願発明の前記各実施形態とは目的を異にするものである。
また、特許文献3には、不純物としてヒ素を用いることしか記載されておらず、本願発明の前記各実施形態のようにリン、ボロン、フッ化ボロンを用いることに関して、一切開示されておらず示唆すらもされていない。
ところで、本発明は上記各実施形態に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記各実施形態と同等もしくはそれ以上の作用・効果を得ることができる。
しかし、チタンシリサイド層57の成長を適度に抑制するには、各層52,71においてコンタクトホール55の底面部と接する部分の不純物濃度だけを前記範囲内に設定すればよく、各層52,71の全体の不純物濃度を前記範囲内に設定する必要はない。
しかし、前記{1]の理由により、コンタクトホール55を形成した後に、コンタクトホール55の底面部から露出した基板51またはポリシリコン層71に対して、イオン注入法または熱拡散法を用いて不純物を注入拡散してもよい。
そして、チタンシリサイド層57についても、どのような高融点金属とシリコンとの合金であるシリサイド層に置き換えてもよい。
51…単結晶シリコン基板
52…不純物拡散層
53…酸化シリコン膜
54…BPSG膜
55…コンタクトホール
56…チタン層
57…チタンシリサイド層
58…窒化チタン層
59…タングステンプラグ
60…配線層
71…ポリシリコン層
Claims (9)
- シリコン層と、
そのシリコン層の表面上に形成された絶縁膜と、
その絶縁膜に形成されて前記シリコン層と接続されるコンタクトホールと、
そのコンタクトホールの底面部にて、前記シリコン層中のシリコンと高融点金属とが合金化されて形成されたシリサイド層と
を備え、
前記コンタクトホールの底面部に接するシリコン層には、N型またはP型の不純物が注入拡散され、
前記シリコン層の不純物濃度は1×1020〜3×1021cmー3の範囲内であることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記シリコン層は、単結晶シリコン基板の表面上に形成された不純物拡散層であることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記シリコン層は、絶縁層の表面上に形成されたポリシリコン層であることを特徴とする半導体装置。 - 請求項1〜3のいずれか1項に記載の半導体装置において、
前記コンタクトホール内に埋め込まれて前記シリサイド層と接続される導電膜と、
前記絶縁膜の表面上に形成されて前記導電膜と接続される配線層と
を備えたことを特徴とする半導体装置。 - 不純物が注入拡散されたシリコン層を形成する第1工程と、
前記シリコン層の表面上に絶縁膜を形成する第2工程と、
前記シリコン層と接続されるコンタクトホールを前記絶縁膜に形成する第3工程と、
前記コンタクトホールの底面部から露出した前記シリコン層の表面上に高融点金属膜を形成する第4工程と、
熱処理を行うことにより、前記シリコン層中のシリコンと高融点金属膜中の高融点金属とを合金化させ、前記コンタクトホールの底面部にシリサイド層を形成する第5工程とを備え、
前記シリコン層の不純物濃度は1×1020〜3×1021cmー3の範囲内であることを特徴とする半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法において、
前記第5工程における熱処理温度は600〜850℃の範囲内であることを特徴とする半導体装置の製造方法。 - 請求項5または請求項6に記載の半導体装置の製造方法において、
前記シリコン層は、単結晶シリコン基板の表面上に形成された不純物拡散層であることを特徴とする半導体装置の製造方法。 - 請求項5または請求項6に記載の半導体装置の製造方法において、
前記シリコン層は、絶縁層の表面上に形成されたポリシリコン層であることを特徴とする半導体装置の製造方法。 - 請求項6〜8のいずれか1項に記載の半導体装置の製造方法において、
前記シリサイド層と接続される導電膜を前記コンタクトホール内に埋め込む第6工程と、
前記導電膜と接続される配線層を前記絶縁膜の表面上に形成する第7工程と
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005030838A JP2006216909A (ja) | 2005-02-07 | 2005-02-07 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005030838A JP2006216909A (ja) | 2005-02-07 | 2005-02-07 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006216909A true JP2006216909A (ja) | 2006-08-17 |
Family
ID=36979837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005030838A Pending JP2006216909A (ja) | 2005-02-07 | 2005-02-07 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006216909A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6046024A (ja) * | 1983-08-24 | 1985-03-12 | Toshiba Corp | 半導体装置の製造方法 |
JPS61214542A (ja) * | 1985-03-20 | 1986-09-24 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH06204170A (ja) * | 1993-01-07 | 1994-07-22 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2003229568A (ja) * | 2002-02-04 | 2003-08-15 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
-
2005
- 2005-02-07 JP JP2005030838A patent/JP2006216909A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6046024A (ja) * | 1983-08-24 | 1985-03-12 | Toshiba Corp | 半導体装置の製造方法 |
JPS61214542A (ja) * | 1985-03-20 | 1986-09-24 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH06204170A (ja) * | 1993-01-07 | 1994-07-22 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2003229568A (ja) * | 2002-02-04 | 2003-08-15 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3020543B2 (ja) | タングステンコンタクトの製造方法および半導体デバイス | |
JP4653949B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US5552340A (en) | Nitridation of titanium, for use with tungsten filled contact holes | |
JP2006522481A (ja) | Mosトランジスタのためのゲート電極 | |
KR20050117107A (ko) | 낮은 콘택 저항을 갖는 반도체 소자 및 그 제조 방법 | |
JP2000133700A (ja) | 半導体装置およびその製造方法 | |
JPH07254574A (ja) | 電極形成方法 | |
JP3252397B2 (ja) | 配線形成方法 | |
JP2007067425A (ja) | 半導体装置の製造方法 | |
JP2006024809A (ja) | 半導体装置及びその製造方法 | |
JP2685033B2 (ja) | Mis型fetおよびその製造方法 | |
JP2006216909A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3976577B2 (ja) | ゲート電極の製造方法 | |
US6891244B2 (en) | Plug structure having low contact resistance and method of manufacturing | |
JPH06204173A (ja) | 半導体装置の製造方法 | |
JP2005026707A (ja) | 半導体装置及びその製造方法 | |
JPH1174507A (ja) | 半導体装置の製造方法 | |
JPS6324668A (ja) | 半導体装置 | |
JP4542689B2 (ja) | 半導体装置の製造方法 | |
JPH10116797A (ja) | 半導体装置の製造方法 | |
JP2007080937A (ja) | 半導体装置およびその製造方法 | |
JPH0756866B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2875575B2 (ja) | 半導体素子の製造方法 | |
US6884473B2 (en) | Method for fabricating metal silicide | |
JP2720567B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070524 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120810 |