JP2006210483A - 半導体装置 - Google Patents

Abstract

【課題】ＳＯＮ、ＱＦＮ構造リードレスセラミックパッケージ形の半導体装置において、二次実装回路基板への電気的接続状態において、接続強度の向上を図る。
【解決手段】 インターポーザー４の表面に半導体素子３を実装してなる、ＳＯＮ、ＱＦＮ構造リードレスセラミック形の半導体装置２において、インターポーザー４の裏面に形成した裏面電極ランド６の形成部分を半円状に凹ませることにより、裏面電極ランド６を回路基板７の電極ランド８に電気的に接続するように、半導体装置２を回路基板７上に実装する際における、はんだペースト９への沈み込みを深くし、側面電極ランド５へのはんだ濡れ上がりを向上させ、十分なフィレット形成をさせることにより、接続強度の強化を図る。
【選択図】図２

Description

本発明は、回路基板に電気的接続用の電極ランドを有したＳＯＮ、ＱＦＮ構造リードレスセラミックパッケージ型半導体装置の改良に関するものである。

図５は従来のＳＯＮ構造リードレスセラミックパッケージ型の半導体装置の側面図、図６は図５の半導体装置の回路基板接続断面図、図７は図５の半導体装置であり、２は従来型の半導体装置、３は半導体素子、４はセラミックからなるインターポーザー、５はインターポーザー４の側面に形成された側面電極ランド、７は回路基板、８は回路基板７に形成された電極ランド、１１はインターポーザー４の裏面に形成された裏面電極ランド、１２は回路基板７にインターポーザー４を接続するはんだペースト、１３ははんだペースト１２が溶融した状態である溶融はんだを示す。

従来のＳＯＮ構造リードレスセラミックパッケージ型の半導体装置２は、図７に示すように、裏面電極ランド１１および側面電極ランド６を有している。裏面電極ランド１１は、図６に示すように半導体素子３と電気的接続されたインターポーザー４の裏面に回路基板７を固定した際に、回路基板７の電極ランド８と電気的接続をするためのものであり、インターポーザー４の表面に実装された半導体素子３は側面電極ランド６および裏面電極ランド１１を介して回路基板７に電気的に接続される。

また、図６に示すように、裏面電極ランド１１と回路基板７の電極ランド８とは、はんだペースト１２を介して接続される。この時、半導体装置２の側面電極ランド５にはんだペースト１２が濡れ上がり、はんだフィレットを形成する。
特開平７−３８００７号公報 特開２００４−８７９９８号公報

図６に示す従来の半導体装置２と回路基板７の電極ランド８との電気的に接続した際、同時に半導体装置２と回路基板７の間が溶融はんだ１２によって固定される。ここで、接続信頼性加速試験によって半導体装置２と回路基板７の電極ランド８の接続部分に熱的疲労および機械的疲労等の外的負荷が掛かった場合における影響を実験したところ、溶融はんだ１３のエッジ部およびフィレット部に繰り返し応力が加わり、エッジ部の剥れ、フィレット部からのはんだ破断により、電気的接続が断たれることがあった。

したがって、回路基板７に対する半導体装置２の接続強度は、図７に示す裏面電極ランド１０と図６に示す回路基板７の電極ランド８との接続状態、および図６に示す側面電極ランド５と図６に示す回路基板７の電極ランド８との間で形成される溶融はんだ１３のフィレット形状に影響されると仮定できる。

従来の裏面電極ランド１１は、インターポーザー４を構成するセラミックキャリア裏面と同一高さに形成されており、回路基板７との接続において、リフロー装置等によりはんだを溶融させて接続させる。この時溶融したはんだは側面電極ランド５にも濡れ上がるが、はんだ溶融時に半導体装置２が沈み込まず、側面電極ランド５への濡れ上がりを阻害する場合がある。このため、はんだ接合面のフィレット形成を最適化できないおそれがある。

本発明は、接合面に形成するフィレットを最適化することにより、ＳＯＮ、ＱＦＮ型半導体装置の回路基盤への接続強度を、向上させることを実現した半導体装置を提供することを目的とする。

前記目的を達成するため、本発明は、回路基板に電気的に接続するための複数の裏面電極ランド部およびこの裏面電極ランド部と前記半導体素子とを電気的に接続する側面電極ランド部を有する、ＳＯＮ、ＱＦＮ構造リードレスセラミックパッケージ型の半導体装置において、前記裏面電極ランド部に凹みを設けたことを特徴とする。

このように本発明によれば、接続用の裏面電極ランドを凹ませることにより、回路基板への接続においてＳＯＮ、ＱＦＮ型半導体装置を沈み込ませ、溶融はんだの側面電極ランドへの濡れ上がりを助成することができる。また、裏面電極ランドを凹ませることにより、はんだ溶融面積を拡大することが可能になり、裏面電極ランドの接続強度を向上させることが可能になる。

本発明によれば、ＳＯＮ、ＱＦＮ型半導体装置の回路基盤への接続強度を、向上させることができる。

以下、本発明の実施形態について、図面を参照しながら説明する。

（第１の実施形態）
図１は本発明のＳＯＮ構造リードレスセラミックパッケージ型の半導体装置の側面図、図２は図１の半導体装置の回路基板接続断面図、図３は図１の半導体装置の裏面斜視図であり、１は半導体装置、６は裏面電極ランド、９ははんだペースト、１０は溶融はんだを示す。なお、図５〜図７に示す従来技術における部材と同一の部材、あるいは同一機能の部材については、同一の符号を付して詳細な説明は省略する。

本実施形態は、図５〜図７に示す従来技術のインターポーザー４における裏面電極ランド１１の形成部位に図１に示すように凹みを設けることにより、凹状の裏面電極ランド６としたものである。

裏面電極ランド６の凹みの深さは、図２に示すはんだペースト９の供給高さの１／２程度、かつ側面電極ランド５の２０％程度の高さまで凹ませることが望ましい。また、裏面電極ランド６の凹ませる幅は、図５に示す通常の裏面電極ランド１１の６５％程度であることが望ましく、凹ませる形状については、半円柱もしくは角柱形状が望ましい。また、はんだペースト９としてはＰｂフリーはんだを用いることが望ましい。

このように裏面電極ランド６を凹ませることにより、図２に示す回路基板７の電極ランド８への電気的接続状態において、図５に示す従来型半導体装置２の電気的接続状態と比較して接続高さが６０％程度低くなる。この時裏面電極ランド６の接続面の面積は、１．４倍程度となり、接続面積拡大により接続強度を向上させることができる。さらに、接続高さが６０％程度低くなることにより、側面電極ランド５へのはんだ濡れ上がりを容易に向上させることが可能になる。

また上述した回路基板７の電極ランド８への電気的接続状態の接続状態において、図４（ａ）に示す本実施形態における溶融はんだ１０のフィレット形状は、図４（ｂ）に示す従来型の半導体装置２の電気的接続状態での溶融はんだ１３のフィレット形状と比較して良好な形状となる。

従来型の半導体装置２では、回路基板７の電極ランド８上の溶融はんだ１３の先端と側面電極ランド５上端との直線角度は鈍角であるが、側面電極ランド５上端が接続面から高い位置にあるため、側面電極ランド付近で溶融はんだ１３が集合する傾向になる。この時溶融はんだ１３のフィレット形状は、回路基板７の電極ランド８の先端より鋭角に濡れ上がり、側面電極ランド５付近より鈍角となる。このような溶融はんだ１３のフィレット形状に、外的負荷が加わった場合、溶融はんだ１２の鋭角なエッジ部およびはんだ濡れ上がり角度の変化点であるフィレット部より破断しやすくなる。

一方、本実施形態によれば、図２に示すように電気的接続高さが低くなり、回路基板７の電極ランド８上の溶融はんだ１０の先端から側面電極ランド５の上端との直線角度は鋭角となるが、側面電極ランド５が接続面から低い位置にあるため、溶融はんだ１０が側面電極ランド５付近で集合せず、直線角度ライン通りのフィレットを形成できる。このフィレット形状により、従来型の半導体装置２のフィレットエッジ部の角度は鈍角となり、剥れに対する強度が増し、フィレット濡れ上がり角度が一定のため、外的負荷に対する強度が向上する。

なお、上述した実施形態はＳＯＮ構造リードレスセラミックパッケージ型の半導体装置について説明したが、本発明は、それに限らず、ＱＦＮ構造リードレスセラミックパッケージ型の半導体装置にも適用可能である。また、裏面電極ランド６および側面電極ランド５にＮi／ＡuめっきもしくはＳn系めっきを施しても良い。

本発明における、回路基板に電気的接続用の電極ランドを有したＳＯＮ、ＱＦＮ構造リードレスセラミックパッケージ型半導体装置は、半導体装置のサイズ、電極ランドピッチ、電極ランドサイズ等に関係無く有用である。

本発明の裏面凹型電極ランドを有したＳＯＮパッケージの側面図 本発明の裏面凹型電極ランドを有したＳＯＮパッケージの回路基板接続断面図 本発明の裏面凹型電極ランドを有したＳＯＮパッケージの裏面斜視図 （ａ）は本実施形態における溶融はんだ１０のフィレット形状、（ｂ）は従来型の半導体装置２の電気的接続状態での溶融はんだ１３のフィレット形状を示す説明図 従来型ＳＯＮパッケージの側面図 従来型ＳＯＮパッケージの回路基板接続断面図 従来型ＳＯＮパッケージの裏面斜視図

符号の説明

１ 半導体装置
３ 半導体素子
４ インターポーザー
５ 側面電極ランド
６ 裏面電極ランド
７ 回路基板
８ 電極ランド
９ はんだペースト
１０ 溶融はんだ

Claims (4)

1. 回路基板に電気的に接続するための複数の裏面電極ランド部およびこの裏面電極ランド部と前記半導体素子とを電気的に接続する側面電極ランド部を有する、ＳＯＮ、ＱＦＮ構造リードレスセラミックパッケージ型の半導体装置において、前記裏面電極ランド部に凹みを設けたことを特徴とする半導体装置。
2. 前記裏面電極ランド部の凹み形状が半円柱もしくは角柱形状であることを特徴とする請求項１記載の半導体装置。
3. 前記裏面電極ランド部および前記側面電極ランド部にＮi／ＡuめっきもしくはＳn系めっきを施すことを特徴とする請求項１記載の半導体装置。
4. 前記回路基板の電極ランド部と前記裏面電極ランド部とをＰｂフリーはんだによって接合することを特徴とする請求項１記載の半導体装置。