JP2006197620A - ディジタル位相同期ループ回路 - Google Patents
ディジタル位相同期ループ回路 Download PDFInfo
- Publication number
- JP2006197620A JP2006197620A JP2006020648A JP2006020648A JP2006197620A JP 2006197620 A JP2006197620 A JP 2006197620A JP 2006020648 A JP2006020648 A JP 2006020648A JP 2006020648 A JP2006020648 A JP 2006020648A JP 2006197620 A JP2006197620 A JP 2006197620A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- frequency
- output
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】このディジタル位相同期ループ回路において、第2の分周器18は、第1の位相比較器10からの第1の同期制御信号(c),(d)にしたがって所定のマスタ・クロックを1/Nに分周して基準クロック(a)のM倍の周波数を有する出力クロック(g)を生成する。第2の位相比較器54は、基準クロック(a)の位相とフィードバック・クロック(b)の位相とを比較して、それらの位相差に応じた第2の同期制御信号(m),(n)を生成する。そして、レンジカウンタ(分周比制御部)56は、分周器18おける分周比Nを第2の同期制御信号(m),(n)にしたがって可変制御する。
【選択図】 図9
Description
D=(Q+Ci−Bi+1)%2 ‥‥(2の補数演算)
CO=1(Ci=1,Bi=0)
=0(Ci=0,Bi=1)
=Q(Ci=0,Bi=0)
12 制御発振部
14 フィードバック部
16 フィードバック用分周器
18 中間発振用分周器
20 周期測定回路
22 移動平均値演算回路
24 出力クロック発生回路
26 マスタ・クロック発生回路
28 アップ・ダウン・カウンタ
30 プリスケーラ
38 位相ロック検出回路
40 クロック選択回路
52 ホールド制御部
54 位相比較器
56 レンジ・カウンタ
58 周波数ロック検出部
Claims (8)
- 入力する所与の基準クロックに対してM倍(Mは2以上の整数)の周波数を有する同期した出力クロックを生成するためのディジタル位相同期ループ回路であって、
前記出力クロックを1/Mに分周してフィードバック・クロックを生成する第1の分周器と、
前記基準クロックの位相と前記フィードバック・クロックの位相とを比較して、それらの位相差に応じた第1の同期制御信号を生成する第1の位相比較器と、
前記第1の位相比較器より得られる第1の同期制御信号にしたがって所定のマスタ・クロックを1/N(Nは2以上の整数)に分周して、前記基準クロックのM倍の周波数を有する出力クロックを生成する第2の分周器と、
前記基準クロックの位相と前記フィードバック・クロックの位相とを比較して、それらの位相差に応じた第2の同期制御信号を生成する第2の位相比較器と、
前記第2の位相比較器より得られる第2の同期制御信号にしたがって前記第2の分周器における分周比Nを可変制御するための分周比制御部と
を有するディジタル位相同期ループ回路。 - 前記第2の分周器が、前記第1の位相比較器からの第1の同期制御信号に応じたカウンタ動作周波数で前記マスタ・クロックをカウントする分周用カウンタを有する請求項1に記載のディジタル位相同期ループ回路。
- 前記第2の分周器が、前記第1の位相比較器からの第1の同期制御信号に応じたカウンタ動作周波数で前記マスタ・クロックをカウントする1ビット・カウンタと、前記1ビット・カウンタより出力されるクロックをカウントして前記出力クロックを生成するプリスケーラとを有する請求項1に記載のディジタル位相同期ループ回路。
- 前記1ビット・カウンタが、前記マスタ・クロックを2クロックにつき1つカウントする第1のカウントモードと、前記基準クロックに対して前記フィードバック・クロックの位相が遅れていることを表す前記第1の位相比較器からの第1の同期制御信号に応じて前記マスタ・クロックを4クロックにつき3つカウントする第2のカウントモードと、前記基準クロックに対して前記フィードバック・クロックの位相が進んでいることを表す前記第1の位相比較器からの第1の同期制御信号に応じて前記マスタ・クロックを4クロックにつき1つカウントする第3のカウントモードとを有する請求項3に記載のディジタル位相同期ループ回路。
- 前記第1の位相比較器が、前記基準クロックの立ち上がりエッジもしくは立ち下がりエッジを第1のクロック・タイミングとし、前記フィードバック・クロックの立ち上がりエッジもしくは立ち下がりエッジを第2のクロック・タイミングとして、前記第1のクロック・タイミングと前記第2のクロック・タイミングの前後関係を判定し、相前後する両クロック・タイミング間の期間中に前記第1の同期制御信号を出力する請求項1〜4のいずれか一項に記載のディジタル位相同期ループ回路。
- 前記第2の位相比較器が、前記第1の位相比較器よりも鈍い感度で前記基準クロックと前記フィードバック・クロックとの間の位相差を検出する請求項1〜5のいずれか一項に記載のディジタル位相同期ループ回路。
- 前記第2の位相比較器が、前記基準クロックと前記フィードバック・クロックとの間の位相差が設定値の範囲を超えたときに前記第2の同期制御信号を出力する請求項6に記載のディジタル位相同期ループ回路。
- 前記分周比制御部が、前記第2の分周器に対する基準分周比をカウント初期値としてセットし、前記第2の位相比較器からの第2の同期制御信号に応じてカウント値を増減するレンジ・カウンタを有する請求項1〜7のいずれか一項に記載のディジタル位相同期ループ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006020648A JP4119457B2 (ja) | 2006-01-30 | 2006-01-30 | ディジタル位相同期ループ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006020648A JP4119457B2 (ja) | 2006-01-30 | 2006-01-30 | ディジタル位相同期ループ回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003313979A Division JP3803805B2 (ja) | 2003-09-05 | 2003-09-05 | ディジタル位相同期ループ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006197620A true JP2006197620A (ja) | 2006-07-27 |
JP4119457B2 JP4119457B2 (ja) | 2008-07-16 |
Family
ID=36803240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006020648A Expired - Fee Related JP4119457B2 (ja) | 2006-01-30 | 2006-01-30 | ディジタル位相同期ループ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4119457B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104410407A (zh) * | 2014-10-30 | 2015-03-11 | 苏州汇川技术有限公司 | 一种自适应数字锁相环及锁相方法 |
CN114095016A (zh) * | 2021-11-25 | 2022-02-25 | 宁波奥拉半导体有限公司 | 采样锁相环电路、方法、时钟发生器及电子设备 |
-
2006
- 2006-01-30 JP JP2006020648A patent/JP4119457B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104410407A (zh) * | 2014-10-30 | 2015-03-11 | 苏州汇川技术有限公司 | 一种自适应数字锁相环及锁相方法 |
CN104410407B (zh) * | 2014-10-30 | 2017-12-19 | 苏州汇川技术有限公司 | 一种自适应数字锁相环及锁相方法 |
CN114095016A (zh) * | 2021-11-25 | 2022-02-25 | 宁波奥拉半导体有限公司 | 采样锁相环电路、方法、时钟发生器及电子设备 |
CN114095016B (zh) * | 2021-11-25 | 2023-01-24 | 宁波奥拉半导体股份有限公司 | 采样锁相环电路、方法、时钟发生器及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP4119457B2 (ja) | 2008-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3803805B2 (ja) | ディジタル位相同期ループ回路 | |
JP2003115760A (ja) | Pll回路 | |
JP2003283332A (ja) | 同期回路 | |
JP3848325B2 (ja) | 分数分周シンセサイザおよび出力位相の同期化方法 | |
JP2006119123A (ja) | 位相差検出装置 | |
JP2002290218A (ja) | 半導体装置 | |
JP4119457B2 (ja) | ディジタル位相同期ループ回路 | |
JPH09321617A (ja) | Pll周波数シンセサイザ | |
JP4296135B2 (ja) | Pllクロック出力安定化回路 | |
KR101363798B1 (ko) | 제로 스큐 기능을 가지는 분수배 주파수 합성기 | |
US9385860B2 (en) | Fractional PLL circuit | |
JP2002198807A (ja) | Pll回路および光通信受信装置 | |
KR20160072347A (ko) | 위상 고정 루프 및 그의 위상 고정 방법 | |
JP2002280881A (ja) | 逓倍クロック発生回路 | |
JP2015103895A (ja) | スペクトラム拡散クロック発生回路 | |
JP2009515488A (ja) | 拡散スペクトラムクロック発生装置としての非線形フィードバック制御ループ | |
JP7113788B2 (ja) | 位相同期回路 | |
JP2012244290A (ja) | 位相比較回路 | |
JP2009081557A (ja) | 位相ロックループ回路 | |
JP2005191684A (ja) | クロック生成装置 | |
JPH08335875A (ja) | クロック発生器 | |
JPS6356018A (ja) | Pllの同期引き込み方式 | |
JP3175217B2 (ja) | デジタルpll回路 | |
JPH06253568A (ja) | 基準信号発生装置 | |
JPH0669790A (ja) | 位相同期発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4119457 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |