JP2006195470A - 表示装置及び表示装置の作製方法 - Google Patents

Abstract

【課題】液晶表示装置において、シリコンから成る半導体層と画素電極とのコンタクトを良好にする。
【解決手段】ドレイン領域２１１のコンタクトホール２１７にスパッタ法により、５ｎｍの厚さのチタン膜２１９、１２０ｎｍ厚さのＩＴＯ膜２１９ｂを成膜し、パターニングして、画素電極２１９を形成する。水素雰囲気中で、３００℃の温度で加熱処理することにより、活性層２０３の欠陥が修復されると同時に、チタン膜２１９ａが酸化されて、透光性を有する酸化チタン膜２１９ｃになる。チタン膜２１９ａはシリコンよりも酸化ポテンシャルが低く、かつＩＴＯ膜２１９ｂの主成分である酸化インジウムよりも酸化ポテンシャルが高いため、シリコンが酸化されることなく、チタン膜２１９ａのみが酸化されて、酸化チタン膜２１９ｃになるので、画素電極２１９とシリコンのコンタクト抵抗の増加を防止することが可能となる。
【選択図】図４

Description

本発明は、液晶表示装置等の表示部の電極に透明性の導電膜を使用する表示装置に関するものである。特に、電極構造を改良して、信頼性の優れた表示装置を得ることに関する。

従来、表示部に透明導電膜を使用する表示装置として、プラズマディスプレー、液晶表示装置等が知られている。これらの表示装置は液晶材料のような電気光学材料の性質を利用して、電圧・電流等を制御することにより、電気光学材料の透光性、光反射・散乱性等の光学特性を変化させて、表示を得ている。

アクティブマトリクス型液晶表示装置では、第１の基板上に多層配線技術を用いて、ロー配線とカラム配線とが形成され、これらの配線の交差する部分に透明導電膜から成る画素電極が設けられ、画素電極には薄膜トランジスタ（ＴＦＴ）等のアクティブ素子が接続されている。他方、第２の基板上には、透明導電膜から成る対向電極が設けられている。画素電極と対向電極とが対向するように、第１の基板と第２の基板とが配置され、これらの基板間に液晶材料が封入されている。

第１の基板の任意のロー配線と第２の基板の任意のカラム配線との間に電圧・電流等を印加すると、スイチッング用ＴＦＴにより、その交差する部分の画素電極の電位や電流が制御されて、電極間の液晶材料の透光性、光反射・散乱性等が選択的に変化されるため、マトリクス表示が可能となる。他方、プラズマディスプレーでは第１の基板と第２の基板間にガスが封入されており、基板間に高電界を印加することによりガスがプラズマ化して発光する特性を利用している。

いずれにせよ、表示部は透過性を必要とするため、画素電極は透明性の導電膜が使用されている。一般的に、透明性の導電膜には酸化インジウムを主成分とするＩＴＯ（インジウム・ティン・オキサイド）が使用されおり、画素電極はＩＴＯ膜がＴＦＴの半導体層に直接に接触している構造を有する。また、ＴＦＴの半導体層はシリコン（アモルファスシリコンもしくはポリシリコン）により構成されている。

図６はＴＦＴの電極・配線に使用されている金属の酸化ポテンシャルの状態図である。図６に示すように、シリコンの酸化ポテンシャルはインジウムのそれよりも低いために、高温ではシリコンとＩＴＯの界面においてインジウムが還元されて、シリコンが酸化される方向に酸化還元平衡が進む。その結果、界面に絶縁物である酸化シリコンが生成されてしまうため、コンタクト抵抗が増加して、表示不良が生ずる。

また、ＩＴＯ以外の低抵抗の透明導電膜としては、酸化錫、酸化亜鉛が知られている。しかしながら、図６に示すように、いずれの金属酸化物もシリコンよりも酸化ポテンシャルが低くいため、ＩＴＯと同様に、加熱によりシリコンを酸化させる酸化還元現象が生じてしまう。

また、シリコンより酸化ポテンシャルの低い透明導電膜として酸化チタンが知られているが、画素電極として使用するには抵抗が高すぎる。

一般に、ＴＦＴ作製工程において、最終工程に、水素雰囲気中での加熱処理、所謂、水素化処理が実施されている。これにより、半導体層のシリコンの欠陥が補償されて、ＴＦＴの電気的特性を、特にオフ電流特性を良好にすることができる。画素電極に接続されるＴＦＴに好適なオフ電流特性を得るには、３００〜４００℃の温度で加熱することが好ましい。

しかしながら、上記の温度範囲で加熱処理すると、上述したように、シリコンから成る半導体層と、ＩＴＯ、酸化錫等から成る画素電極とのコンタクト抵抗が増加してしまうため、十分に高い温度で水素化処理ができず、画素部のＴＦＴのオフ電流特性を十分に改善することができない。画素部のＴＦＴのオフ電流が大きいことは、画像データを確実に保持できないことを意味しており、表示装置の信頼性の低下につながる。

従来、シリコンの酸化を防止する方法として、コンタクト部に、バリア層となる窒化チタン、チタン等によりパッドを形成して、シリコンの酸化を防ぐ方法が採用されている。しかしながら、パッドを形成するには、パッド材料の成膜、レジストパターニング、エッチング等の様々な工程が必要となるため、工程が大幅に増加してしまう。更に、パッドを設けることにより、画素部の開口率を低下させてしまう。

本発明の目的は、上述の問題点を解決して、工程数を増加することなく、シリコンとのコンタクト抵抗が小さく、且つ高温での加熱処理可能な画素電極を有する表示装置を提供することにある。

上述の問題点を解消するために、本発明に係る表示装置の構成は、
シリコンを半導体層に用いた薄膜トランジスタと、該薄膜トランジスタに接続された画素電極とを有する画素部において、
前記画素電極は、前記半導体層と電気的に接続された第１の透明導電膜と、該第１の透明導電膜上に配置されている第２の透明導電膜とを有し、
前記第１の透明導電膜は酸化ポテンシャルがシリコンよりも低い第１の金属の酸化物で構成され、 前記第２の透明導電膜は、シリコンよりも酸化ポテンシャルが高い第２の金属の酸化物層で構成されることを特徴とする。

他の発明に係る表示装置の構成は、
シリコンを半導体層に用いた薄膜トランジスタと、該薄膜トランジスタに接続された画素電極とを有する画素部において、
前記画素電極は、前記半導体層と電気的に接続された第１の透明導電膜と、該第１の透明導電膜上に配置されている第２の透明導電膜とを有し、
前記第１の透明導電膜は酸化ポテンシャルがシリコンよりも低い第１の金属が加熱により酸化された酸化物層で構成され、
前記第２の透明導電膜は、シリコンよりも酸化ポテンシャルが高い第２の金属の酸化物層で構成されていることを特徴とする。

更に他の発明に係る表示装置の作製方法の構成は、
シリコンを半導体層に用いた薄膜トランジスタを作製する工程と、
前記薄膜トランジスタの半導体層と電気的に接続された画素電極を形成する工程と、 を有する表示装置の作製方法において、
前記画素電極の形成工程は、
前記半導体層と電気的に接触すように、シリコンよりも酸化ポテンシャルが低い第１の金属の酸化物層から成る第１の透明導電膜層を形成する工程と、
前記第１の金属の酸化物膜の表面に、シリコンよりも酸化ポテンシャルが高い第２の金属の酸化物から成る第２の透明導電膜層を形成する工程と、
を有することを特徴とする。

他の発明に係る表示装置の作製方法の構成は、
シリコンを半導体層に用いた薄膜トランジスタを作製する工程と、
前記薄膜トランジスタの半導体層に電気的に接続された画素電極を形成する工程と、 を有する表示装置の作製方法において、
前記画素電極の形成工程は、
シリコンよりも酸化ポテンシャルが低い金属層を前記半導体層と電気的に接触するように形成する工程と、
前記金属膜の表面に、シリコンよりも酸化ポテンシャルが高い金属酸化物から成る透明導電膜層を形成する工程と、
加熱処理により、前記金属層を透明化する工程と、
を有することを特徴とする。

本発明に係る表示装置において、画素電極は透明導電体からなる２層膜とし、かつシリコンとの界面側の透明導電体はシリコンよりも酸化ポテンシャルが低く、上層の透明導電体はシリコンよりも酸化ポテンシャルが高い酸化金属層とした。この結果、画素電極とシリコン層との界面において、シリコンと接触している金属酸化物はシリコン及び第２の透明導電膜よりも酸化ポテンシャルが低いため、熱的に安定になっている。

このため、水素化処理等の加熱処理によって、シリコンの画素電極との界面は酸化されないため、コンタクト抵抗が増加することを防止できる。従って、水素化処理を高い温度で実施することができるので、画素ＴＦＴの電気特性、特にオフ電流特性を改善することができる。このため、表示装置の信頼性を向上させることができる。

更に、不透明なパッドを作製する必要がないため、画素の開口率が低下することがない。また、本発明の２層構造の画素電極は新たなパターニング工程を追加することなしに形成可能であるので、工程が大幅に増加することが無い。

本発明の表示装置の基本的な構成において、透明な基板上には、電気配線、スイッチング用のＴＦＴ、ＴＦＴに接続された画素電極が配置されている。さらに表示装置として完成するためには、画素電極と対抗して配置される電極、液晶材料もしくはその他の電気光学的材料が必要である。

図２、３を用いて、本発明の実施の形態を説明する。
ＴＦＴの半導体層１０３にはシリコンが用いられ、画素電極１１４はそのシリコン層１０３に電気的に接続されている。画素電極１１４は２層の透明導電膜１１４ａ、１１４ｂで構成される。シリコンと接触する第１の透明導電膜１１４ａはシリコンよりも酸化ポテンシャルの低い金属の酸化物から成り、この金属の酸化物上に形成される第２の透明導電膜１１４ｂは、シリコンよりも酸化ポテンシャルが高い第２の金属の酸化物層より成る。

上記の構成においては、画素電極とシリコン層との界面において、シリコンと接触している金属酸化物はシリコン、及び第２の透明導電膜よりも酸化ポテンシャルが低いため、熱的に安定にされている。従って、水素化処理等の加熱処理によって、シリコンの画素電極との界面は酸化されないため、コンタクト抵抗が増加することを防止できる。

例えば、シリコンと接触している第１の透明導電膜には、図６に示す状態図から、酸化チタンを使用することができる。また、第２の透明導電膜には、広く使用されているＩＴＯ膜を使用することができる。酸化チタンの薄膜は透明で、且つ導電性を有するために、従来例のようにパッド状にパターニングする必要がなく、画素電極と同じ形状にすることができる。

また、上記の構造を有する画素電極を形成するには、２つの方法がある。
第１の作製方法は、シリコンから成る半導体層と電気的に接触すように、シリコンよりも酸化ポテンシャルが低い第１の金属酸化物層から成る第１の透明導電膜層を形成した後に、第１の金属酸化物膜の表面に、シリコンよりも酸化ポテンシャルが高い第２の金属酸化物から成る第２の透明導電膜層を形成する方法を採用することができる。

図２（Ｆ）、図３（Ｆ）に、第１の作製方法の実施の形態を示す。
画素電極の作製工程において、先ず酸化チタン膜１１４ａを形成した後に、ＩＴＯ膜１１４ｂを形成して、パターニングして画素電極１１４を形成する。

また、画素電極の第２の作製方法として、シリコンよりも酸化ポテンシャルが低い金属層をＴＦＴの半導体層と電気的に接触するように形成して、この金属膜の表面に、シリコンよりも酸化ポテンシャルが高い金属酸化物から成る透明導電膜層を形成して、加熱処理により、前記金属層を透明化するという方法を採用することができる。

図４（Ｆ）、図５（Ｇ）に、第２の作製方法の実施の形態を示す。
シリコンよりも酸化ポテンシャルが低い金属層として、チタン膜２１９ａを形成し、次に、シリコンよりも酸化ポテンシャルが高い金属酸化物として、ＩＴＯ膜２１９ｂを成膜する。最後に、加熱することにより、チタン膜２１９ａが酸化されて、透明で且つ導電性を有する酸２１９ｂ化チタン膜２１９ｃに変成される。この結果、酸化チタン膜２１９ｃ、ＩＴＯ膜という２層の透明導電膜からなる画素電極２１９を得る。

この加熱工程において、チタンはシリコンよりも酸化ポテンシャルが低いので、チタンのみが酸化されて、シリコンの界面に酸化シリコンが形成されることがない。従って、シリコンと画素電極とのコンタクト抵抗が増加することが抑制される。なお、金属層を透明化する工程は、水素雰囲気中での加熱処理工程とすると、半導体層を構成するシリコンのアニールと同時に行うことができる。

本発明人は、本発明により得られた画素電極を評価するために、画素電極とシリコンとのコンタクト抵抗と、チタン／ＩＴＯの積層膜の透過率とをそれぞれ測定した。

図７は加熱処理温度に対する画素電極と多結晶シリコンとのコンタクト抵抗のグラフ図であり、従来の厚さ１２０ｎｍのＩＴＯの単層膜から成る画素電極の４０個のコンタクトチェーンと、本発明の厚さ５ｎｍのチタン膜と、厚さ１２０ｎｍのＩＴＯ膜との２層膜から成る画素電極の４０個のコンタクトチェーンとについて、抵抗をそれぞれ測定した。加熱処理温度は室温（加熱処理無し）、３００℃（水素雰囲気中）とした。

図７に示すように、ＩＴＯの単層膜から成る画素電極は加熱することにより、コンタクト抵抗が増加する。他方、チタン／ＩＴＯの２層膜から成る画素電極はコンタクト抵抗は、加熱前と後では殆ど変化がみられない。これは、チタンがシリコンの酸化のストッパーとして機能していることを示している。

図８はチタンの膜厚に対するチタン／ＩＴＯ層から成る画素電極の透過率のグラフ図であり、３００℃の水素化処理済の画素電極と、未処理の画素電極とについての測定結果を示す。なお、ＩＴＯの膜厚は１２０ｎｍであり、透過率は波長５００ｎｍの光に対するものである。

図８に示すように、チタンの膜厚が１０ｎｍよりも厚くなると、処理済及び未処理どちらの画素電極も表示可能な透過率を得ることができないが、チタン／ＩＴＯ２層の画素電極では、チタンの膜厚が５ｎｍ程度では、３００℃で加熱処理することで、画素電極の透過率が上昇して、ＩＴＯの単層膜とほぼ同じ透過率を得ることができる。これは、チタンが酸化して、より透明な酸化チタンに変成されたことを示している。従って、表示可能な画素電極を得るには、チタンの膜厚は１０ｎｍ以下にする。より好ましくは５ｎｍ程度にする。

図１は実施例１、２のアクティブマトリックス型液晶表示装置の画素部の上面図であり、基板上に、ゲイト信号線１２、画像信号線１１が格子状に配置され、ゲイト信号線１２、画像信号線１１により形成された格子に透明導電膜からなる画素電極１３が配置されている。なお、ゲイト信号線１２、画像信号線１１、画素電極１３はそれぞれ図示しない絶縁膜により、電気的に絶縁されている。さらに、画素電極１３に印加するための電圧制御を行うためのＴＦＴが形成されている。ＴＦＴの活性層１４において、チャネルは図示しない絶縁膜を介してゲイト信号線１１と交差され、ソースは画像信号線１１と電気的に接続され、ドレインは画素電極１３と電気的に接続されている。

以下に、図１に図示する画素部の作製工程を実施例１、２に基づいて、詳細に説明する。

本実施例は、本発明をアクティブマトリックス型液晶表示装置の画素ＴＦＴに応用したものであり、図２、図３は実施例１の画素ＴＦＴの作製工程毎の断面図であり、図２は図１の点線Ｘ−Ｘ’で切った画素ＴＦＴのチャネル長方向に平行な面での断面図であり、図３は点線Ｙ−Ｙ’で切った画素ＴＦＴのチャネル長方向に垂直な面での断面図である。また、図２（Ａ）〜（Ｆ）と図３（Ａ）〜（Ｆ）とはそれぞれ同じ状態を示している。

図２（Ａ）、図３（Ａ）に示すように、ガラス基板１０１（コーニング１７３７、又はコーニング７０５９）上に、スパッタ法により、下地膜１０２として酸化珪素膜を１００ｎｍ〜５００ｎｍの厚さに、ここでは２００ｎｍの厚さに成膜する。

次に、プラズマＣＶＤ法により、アモルファスシリコン膜を厚さ１０ｎｍ〜１５０ｎｍに成膜する。ここでは８０ｎｍの膜厚に成膜する。そして、加熱、レーザー照射等の結晶化方法により、アモルファスシリコン膜を結晶化する。その後、結晶化されたシリコン膜をパターニングして活性層１０３を形成する。さらに、プラズマＣＶＤ法により、厚さ５０ｎｍ〜１５０ｎｍの酸化珪素膜をゲイト絶縁膜１０４として成膜する。本実施例では酸化珪素膜の膜厚を１００ｎｍとする。

次に、アルミニウム膜をスパッタ法により４００ｎｍの厚さに堆積し、パターニングして、ゲイト電極１０５を形成する。ゲイト電極１０５は図１のゲイト信号線１２に相当する。なお、予めアルミニウムにスカンジウムを０．２重量％程度含有させておくと、後の加熱工程において、ヒロックやウィスカーの発生を抑制することができる。（図２（Ａ）、図３（Ａ））

図２（Ｂ）、図３（Ｂ）に示すように、特開平５−２６７６６７号公報に開示されている陽極酸化技術により、ゲイト電極１０５を膜厚が１５０ｎｍ〜２００ｎｍの陽極酸化物１０６により被覆する。本実施例では、酒石酸を３％含有するエチレングリコール溶液をアンモニア水でＰＨ６．９に中和した電解溶液中で、ゲイト電極１０５を陽極にして電圧を印加する。ここでは、ゲイト電極１０５の周囲に、緻密で強固な陽極酸化物１０６を１５０ｎｍの膜厚に形成する。陽極酸化物１０６の膜厚によりオフセットの長さが決定される。陽極酸化物１０６の膜厚はゲイト電極１０５に印加する電圧で制御することができる。

図２（Ｃ）、図３（Ｃ）に示すように、イオンドーピング法によって、ゲイト電極１０５をマスクにして、活性層１０３に不純物を注入する。本実施例では、Ｐチャネル型ＴＦＴを形成するために、燐を注入する。ドーピングガスには、フォスフィン（ＰＨ_３）を用いる。この結果、活性層１０３には、ソース領域１０７、ドレイン領域１０８、チャネル領域１０９それぞれが自己整合的に形成される。ドーピング工程の後に、熱アニール、レーザアニール等を実施して、ドーピイングされた燐イオンを活性化する。

本実施例では、ゲイト電極１０５の周囲に陽極酸化物１０６を形成したため、陽極酸化物１０６の下層はオフセット領域が形成され、ソース領域１０７、ドレイン領域１０８が陽極酸化物１０６の厚さ分だけゲイト電極１０５の端面からずれている。オフセット領域は高抵抗領域として機能するため、オフ電流を低減することができる。

図２（Ｄ）、図３（Ｄ）に示すように、第１の層間絶縁膜１１０として、プラズマＣＶＤ法により酸化珪素膜を６００ｎｍの膜厚に成膜する。なお、第１の層間絶縁膜１１０として、酸化珪素膜の単層膜の代わりに、窒化珪素の単層膜や、酸化珪素膜と窒化珪素膜の多層膜を使用することもできる。

図２（Ｅ）、図３（Ｅ）に示すように、公知のフォトレジスト法により、酸化珪素膜から成る第１の層間絶縁膜１１０、ゲイト絶縁膜１０４をエッチングして、ソース領域１０７、ドレイン領域１０８のコンタクトホールを形成する。ソース領域１０７側のコンタクトホールのみにアルミニウム膜を形成して、パターニングして、上層配線・電極１１１形成する。上層配線・電極１１１は図１の画像信号線１１に相当する。

次に、第２の層間絶縁膜１１２として、パッシベーション膜として機能する窒化珪素膜を２００ｎｍの厚さにプラズマＣＶＤ法により成膜する。そして、第２の層間絶縁膜１１２をエッチングして、ドレイン領域１０８のコンタクトホール１１３を完成する。

なお、第２の層間絶縁膜１１２として、ポリイミド樹脂やアクリル樹脂等の樹脂膜を用いることもできる。この場合、スピンコート法の塗布法で樹脂膜を形成することで、第２の層間絶縁膜１１２の表面を容易に平坦にすることができる。また。樹脂膜は低誘電率な材料であるため、層間絶縁膜上の配線・電極と素子間に形成される容量を小さくできる。

図２（Ｆ）、図３（Ｆ）に示すように、ドレイン領域１０８のコンタクトホール１１３に画素電極１１４を形成する。画素電極１１４は図１の画素電極１３に相当する。先ず、スパッタ法又は反応性スパッタ法により、酸化チタン膜１１４ａを数ｎｍ〜１０ｎｍの厚さ、本実施例では５ｎｍの厚さに成膜して、ＩＴＯ膜１１４ｂを１２０ｎｍ厚さに成膜する。酸化チタン膜１１４ａ、ＩＴＯ膜１１４ｂそれぞれを同一の形状にパターニングして、画素電極１１４を形成する。なお、酸化チタン膜１１４ａとＩＴＯ膜１１４ｂとを連続的に成膜するとよい。

最後に、水素雰囲気中で、３００℃の温度で加熱処理する。本実施例では、ドレイン領域１０８の界面には、シリコン及びＩＴＯ膜１１４ｂの主成分である酸化インジウムよりも酸化ポテンシャルが低い酸化チタン膜１１４ａが形成されているため、加熱により画素電極１１４に接しているシリコンが酸化されることを防止することができる。このため、水素化処理を高い温度で実施することができるので、画素ＴＦＴの電気特性、特にオフ電流特性を十分に改善することができる。

本実施例は、本発明をアクティブマトリックス型液晶表示装置の画素ＴＦＴに応用したものであり、図４、図５は実施例１の画素ＴＦＴの作製工程毎の断面図であり、図４は図１の点線Ｘ−Ｘ’で切った画素ＴＦＴのチャネル長方向に平行な面での断面図であり、図５は点線Ｙ−Ｙ’で切った画素ＴＦＴのチャネル長方向に垂直な面での断面図である。また、図４（Ａ）〜（Ｇ）と図５（Ａ）〜（Ｇ）とはそれぞれ同じ状態を示している。

図４（Ａ）、図５（Ａ）に示すように、ガラス基板２０１（コーニング１７３７又はコーニング７０５９）上に、スパッタ法により、下地膜２０２として酸化珪素膜を１００ｎｍ〜５００ｎｍの厚さに、ここでは２００ｎｍの厚さに成膜する。

次に、プラズマＣＶＤ法により、アモルファスシリコン膜を厚さ１０ｎｍ〜１５０ｎｍ、ここでは８０ｎｍの厚さに成膜する。加熱、レーザー照射等の適当な結晶化方法により、アモルファスシリコン膜を結晶化して、パターニングして活性層２０３を形成する。さらに、プラズマＣＶＤ法により、ゲイト絶縁膜として機能する厚さ１００ｎｍの酸化珪素膜２０４を成膜する。

次に、ゲイト電極２０５を構成するアルミニウム膜をスパッタ法により５００ｎｍの厚さに堆積する。アルミニウムには、予め、スカンジウムを０．２重量％含有させておくと、後の加熱工程等において、ヒロックやウィスカーが発生するのを抑制することができる。

次に、アルミニウム膜の表面を陽極酸化して、図示しない緻密な陽極酸化物２０８を極薄く形成する。次に、アルミニウム膜の表面にレジストのマスク２０６を形成する。この際に、アルミニウム膜の表面に図示しない緻密な陽極酸化物２０８が形成されているため、レジストのマスク２０６を密着させて形成することができる。レジストのマスク２０６を使用して、アルミニウム膜をエッチングして、ゲイト電極２０５を形成する。ゲイト電極２０５は図１のゲイト信号線１２に相当するものである。

図４（Ｂ）、図５（Ｂ）に示すように、レジストのマスク２０６を残したまま、ゲイト電極２０５を陽極酸化して、多孔質の陽極酸化物２０７を４００ｎｍの厚さに形成する。この際に、ゲイト電極２０５の表面にレジストのマスク２０６が密着しているため、多孔質の陽極酸化物２０７はゲイト電極２０５の側面のみに形成される。

次に、図４（Ｃ）、図５（Ｃ）に示すように、レジストのマスク２０６を剥離した後に、ゲイト電極２０５を電解溶液中で再び陽極酸化して、緻密な陽極酸化物２０８を１００ｎｍの厚さに形成する。

陽極酸化物の作り分けは使用する電解溶液を変えればよく、多孔質の陽極酸化物２０７を形成する場合には、クエン酸、シュウ酸、クロム酸又は硫酸を３〜２０％含有した酸性溶液を使用すればよい。他方緻密な陽極酸化物２０８を形成する場合には、酒石酸、ほう酸、又は硝酸を３〜１０％含有するエチレングリコール溶液をＰＨを７程度に調整した電解溶液を使用すればよい。

図４（Ｄ）、図５（Ｄ）に示すように、ゲイト電極２０５及びその周囲の多孔質の陽極酸化物２０７、緻密な陽極酸化物２０８をマスクにして、酸化珪素膜２０４をエッチングして、ゲイト絶縁膜２０９を形成する。

図４（Ｅ）、図５（Ｅ）に示すように、多孔質の陽極酸化物２０７を除去する。イオンドーピング法により、ゲイト電極２０５、緻密な陽極酸化物２０８、及びゲイト絶縁膜２０９をマスクにして、活性層２０３に不純物を注入する。本実施例では、Ｐチャネル型ＴＦＴを形成するために、ドーピングガスにフォスフィン（ＰＨ_３）を使用して、燐イオンをドーピングする。なおドーピングの際に、ゲイト絶縁膜２０９は半透過なマスクとして機能するように、ドーズ量、加速電圧等の条件を制御する。

ドーピングの結果、ソース領域２１０に覆われていない領域は高濃度に燐イオンが注入されて、ソース領域２１０、ドレイン領域２１１が形成される。また、ゲイト絶縁膜２０９のみに覆われている領域には、低濃度に燐イオンが注入されて、低濃度不純物領域２１２、２１３が形成される。ゲイト電極２０５の直下の領域には不純物が注入されないため、チャネル領域２１４が形成される。ドーピイング工程の後に、熱アニール、レーザアニール等を実施して、ドーピイングされた燐イオンを活性化する。

低濃度不純物領域２１２、２１３は高抵抗領域として機能するため、オフ電流の低減に寄与する。特に、ドレイン領域２１１側の低濃度不純物領域２１３はＬＤＤと呼ばれている。また、緻密な陽極酸化物２０８を十分に厚くすることにより、緻密な陽極酸化物２０８の直下の領域をオフセット領域とすることができ、オフ電流をより低減することができる。

図４（Ｆ）、図５（Ｆ）に示すように、プラズマＣＶＤ法により、第１の層間絶縁膜２１５として酸化珪素膜を５００ｎｍの厚さに成膜する。なお、第１の層間絶縁膜２１５として、酸化珪素膜の単層膜の代わりに、窒化珪素膜の単層膜、又は酸化珪素膜と窒化珪素膜の積層膜を形成してもよい。

次に、公知のエッチング法によって酸化珪素膜から成る第１の層間絶縁膜２１５をエッチングして、ソース領域２１０、ドレイン領域２１１それぞれにコンタクトホールを形成する

そして、ソース領域２１０側のコンタクトホールにのみ、アルミニウム膜を４００ｎｍの厚さにスパッタリング法により成膜し、これをエッチングして、上層配線・電極２１６を形成する。上層配線・電極２１６は図１の画像信号線１１に対応する。

更に、プラズマＣＶＤ法により第２の層間絶縁膜２１７として、窒化珪素膜を２００ｎｍの厚さに成膜する。そして、第２の層間絶縁膜２１７をエッチングして、ドレイン領域２１１のコンタクトホール２１８を完成する。
なお第２の層間絶縁膜２１７として、窒化珪素膜の代わりに樹脂膜を形成してもよい。

図４（Ｇ）、図５（Ｇ）に示すように、ドレイン領域２１１のコンタクトホール２１８に画素電極２１９を形成する。画素電極２１９は図１の画素電極１３に相当する。

画素電極２１９を形成するには、先ずスパッタ法により、チタン膜２１９ａを数ｎｍ〜１０ｎｍの厚さ、本実施例では５ｎｍの厚さに成膜する。次に、スパッタ法により、ＩＴＯ膜２１９ｂを１２０ｎｍ厚さに成膜する。チタン膜２１９ａ、ＩＴＯ膜２１９ｂそれぞれを図１に示す画素電極１３の形状にパターニングする。なお、チタン膜２１９ａとＩＴＯ膜２１９ｂとを連続的に成膜するとよい。

最後に、水素雰囲気中で３００℃の温度で加熱処理する。この際に、活性層２０３の欠陥が修復されると同時に、チタン膜２１９ａが酸化されて、透光性を有する酸化チタン膜２１９ｃになり、画素電極２１９が完成する。

本実施例では、ドレイン領域２１１の界面には、シリコンよりも酸化ポテンシャルが低く、かつＩＴＯ膜２１９ｂの主成分である酸化インジウムよりも酸化ポテンシャルが高いチタン膜２１９ａが形成されているため、加熱により、ＩＴＯ膜１１４ｂのシリコンが酸化されることなく、チタン膜２１９ａのみが酸化される。従って、加熱処理による酸化チタン膜２１９ｃとシリコンのコンタクト抵抗の増加を防止することが可能になる。よって水素化処理を高い温度で実施することができるので、画素ＴＦＴの電気特性、特にオフ電流特性を改善することができる。

更に、チタン膜２１９ａを数ｎｍの厚さに形成しているため、図８に示すように、チタン膜２１９ａを酸化して、酸化チタン膜２１９ｃとすることにより、画素電極２１９の透過率をＩＴＯ単層膜と同様の透過率とすることができる。

上述した実施例１、２では薄膜トランジスタの構造をトップゲイト型としたが、本実施例ではゲイト電極が活性層より基板側にあるボトムゲイト型と呼ばれる薄膜トランジスタの作製工程を示す。

図９に本実施例の作製工程を示す。まず図９（Ａ）に示すように、ガラス基板３０１上に下地膜として酸化珪素膜３０２をスパッタ法で成膜する。次に、アルミニウム膜を成膜し、パターニングしてゲイト電極３０３を形成する。

この際、アルミニウム膜中にスカンジウムを０．１８重量％含有させる。また、他の不純物はその濃度を極力低減させるべく努める。これらの工夫は、後の工程においてアルミニウムの異常成長により、ヒロックやウィスカーと呼ばれる突起物が形成されることを抑制するためである。

次にゲイト絶縁膜３０４として酸化珪素膜をプラズマＣＶＤ法により、５０ｎｍの厚さに成膜する。

さらに薄膜トランジスタの活性層を構成する出発膜となる非晶質珪素膜（後に結晶性珪素膜３０５となる）をプラズマＣＶＤ法で成膜する。プラズマＣＶＤ法の他に減圧熱ＣＶＤ法を用いるのでもよい。

次にレーザー光の照射を行うことにより、図示しない非晶質珪素膜を結晶化させる。こうして結晶性珪素膜３０５を得る。こうして図９（Ａ）に示す状態を得る。

図９（Ａ）に示す状態を得たら、パターニングを施すことにより、図９（Ｂ）に示す活性層３０６を形成する。

次に図示しない窒化珪素膜を成膜し、ゲイト電極３０３を利用した基板３０１の裏面側からの露光を行うことにより、窒化珪素膜でなるマスクパターン３０７を形成する。

このマスクパターン３０７の形成は、以下のようにして行う。
まずゲイト電極３０３のパターンを利用して基板３０１の裏面側からの露光によりレジストマスクのパターンを形成する。さらにアッシングを行い、このレジストマスクのパターンを後退させる。そしてこの後退したレジストマスクのパターン（図示せず）を利用して窒化珪素膜をパターニングすることにより、３０７で示すパターンを得る。こうして図９（Ｂ）に示す状態を得る。

次にマスクパターン３０７を利用した不純物のドーピングを行う。ここでは、ドーパントとしてＰ（リン）を用い、ドーピングを行う手段としてプラズマドーピング法を用いる。

この工程において、３０８と３０９の領域にＰがドーピングされる。また３１０の領域にはＰはドーピングされない。

ドーピングの終了後、レーザー光の照射を上面から行うことにより、被ドーピング領域の活性化とドーパントイオンの衝撃による損傷のアニールとを行う。

こうして、図９（Ｃ）に示すように３０８の領域がソース領域として形成される。また、３０９がドレイン領域として形成される。また、３１０がチャネル領域として画定する。

次に窒化珪素膜でなる第１の層間絶縁膜３１１として、窒化珪素膜をプラズマＣＶＤ法により３００ｎｍの厚さに成膜する。

ここに用いる第１の層間絶縁膜としては、窒化珪素膜以外には、酸化珪素膜、または酸化窒化珪素膜、または酸化珪素膜と窒化珪素膜の積層膜（積層順序はどちらが先でもよい）を用いることができる。

次に第１の層間絶縁膜３１１にソース領域３０８、ドレイン領域３０９に対するコンタクトホール３１２を形成し、ソース領域３０８にコンタクトする上層配線・電極３１３を形成する。こうして、図９（Ｃ）に示す状態を得る。

次に、図９（Ｄ）に示すように、平坦な表面を有する第２の層間絶縁膜３１４を透明なポリイミド樹脂やアクリル樹で形成する。成膜方法は例えば、スピンコート法を採用すればよい。

次に、エッチングにより第２の層間絶縁膜３１４にコンタクトホール３１２に連結する開口部を形成し、ドレイン領域３０９に達するコンタクトホールを完成する。次に、図９（Ｄ）に示すように、ドレイン領域３１０のコンタクトホールに画素電極３１５を形成する。

画素電極３１５を形成するには、先ずスパッタ法により、チタン膜３１５ａを数ｎｍ〜１０ｎｍの厚さ、本実施例では５ｎｍの厚さに成膜する。次に、スパッタ法により、ＩＴＯ膜３１５ｂを１２０ｎｍ厚さに成膜する。チタン膜３１５ａ、ＩＴＯ膜３１５ｂそれぞれを図１に示す画素電極１３の形状にパターニングする。なお、チタン膜３１５ａとＩＴＯ膜３１５ｂとを連続的に成膜するとよい。

最後に、水素雰囲気中で３００℃の温度で加熱処理する。この際に、活性層２０３の欠陥が修復されると同時に、チタン膜３１５ａが酸化されて、透光性を有する酸化チタン膜３１５ｃになり、画素電極３１５が完成する。
以上の工程を経て、図９（Ｄ）に示す薄膜トランジスタが完成する。

本実施例では、画素電極３１５の酸化チタン膜３１５ｃをチタン膜３１５ａを酸化して形成するようにしたが、実施例１のように酸化チタン膜を直接に成膜するようにしてのよい。

実施例１、２のアクティブマトリックス型液晶表示装置の画素部の上 面図である。 実施例１の画素ＴＦＴの作製工程毎の断面図であり、図１の点線Ｘ−Ｘ’で切った断面図である。 実施例１の画素ＴＦＴの作製工程毎の断面図であり、図１の点線Ｙ−Ｙ’で切った断面図である。 実施例２の画素ＴＦＴの作製工程毎の断面図であり、図１の点線Ｘ−Ｘ’で切った断面図である。 実施例２の画素ＴＦＴの作製工程毎の断面図であり、図１の点線Ｙ−Ｙ’で切った断面図である。 ＴＦＴの電極に使用されている金属の酸化ポテンシャルの状態図である。 加熱温度に対する画素電極とシリコンとのコンタクト抵抗のグラフ図である。 チタンの膜厚に対するチタン／ＩＴＯの２層の画素電極の透過率のグラフ図である。 実施例３の画素ＴＦＴの作製工程毎の断面図である。

符号の説明

１１ 画像信号線
１２ ゲイト信号線
１３ 画素電極
１４ 活性層
１０３ 活性層
１０７ ソース領域
１０８ ドレイン領域
１１１ 上層配線・電極
１１４ 画素電極
１１４ａ 酸化チタン膜
１１４ｂ ＩＴＯ膜
２１０ ソース領域
２１１ ドレイン領域
２１６ 上層配線・電極
２１９ 画素電極
２１９ａ チタン膜
２１９ｂ ＩＴＯ膜
２１９ｃ 酸化チタン膜２１０ ソース領域
３０９ ドレイン領域
３１３ 上層配線・電極
３１５ 画素電極
３１５ａ チタン膜
３１５ｂ ＩＴＯ膜
３１５ｃ 酸化チタン膜

Claims (1)

1. シリコンを半導体層に用いた薄膜トランジスタと、該薄膜トランジスタに接続された画素電極とを有する画素部において、
   前記画素電極は、前記半導体層と電気的に接続された第１の導電膜と、該第１の導電膜上に配置されている第２の導電膜とを有することを特徴とする表示装置。

Images