JP2006187003A - ３チャンネルの状態可変圧縮回路 - Google Patents

Abstract

【課題】全帯域を通過させる状態可変フィルタ１２によって入力プログラム信号を低周波信号、中間周波信号及び高周波信号に処理する。
【解決手段】中間周波信号は、低周波信号及び高周波信号に比して、位相が１回多く反転されている。第１ＳＤＣ５４、第２ＳＤＣ５６及び第３ＳＤＣ５８の各々が、それぞれの周波数帯の信号を受信するよう接続された入力端６６，６８，７０を有し、それぞれの周波数帯の信号をバッファし、整流し、フィルタリングして、その出力端６０，６２，６４において制御電圧を生成する機能を有する。第１ＶＣＡ２６、第２ＶＣＡ２８及び第３のＶＣＡ３０が、それぞれの周波数帯の信号を受信する。各ＶＣＡは制御電圧入力端３４，３６，３８を有する。各ＶＣＡは、ＳＤＣの出力端から制御電圧入力端に印加される制御電圧の増加に応答して、その利得を低減させる。
【選択図】図１

Description

本発明は電子増幅器に関し、特に、音楽を再生し、音楽をスピーカまたは他の再生装置へ伝送するための音声増幅器に使われる信号調整回路に関する。

関連出願に対するクロスリファレンス
本願は、「Ａ ＬＯＷ ＩＮＰＵＴ ＳＩＧＮＡＬ ＢＡＮＤＷＩＤＴＨ ＣＯＭＲＥＳＳＯＲ ＡＮＤ ＡＭＰＬＩＦＩＥＲ ＣＯＮＴＲＯＬ ＣＩＲＣＵＩＴ」と題され、１９９５年１月２４日に米国特許出願第０８／３７７,９０３号として出願され、１９９６年４月２３日に発行された、米国特許第５，５１０，７５２号の主題に関する情報と、「Ａ ＬＯＷ ＩＮＰＵＴ ＳＩＧＮＡＬ ＢＡＮＤＷＩＤＴＨ ＣＯＭＰＲＥＳＳＯＲ ＡＮＤ ＡＭＰＬＩＦＩＥＲ ＣＯＮＴＲＯＬ ＣＩＲＣＵＩＴ ＷＩＴＨ Ａ ＳＴＡＴＥ ＶＡＲＩＡＢＬＥ ＡＬＬ−ＰＡＳＳ ＳＴＡＴＥ ＶＡＲＩＡＢＬＥ ＦＩＬＴＥＲ」と題され、１９９６年４月２２日に米国特許出願第０９／６３６，１６８号として出願され、１９９８年４月７日に発行された、米国特許第５,７３６,８９７号の主題に関する情報と、「ＡＮ ＡＵＤＩＯ ＢＯＯＳＴ ＣＩＲＣＵＴ」と題され、１９９９年１１月２２日に出願された米国出願第０９／４４４,５４１号に関する情報と、「ＨＡＲＭＯＮＩＣ ＧＥＮＥＲＡＴＯＲ ＡＮＤ ＰＲＥ−ＡＭＰ」と題され、２００３年８月２２日に出願された、米国特許仮出願第６０／４９７,０９５号に基づく、２００４年８月２０日に出願された米国出願第１０／９２３,４６１号に関する情報と、を提供する。ここで挙げるすべての文献は共通の発明者及び譲受人を有する。本明細書では上記のすべての出願の全体を援用し、組込む。

上記米国特許第５,７３６,８９７号には、全帯域を通過させる状態可変フィルタとして用いられる状態可変フィルタが示されており、この全帯域を通過させる状態可変フィルタは、入力プログラム信号を受け取り、この入力プログラム信号を処理して、低周波帯域通過信号（ＬＦＲＩＰＳ）と、中間周波帯域通過信号（ＭＦＲＩＰＳ）と、高周波帯域通過信号（ＨＦＲＩＰＳ）とを有する、３つの帯域通過信号を加算増幅器の各入力端へ供給する。この３つの信号成分は合成され、出力端において、補正された信号として出力される。上記「８９７」特許は、上記の米国特許第５，５１０，７５２号において初めて紹介される、「コンパンダ」回路によって処理された補正信号を示している。８９７特許のコンパンダ回路は、本願で使われるものと同じ電圧制御増幅器を用いるが、、コンパンダ回路は、合成出力信号の中心周波数をシフトするためのフィードバックループを有する。本発明の回路は、３つの電圧制御増幅器を用いて、３つのチャンネルそれぞれの利得を制御するが、これらの増幅器は、各チャンネルの帯域幅または中心周波数を制御するようには設計されておらず、コンパンダ回路は使用されていない。上記米国出願第０９／４４４,５４１号には、音声ブースト回路を駆動する状態可変フィルタの出力における補正信号が示されている。

米国特許第５，７３６，８９７号 米国特許第５，５１０，７５２号 米国出願第０９／４４４,５４１号

音楽の再生において、再生時に生じる繰り返しの大きな音は、聞き手が時折抑えたり、減衰させたりすることを選択するような効果である。このような音は一般的には、表現しようとする際に現れる平均のトーンよりも非情に大きく、よって、大音量となる。大きなドラムの周期的な音は、低周波帯域で生じる、このような音の１例である。記号（シンボル：symbol）の周期的な衝突は、音声範囲の高周波端における音のパルスの１例を提供する。楽譜の平均レベルより劇的に大きな音は、自動利得制御及び減衰によって補正できる。しかしながら、自動利得制御によって行われる減衰が、音声スペクトルに渡って広帯域に広がっている場合には、高い増幅の乱れと共に、抑える必要のない情報も失われる。

上記の問題及び他の問題は、本明細書に記載された３チャンネルの状態可変圧縮回路の使用によって克服される。本発明の一実施形態によれば、３チャンネルの状態可変圧縮回路は、比較的大きな乱れを検出し、乱れを処理する増幅器の電子的な利得を低減して自動的にこのような乱れを抑えるために用いられる。他の実施形態によれば、乱れを含む受信プログラム信号が、全帯域を通過させる状態可変フィルタによって、３つの周波数帯域に処理される。この３つの周波数帯域は、高周波帯域、中間周波帯域、及び、低周波帯域を含み、大きな音が優勢となる帯域が自動的に検出され、他の２つのチャンネルとは独立してそのチャンネルの利得が減衰させられる。他の実施形態によれば、乱れや大きな音が周期である必要なしに、大きな音の発生を選択的に検出及び減衰させる。乱れや大きな音のスペクトル出力は、３チャンネルまたは３周波数帯域の中の１以上で処理され、この３チャンネルまたは３周波数帯域は、乱れや大きな音のスペクトルエネルギーが存在する周波数帯域に依存する、全体域通過フィルタの出力である。

図１は、３チャンネルの状態可変圧縮回路１０のブロック図である。想像線ブロック１２は、全帯域（または３チャンネル）の状態可変フィルタを表しており、このフィルタは信号線１４を介して入力端子１６に伝送されるＩＰＳ（入力プログラム信号）を受信し、処理するよう接続された入力端を有する。一般に、このＩＰＳ信号は、レコード交換器のレコード針、またはテープ、ディスクや固体レコーダ（例えば、ＭＰ３等）の読み取りヘッドやピックオフユニットから発せられる信号等の、強度の低い入力信号源からの広帯域音声信号である。

状態可変フィルタはＩＰＳ信号を３つの周波数範囲の入力プログラム信号へ処理し、これら入力プログラム信号は、端子１８，２０及び２２で出力される。それぞれの出力信号は、入力ＩＰＳからのスペクトル情報を有するＩＰＳの帯域幅を限定した部分を有する。この部分は、ＩＰＳの全周波数スペクトルの所定の周波数帯域または周波数範囲に限定される。３つの信号は、出力端子１８におけるＨＦＲＩＰＳ（高周波範囲入力プログラム信号）と、出力端子２０におけるＭＦＲＩＰＳ（中間周波範囲入力プログラム信号）と、出力端子２２におけるＬＦＲＩＰＳ（低周波範囲入力プログラム信号）と、を含む。

想像線ブロック２４は第１、第２、及び第３のＶＣＡ（電圧制御増幅器）回路２６、２８、及び３０を含む３チャンネルＶＣＡ（電圧制御増幅器）を囲んでいる。３つのＶＣＡ回路のそれぞれが、ＶＣＡ信号入力端３４、３６、及び３８、ＶＣＡ制御信号入力端４０、４２、及び４４、そして、それぞれのＶＣＡ出力端４６、４８，及び５０を有する。想像線ブロック５２は３チャンネルのＳＤＣ（スケーリング検出回路）を囲んでいる。この３つのＳＤＣ回路は高周波ＳＤＣ５４、中間周波ＳＤＣ５６、及び低周波ＳＤＣ５８である。想像戦ブロック５２内の３つのＳＤＣ回路のそれぞれは、３チャンネルの状態可変フィルタ１２の３つの出力信号の１つをサンプリングし、スケーリングし、整流し、フィルタリングするよう接続されている。高周波ＳＤＣ５４は、端子１８においてＨＦＲＩＰＳをサンプリングするよう接続されている。中間周波ＳＤＣ５６は、端子２０においてＭＦＲＰＩＳをサンプリングするよう接続されている。低周波ＳＤＣ５８は、端子２２においてＬＦＲＩＰＳをサンプリングするよう接続されている。

ＨＦＲＩＰＳを処理した後、高周波ＳＤＣ５４は、その出力端６０から、端子４０における第１のＶＣＡ制御信号入力端へと、ＨＦＲＧＣＳ（高周波範囲利得制御信号）を出力する。中間周波ＳＤＣ５６は、その出力端６２から、端子４２における第２のＶＣＡ制御信号入力端へと、ＭＦＲＧＣＳ（中間周波範囲利得制御信号）を出力する。ＬＦＲＩＰＳを処理した後、低周波ＳＤＣ５８は、その出力端６４から、端子４４における第３のＶＣＡ制御信号入力端へと、ＬＦＲＧＣＳ（低周波範囲利得制御信号）を出力する。

再び想像線ブロック２４を参照し、第１のＶＣＡ信号入力端３４は、端子１８において、ＨＦＲＩＰＳに接続される。第２のＶＣＡ信号入力端３６は、端子２０において、ＭＦＲＩＰＳに接続される。第３のＶＣＡ信号入力端３８は、端子２２において、ＬＦＲＩＰＳに接続される。

第１、第２、及び第３のＶＣＡはそれぞれの利得制御入力端４０、４２、及び４４における、それぞれの利得制御信号に応答し、信号入力端３４、３６、及び３８における、対応するＨＦＲＩＰＳ、ＭＦＲＩＰＳ、及びＬＦＲＩＰＳに応答し、３つの出力信号を生成する。これら３つの信号は、第１のＶＣＡ出力端４６におけるＧＣＨＦＲＩＰＳ（利得制御高周波範囲入力プログラム信号）と、第２のＶＣＡ出力端４８におけるＧＣＭＦＲＩＰＳ（利得制御中間周波範囲入力プログラム信号）と、第３のＶＣＡ出力端５０におけるＧＣＬＦＲＩＰＳ（利得制御低周波範囲入力プログラム信号）と、を含む。

ブロック７０は、第１の入力端７４、第２の入力端７６、及び第３の入力端７８を有する加算回路を示す。加算回路の入力端のそれぞれは、対応するＶＣＡの第１、第２及び第３の出力端４６、４８及び５０に接続され、ＧＣＨＦＲＩＰＳ信号、ＧＣＭＦＲＩＰＳ信号、及びＧＣＬＦＲＩＰＳ信号を加算を行い、加算回路出力端８０においてＣＯＳ（合成作動信号）としてこれらの信号を加算したものを出力する。

ブロック８２は、加算増幅器の出力端８０に接続された入力端８４を有する、ＣＯＳを受信するパワーアンプを示す。パワーアンプの出力端８６は、スピーカの信号入力端９０においてスピーカ８８と接続される。スピーカ８８は、パワーアンプ出力端８６からの出力信号を用い、３チャンネルの状態可変圧縮回路１０によって、音の大きな又は一時的な乱れが抑えられた出力プログラム信号を生成する。

全帯域通過状態可変フィルタの設計
ここで図２を参照し、想像線ブロック１００は、単位利得電圧フォロアを示し、この単位利得電圧フォロアは、バッファ増幅器として機能し、ここに挙げるものに限らないが、レコーダ、レコード交換器、ＤＶＤ、及びＣＤ交換器等（図示せず）の信号発生源からの通常のＩＰＳ信号に対するインピーダンス整合を信号線１４において提供する。このバッファ増幅器は、その入力端子１０２において入力信号を受信する。バッファ増幅器の出力端１０４は、全帯域を通過させる状態可変フィルタの入力端子１６に接続されている。演算増幅器１０５は一般に、テキサスインスツルメンツ社製のＴＬ０７２（Texas Instrument TL072）と同等の増幅器である。単位利得は、ピン１における増幅器出力とピン２における反転入力との間の結合によって与えられる。コンデンサ１０６は、信号入力端での直流電流（ＤＣ）をブロックし、抵抗１０８が、入力信号をグランド（アース）に対して、参照（reference）している。

想像線ブロック１２内の全帯域通過状態可変フィルタは、想像線ブロック１１０内の入力加算及び減衰増幅器を有する。入力加算及び減衰増幅器は、全帯域通過状態可変フィルタの入力端１６からＩＰＳを受信するために接続された第１の入力端１１２を有する。第２の入力端１１４は、信号線１１６からＬＦＲＩＰＳを受信するために接続され、第３の入力端１１８は、信号線１２０からのＭＦＲＩＰＳを受信するために接続される。入力加算及び減衰増幅器１１０は、端子１２４における出力として、出力端子１８における全帯域通過状態可変フィルタの第１の出力端に対し、信号線１２６を介し、ＨＦＲＩＰＳを供給する。

さらに詳細な実施形態において、全帯域通過状態可変フィルタ１２はさらに、信号線１２６を介して、入力加算及び減衰増幅器１１０からＨＦＲＩＰＳを受信するために接続された入力端１３２を有する第１の積分器１３０を備えることを特徴とする。第１の積分器は、出力端１３４を有しており、この出力端から信号線１２０を介して入力加算及び減衰増幅器１１０の第３の入力端１１８にＭＦＲＩＰＳを提供する。

第２の積分器１４０は、第１の積分器の出力端１３４からＭＦＲＩＰＳを受信するために接続された入力端１４２を有する。第２の積分器１４０はまた、信号線１１６上にＬＦＲＩＰＳを出力する出力端１４４を有する。このＭＦＲＩＰＳはＨＦＲＩＰＳ信号成分及びＬＦＲＩＰＳ信号成分に対して、位相が反転している。これは全帯域通過状態可変フィルタ１２で使われる演算増幅器によって供給される信号の反転によるものである。ＭＦＲＩＰにもたらされる、ＨＦＲＩＰＳ及びＬＦＲＩＰＳに対する位相の反転は、全帯域通過状態可変フィルタによって生成される音楽の品質にとって重要となる。

入力加算及び減衰増幅器回路１１０は、第１及び第２の抵抗１４６及び１４８から成る抵抗分割器を備える。第１及び第２の分割抵抗は、第３の入力端１１８とグランドとの間で直列に接続されている。第３の入力端１１８で受信されるＭＦＲＩＰＳの一部が、第１の抵抗と第２の抵抗との間の中間ノード１５０から取り出される。中間ノード１５０で得られるＭＦＲＩＰＳの一部は、減衰のために増幅器１５４の非反転入力１５２へ接続される。増幅器１５４の出力は、第１の積分器１３０内の第２の演算増幅器１５８の負の入力端１５６に接続されるＨＦＲＩＰＳである。第１の積分器１３０は、ＨＦＲＩＰＳを反転し、積分する。

第１の積分器１３０はＨＦＲＩＰＳ信号を積分し、第１の積分器の出力端１３４に中間周波帯域通過信号ＭＦＲＩＰＳを供給する。中間周波帯域通過信号ＭＦＲＩＰＳは、信号線１２０を介して、入力加算及び減衰増幅回路１１０の第３の入力端（減衰入力端）１１８、中間周波帯域通過出力端２０、及び第２の積分回路の入力端１４２に供給される。入力抵抗１６６が、ＭＦＲＩＰＳを、第２の積分器１４０の第３の演算増幅器１７０の負の入力端１６８に接続する。

第２の積分器１４０は、信号線１２０上で中間周波帯域通過信号ＭＦＲＩＰＳを積分し、第２の積分器の出力端子１４４において低周波帯域の信号ＬＦＲＩＰＳを供給する。ＬＦＲＩＰＳは、抵抗１７２及び信号線１１６を介して、入力加算及び減衰増幅回路１１０の第２の入力端１１４に接続される。

入力加算及び減衰増幅回路１１０内の抵抗１４６及び１４８の比によって状態可変フィルタの「Ｑ値」が決まる。抵抗１４６及び１４８の比が高くなれば、Ｑ値も高くなる。一般に、図１、図２、及び図３の全帯域通過状態可変フィルタ１２のＱ値は、音声応用法においては０．５から２の範囲にある。状態可変フィルタの目的の１つは、中間周波帯域通過信号が低周波数帯域の信号成分及び高周波数帯域の信号成分の位相から約１８０度シフトしている状態になるように、位相シフト及び利得を上げて設定することである。減衰抵抗の比と、増幅器及び積分器の利得及び遮断周波数とが、所望のＱ値及び通過帯域に対して設定される。

図１及び図２の全帯域通過状態可変フィルタ１２の回路は、信号成分の値を整えることによって調整し、０から２０，０００Ｈｚの周波数帯域で、入力プログラム信号の低周波帯域の信号成分に対してＩＰＳの高周波帯域の信号成分の位相を合計で３６０度シフトさせることができる。高周波の信号成分は、低周波の信号成分に対して３６０度の位相シフトを得る。また、全帯域通過状態可変フィルタ１２はまた、２０Ｈｚにおいて、約２．５ｍｓの時間遅延を得るよう調節された時間遅延を提供する。２０Ｈｚの信号成分において、高い周波数の信号成分に対して、物理的に、２．５ｍｓまでの実時間での遅れが生じる。

再び図２及びリアクタンスチャートを参照し、検査をすれば、第１の積分器１３０の遮断周波数が２．２４ＫＨｚを示すであろう。第２の積分器１４０の遮断周波数は、約１０分の１であり、３ｄＢ/ｏｃｔａｖｅにおいて、２２４Ｈｚである。図２の回路のＱ値は以下の式によって近似される。

式１ Ｑ＝（Ｒ１+Ｒ２）/３Ｒ２＝０．６７

上記式において、Ｒ１は図２に示す抵抗１４６、Ｒ２は図２に示す抵抗１４８である。回路を発見的に見ると、第１の積分器１３０内の中間周波帯域の増幅器のコンデンサ１７４（Ｃ１＝０．００３３μＦ）の小さな電気容量の高いリアクタンスは、コンデンサ１７６（Ｃ２＝０．０３３μＦ）を有する第２の積分器１４０内の低周波帯域の増幅器のそれより低い周波数において、増幅器の利得を高い値に設定する。また、第１の積分器１３０は単極フィルタであると考えることもできる。減衰抵抗１４６及び１４８への帰還信号ＭＦＲＩＰＳの結果、中間周波数帯域でＱ値が制御される。

一般に、帯域フィルタのＱ値は、帯域幅を中心周波数によって除算した数値として定義される。図２の状態可変フィルタの設計は、フランク・Ｐ／テデチによる文献「Ｔｈｅ Ａｃｔｉｖｅ Ｆｉｌｔｅｒ Ｈａｎｄｂｏｏｋ」の１７８ページから１８２ページ（“The Active Filter Handbook” by Frank P. Tedeschi, pg 178-182, Tab Books Inc. of Blue Ridge Summit, Pa., 17214）に開示されている。しかしながらこの参照文献は、３チャンネルの圧縮回路を形成するために、第１、第２、及び第３のスケーリング検出回路と、第１、第２、及び第３の電圧制御増幅器とに接続された状態可変フィルタの３つの出力を示してはいない。

図１及び図２の全帯域通過状態可変フィルタ１２の設計の目的は、第１の遮断周波数を約２４０Ｈｚ、第２の遮断周波数を第１の遮断周波数から約１０倍離れた２．２４ＫＨｚにすることである。低い遮断周波数ｆｃは以下の式で決まる。

式２ ｆｃ＝１/２πＲＣ２

上記式でＲ及びＣ２は抵抗１６６及びコンデンサ１７６の値である。高い遮断周波数は次式によって決まる。

式３ ｆｃ＝１/２πＲＣ１

上記式でＲ及びＣ１は抵抗１８０及びコンデンサ１７４の値である。いったんＱ値が決まると、抵抗１５４と抵抗１５６との比を上記式から計算できる。図１及び図２の全帯域通過状態可変フィルタの場合、上記米国特許第４，６３８，２５８号のにより、所望の利得帯域幅の応答曲線がどのようなものであることを知ることにより、０．６７というＱ値が選択されている。回路は、ＳＰＩＣＥ等のコンピュータ支援分析プログラムを用いてモデル化された。遮断周波数は、上記米国特許第４，６３８，２５８号の情報から推定されている。初期成分値は、利用可能な成分に基づいて選択されている。リアクタンスチャートを用いることにより、一旦、１つの値がわかれば、要求される他の値の近似値をすばやく求めることができる。図示した回路は、中心周波数の最初の目標値が７００Ｈｚであった。中心周波数において、回路の利得は、約−１ｄＢまたは１より小さな値である。２つの調節ポット（図示せず）を使用して、ＬＦＲＩＰＳ及びＨＦＲＩＰＳの振幅を、示された各値について、約１５ｄＢによって調節した。

状態可変フィルタ１２の出力ＨＦＲＩＰＳ、ＭＦＲＩＰＳ、及びＬＦＲＩＰＳは、３つの独立した状態変数を表す。フランク・Ｐ・テデチによる上記の文献「Ｔｈｅ Ａｃｔｉｖｅ Ｆｉｌｔｅｒ Ｈａｎｄｂｏｏｋ」（“The Active Filter Handbook” by Frank P. Tedeschi）のページ１７８からページ１８２において、通過帯域及び利得を調節するための手順として、コンデンサ１７４及び１７６の値を等しく設定し、抵抗１８０及び１６６の比を調節することにより、所望のＱ値を得ることが提案されている。

３チャンネルＳＤＣ（スケーリング検出回路）
図３は、第１、第２、及び第３のＳＤＣ（スケーリング検出回路）を示す図である。これらの回路は、示された実施例で同一であるため、想像線ブロック５４内の底部の回路またはチャンネルについてのみ説明する必要がある。想像線ブロック５６及び５８内のＳＤＣの各チャンネルは同様に作動する。各ＳＤＣは、各ＦＲＩＰＳ（周波数範囲入力プログラム信号）を受信し、スケーリングし、整流し、フィルタリングするために接続された入力端１８、２０、及び２２を有し、それぞれ、第１、第２及び第３のＲＧＣＳ（範囲利得制御信号）を提供する。図３に示す入力端１８、２０及び２２は、それぞれ、図１、図２、及び図４に示す同じノードに関してそれぞれ共通である。

想像線ボックス１８４は、バッファ増幅器を囲んでおり、このバッファ増幅器の入力端が端子１８に接続されている。バッファ増幅器１８４は、端子１８を介してＦＲＩＰＳ信号を受信し、端子１８６において反転出力ＦＲＩＰＳ信号を供給する。ＳＤＣ５４におけるＦＲＩＰＳは、ＨＦＲＩＰＳである。バッファ増幅器１８４は増幅を行い、ＨＦＲＩＰＳをバッファし、想像線ブロック１９４内の入力端１８７へＢＦＲＩＰＳ（バッファ周波数範囲入力プログラム信号）を供給する。入力１８７に接続された信号は、ＨＦＲＢＦＲＩＰＳ（高周波数範囲バッファ周波数範囲入力プログラム信号）である。想像線ブロック１８４の回路内のＳＤＣバッファ増幅器の利得は、可変抵抗１８８の値を抵抗１９０の値によって除算した比によって決まる。図示した部分は最大で約２５の利得を提供する。

図３の想像線ブロック１９４は、ＳＤＣ５４の回路の検出部分を含む。想像線ブロック１９４内の回路は、文献「Ｎａｔｉｏｎａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ’ｓ Ａｐｐｌｉｃａｔｉｏｎ Ｎｏｔｅｓ ＡＮ３１−１１（"National Semiconductor's Application Notes AN31-11"）で特徴付けられる回路と同様な従来の高速整流回路であり、ノートＬＢ８−１（"notes LB8-1"）に記載がある。この記載は、高性能で正確な半波整流器としてこの回路を説明し、ＬＭ１０１Ａの演算増幅器が使用された場合に、０から１００キロヘルツにわたる周波数帯域において１％の精度で整流を行うことを述べている。ノード１８６における入力電圧が正になると、演算増幅器の出力端１９６の出力は負になり、グランドレベル以下の順方向のダイオードの電圧降下によって順バイアスされたダイオード１９８によってクランプされる。コンデンサ２０２及び抵抗２０４は、ローパス受動フィルタを形成する。

入力端１８７における電圧が、グランドレベル以上の正の方向へ上昇する際、電流が抵抗２０６へ流れ、演算増幅器２１０の負の入力端における電圧をグランドレベル以上に上げようとする。このノードで電圧が上がり始めると、増幅器２１０は、必要に応じて、負へ向かう電圧をノード１９６へ供給し、ダイオード１９８を介して抵抗２０６へ流れる全電流を移動させ、この結果、増幅器２１０のピン６での電圧をグランド電位または実質的にグランド電位に維持する。実質的に、抵抗２０６を流れる全電流が抵抗を通って増幅器２１０の反転入力端２０８へ流れ、順バイアスダイオード１９８及び抵抗２１２を通って放出される。端子１８７への入力が負になると、ダイオード１９８は逆バイアスされ、非導通状態となる。増幅器の出力は正の方向へ上昇し、したがって、順バイアスダイオード２００が抵抗２１２に電流を供給し、コンデンサ２０２に電荷を充電し、抵抗２０４を介して出力端子６０における電圧を上昇させる。増幅器２１０の出力端１９６における電圧は、抵抗２１２を通過する電流が入力抵抗２０６からの電流に等しくなるまで上昇する。この利得は、抵抗２１２を入力抵抗２０６の値で除算した比であり、この利得は想像線ブロック１９４の回路の例において、約５の値に設定される。この利得が高くなるにつれ、負へ向かう信号がノード１８６に入力される場合の、ダイオード２００の順方向の電圧降下の重要度が低くなることがわかるであろう。コンデンサ２０２及び抵抗２０４によって形成されるローパスフィルタは、ＳＤＣ５４の出力端子６０上に出力される整流信号を平滑化する。想像線ボックス５６のＳＤＣ回路は、端子６２においてその出力を有し、想像線ボックス５８のＳＤＣ回路は、端子６４においてその出力を有する。各出力はそれぞれ、第１、第２、及び第３のＲＧＣＳ（範囲利得制御信号）を提供する。

３チャンネルＶＣＡ（電圧制御増幅器）
図４を参照し、想像線ブロック２４が、第１、第２、及び第３のＶＣＡ（電圧制御増幅器）回路２６、２８、及び３０を含む３チャンネルＶＣＡ（電圧制御増幅器）を囲んでいる。３つのＶＣＡ回路のそれぞれが、ＶＣＡ信号入力端３４、３６及び３８と、ＶＣＡ制御信号入力端４０、４２、及び４４と、それぞれのＶＣＡ出力４６、４８及び５０を有する。

想像線ブロック２４は、図１に示す３チャンネルのＶＣＡ（電圧制御増幅器）を囲んでいる。３チャンネルのＶＣＡは、第１、第２及び第３のＶＣＡ（電圧制御増幅器）回路２６、２８及び３０を含む。各ＶＣＡは、それぞれのＦＲＩＰＳを受信するために接続される各信号入力端３４、３６及び３８と、それぞれのＲＧＣＳを受信するために接続されるそれぞれの制御電圧入力端４０、４２及び４４と、それぞれの出力端４６，４８及び５０を有し、それぞれ、ＶＣＡ出力端４６、４８及び５０において、第１、第２及び第３の利得制御周波数範囲入力プログラム信号を提供する。各ＶＣＡは、４６、４８及び５０等の各出力端でそれぞれのＧＣＦＲＩＰＳ（利得制御周波数範囲入力プログラム信号）を提供する一方で、制御電圧入力端４０、４２及び４４に印加される制御電圧の増加に応じて各段の利得を減少させることを特徴とする。

想像線ブロック２４内の３つのＶＣＡチャンネル回路２６、２８、及び３０のそれぞれは同一である。従って、想像線ブロック２６内のＶＣＡ回路は、１つについてのみ説明する。第１の代替実施形態では、各ＶＣＡは、米国マサチューセッツ州マルボロのＴＨＡＴ社（"THAT Corporation; 734 Forest Street; Marlborough, Massachusetts 01752; USA）から入手可能な、型式２１５０Ａの電圧制御増幅器２１６を用いる。ＶＣＡ２１６は、信号入力端３４と、制御電圧入力端４０と、想像線ブロック４６の実施形態で示すような出力端４６と、を有する。演算増幅器２１７は、電流電圧変換器として動作するように構成されている。ＴＨＡＴ社は、いくつかの構成でＶＣＡコンポーネントを供給しており、このうちの１以上のコンポーネントにおいて、外部増幅器２１７の使用が可能とされる。図示するように、増幅器２１７は、必要に応じて出力電圧を提供し、ノード２１９の電圧を実質的にグランド電圧に保つ。Ｕ１の端子８から増幅器の反転入力端６まで通過する電流が、端子４６において、抵抗２２１を通ってノード２１９へと流れる全電流を取り出すために十分な増幅を有する負の電圧を生じさせる。従って、端子４６での出力電圧は、ＶＣＡ２１６のピン８からノード２１９へと流れる電流と、抵抗２２１の値との積である。

信号電圧入力端３４は、端子１８からＨＦＲＩＰＳを受信するよう接続されている。制御電圧入力端４０は、図１及び図３のＳＤＣ５４の端子６０からＨＦＲＧＣＳを受信するよう接続されている。ＧＣＨＦＲＩＰＳ（利得制御高周波数範囲入力プログラム信号）は、出力端子４６から加算回路７０のＧＣＨＦＲＩＰＳの入力端７４へ出力される。

図４に示すＴＨＤＴＲＩＭ調整（全高周波歪み）は一般に、Ｕ２ＶＣＡ２１５０Ａ内の２つの内部電流源の電流値をトリミングするために用いられる可変抵抗２１８である。この調整は、一般に高周波歪み分析器の使用を必要とする、工場での調整である。ＴＨＤＴＲＩＭを調整することにより、０．０２程度の低い高周波歪み値が得られた。

代替のＶＣＡ回路
感光性抵抗または光電セルをＬＥＤ（発光ダイオード）と組み合わせた構成を、２１５０Ａの代替構成として使用できる。このような構成のＬＥＤは、ＲＧＣＳ入力信号電圧をＬＥＤ駆動電流に変換するようスケーリングされた入力バッファアンプ（図示せず）によって駆動される。この感光性抵抗または光電セルは、ＶＣＡの機能を実行する増幅回路（図示せず）の入力または帰還抵抗の位置におかれる。入力バッファへの信号入力は、ＳＤＣ５４、５６及び５８等のそれぞれのＳＤＣからの第１、第２及び第３のＲＧＣＳ（範囲利得制御信号）のそれぞれである。信号バッファの出力は、ＬＥＤを駆動して感光性抵抗の抵抗値を光出力の変化に併せて変化させ、この結果、増幅器の利得を変化させる。この増幅器の入力は、ＨＦＲＩＰＳ、ＭＦＲＩＰＳ、またはＬＦＲＩＰＳ等の入力信号により駆動される。

ダイオードを流れる電流が増加すると、ダイオードの輝度が増加し、感光性抵抗または光電セルの抵抗値が減少する。ダイオードを流れる駆動電流と、感光性抵抗または光電セルの抵抗値との関係は、たいていの場合は線形ではない。２１５０Ａ等の固体素子電圧制御増幅器は内部に多数のダイオード及び潜在的に信号のノイズを増加させる可能性のある非線形部品を有すため、信号ノイズは減少すると考えられている。

加算回路
図４は、想像線ブロック７０を含む。想像線７０内の回路は、第１、第２及び第３の入力端を有する加算回路である。この第１、第２及び第３の入力端はそれぞれ、ＧＣＨＦＲＩＰＳ信号、ＧＣＭＦＲＩＰＳ信号、及びＧＣＬＦＲＩＰＳ信号を受信するよう接続される。加算増幅器７０は、このＧＣＨＦＲＩＰＳ信号、ＧＣＭＦＲＩＰＳ信号及びＧＣＬＦＲＩＰＳ信号を加算し、ＣＯＳ（合成作動信号）を生成し、加算回路出力端８０において出力する。加算回路７０は、演算増幅器２３８を有する。この演算増幅器２３８は、反転入力端２４０と、グランドに接続された非反転入力端２４２と、出力端と、を有する。第１の入力抵抗２４４と、第２の入力抵抗２４６と、第３の入力抵抗２４８と、コンデンサ２５２に並列な帰還抵抗２５０と、は加算回路７０を形成するために用いられる。この３つの抵抗のそれぞれは、第１端及び第２端を有する。加算回路の第１の入力端７４は第１の入力抵抗２４４の第１端に接続され、加算回路の第２の入力端７６は第２の入力抵抗２４６の第１端に接続され、加算回路の第３の入力端７４は第３の入力抵抗２４８の第１端に接続される。帰還抵抗２５０の第１端は、加算回路の出力端子８０に接続される。第１の入力抵抗２４４の第２端、第２の入力抵抗２４６の第２端、第３の入力抵抗２４８の第２端、及び帰還抵抗２５０の第２端はそれぞれ、演算増幅器の反転入力端２４０に接続されている。抵抗２５０とコンデンサ２５２との組み合わせにより、ＣＯＳに対し、所望の遮断周波数及びロールオフ周波数を提供する。演算増幅器の出力端子８０はＣＯＳ（合成作動信号）に対する加算回路の出力端子である。

デジタル信号処理
図５ａは、３チャンネルの状態可変圧縮回路と、ＩＰＳ信号を処理するための図１、図２、図３及び図４のアナログ処理に代わる処理と、の組み合わせを示すブロック図である。 ＩＰＳは全帯域通過状態可変フィルタ１２（図１及び図２）によって処理され、３つのＦＲＩＰＳ（周波数範囲入力プログラム信号）を供給する。それぞれの信号ＦＲＩＰＳは、各周波数範囲または帯域に限定される。図１、図２、図３及び図４のアナログ回路と同様に、３つの信号は、ＨＦＲＩＰＳ（高周波範囲入力プログラム信号）、ＭＦＲＩＰＳ（中間周波範囲入力プログラム信号）、及びＬＦＲＩＰＳ（低周波範囲入力プログラム信号）を含む。３つのＦＲＩＰＳの各々は次に、ＡＤＣ（アナログ−デジタル変換器）１６８に接続される。図には単一のＡＤＣが示されているが、ＡＤＣによって後続される、一連のコミュテータまたはマルチプレクサ、または各ＡＤＣ回路に出力する３組のサンプリング及び保持回路によって、３つの信号のそれぞれをサンプリングすることもできる。図５ａに示すように、ＡＤＣ１６８は、３つのＦＲＩＰＳのそれぞれを続けてサンプリングする。ブロック１６８の左側のＡＤＣ（アナログ−デジタル変換器）入力端は、ＨＦＲＩＰＳ信号、ＭＦＲＩＰＳ信号及びＬＦＰＩＳ信号を受信し、サンプリングし、一連のＤＩＰＳ（デジタル処理した入力プログラム信号）値のフレームに変換するよう接続される。ＤＩＰＳ値の各フレームは、ＤＦＲＩＰＳ（デジタル周波範囲入力プログラム信号値）の３つのストリームからフレームサンプルにおいて得られるデジタル処理したＨＦＲＩＰＳ信号、ＭＦＲＩＰＳ信号、及びＬＦＲＩＰＳ信号のサンプリング値を有する。それぞれのＤＦＲＩＰＳは、状態可変フィルタ１２の前処理によって、その周波数範囲を限定される。

３つの要素値を持つ連続するセットまたは３つのＦＲＩＰＳ信号の瞬時値のフレームが、各セットまたはフレームサンプルに対するデジタル値としてＡＤＣにより生成される。

サンプリング速度は、クロック１７０からのクロック入力によって決まる。一般に最小のクロック速度は４４ＫＨｚである。従来の市販品のＡＤＣはこの速度の２倍のクロック速度とすることが可能であり、さらに高速も可能である。サンプリングされた値は、バス１７２へ送信され、このサンプリングされた値は、このバスから、割り込み時間において、想像線ブロック１７６として示す信号処理ソフトウェアを実行しているコンピュータ１７４または信号処理タスク用に特別に設計されたコンピュータ内の構成要素により実行される信号処理ソフトウェアへと送信される。信号処理内の各エミュレートされたＳＤＣは、ＨＦＲＩＰＳ、ＭＦＲＩＰＳ及びＬＦＲＩＰＳなどのＤＦＲＩＰＳ（デジタル周波範囲入力プログラム信号）を受信し、スケーリングし、整流し、フィルタリングするよう接続された入力端を有し、それぞれ第１、第２及び第３のＤＲＧＣＳ（デジタル範囲利得制御信号）を供給する。

ブロック１７６の信号処理ソフトウェアは、第１、第２及び第３のＳＤＣ（スケーリング検出回路）の機能を実行するよう調整される。各ＳＤＣは、ＨＦＲＩＰＳ、ＭＦＲＩＰＳ、及びＬＦＲＩＰＳなどの各ＦＲＩＰＳを受信し、スケーリングし、整流し、フィルタリングするよう接続された入力端を有し、一連のレジスタに、それぞれのＲＧＣＳ（範囲利得制御信号）のための第１、第２及び第３のデジタル値を供給する。

ブロック１７６の信号処理において、エミュレートされた各ＶＣＡは、各ＤＦＲＩＰＳを受信するよう接続されたデジタル信号入力端と、各ＤＲＧＣＳを受信するよう接続された各制御デジタル入力端と、第１、第２及び第３のデジタル化されたＤＧＣＦＲＩＰＳ（デジタル利得制御周波数範囲入力プログラム信号）値の各フレームを提供する各出力端と、を有する。また、エミュレートされた各ＶＣＡは、ＶＣＡの入力として動作するそれぞれのレジスタを有しており、各ＲＧＣＳを示す一連のデジタル化された制御電圧値を受信する。３つのエミュレートされたＶＣＡのセットは、一連の３つの値を持つ信号セットのフレームまたはスライス（slices）を出力する。各フレームは、第１、第２及び第３のＧＣＦＲＩＰＳ（利得制御周波範囲入力プログラム信号）のためのデジタル化された利得制御増幅の値を含む。

各フレームまたはスライスの３つの値は、加算用アキュムレータである信号処理装置内に存在し、レジスタまたはアキュムレータの出力においてＣＯＳ（合成作動信号）のサンプリング値を提供する。加算用Ｃｋｔ処理またはエミュレーションは、第１、第２及び第３のデジタル入力を有する。各デジタル入力は、各ＤＧＣＦＲＩＰを受信するよう接続される。データの各フレーム内で３つの値の各々を蓄積した後、信号線１８０からＤＡＣ１８３へと加算した値が出力される。ＤＡＣ１８３は、デジタル−アナログ変換器であり、連続して受信した各ＤＣＯＳ値をアナログＣＯＳ（合成作動信号）へ変換する。

一般に、信号処理ソフトウェア１７６及び／またはＬＳＩデバイス（図示せず）などのハードウェアの開発は、図１から図４のアナログ装置の場合と同様な仕様におけるソフトウェア及びまたはハードウェアを提供する、ソフトウェア及び部品メーカに外注する。

図５ｂは、図１、図２、図３及び図４のアナログ回路の、第２であり、実質上すべてのデジタル代替実施例を示し、この実施例では、デジタルコンピュータ及びＬＳＩデバイス（図示せず）によって、動作のための３チャンネルの状態可変圧縮回路をエミュレートしている。図５ｂのブロック図では、全帯域通過状態可変フィルタ１２の仕様が図５ａの構成で使用されるソフトウェアの必要要件に加えられている。このステップにより、設計される製品の構成が簡略化される。簡略化は、アナログ版の全帯域通過状態可変フィルタ１２及びその多くの離散コンポーネントを除去することによってなされる。

ＡＤＣ（アナログ−デジタル変換器）１６８は、ＩＰＳ（入力プログラム信号）を受信するよう接続される入力端を有する。ＡＤＣは、一連のＤＩＰＳ（デジタル入力プログラム信号値）を提供することを特徴としており、各ＤＩＰＳはあるサンプリング速度で入力プログラム信号の振幅を特徴づける。

図５ｂにおいて、信号処理ハードウェア及び／またはソフトウェアは、想像線ブロック１７８で示されている。

デジタルコンピュータ又はＬＳＩデバイスにおける動作のための第１のデジタル信号処理やプログラムは、図１及び図２の全帯域通過状態可変フィルタ１２をエミュレートする。第１のデジタル処理は、ＤＩＰＳ（デジタル入力信号）を受信し３つのＤＦＲＩＰＳ（デジタル周波数範囲入力プログラム信号値）のストリームに処理するよう接続された入力を有する。各ＤＦＲＩＰＳは、それぞれの周波数範囲に限定される。第２の信号処理は、第１、第２及び第３のＳＤＣ（スケーリング検出回路）をエミュレートする。エミュレートされた各ＳＤＣは、ＳＤＣがスケーリングし、整流し、フィルタリングする各ＤＦＲＩＰＳを受信するように接続された入力端を有する。処理は次に、第１、第２及び第３のＤＲＧＣＳ（デジタル範囲利得制御信号）の各々を供給する。

第３の信号処理は、第１、第２及び第３のＶＣＡ（電圧制御増幅器）をエミュレートする。エミュレートされた各ＶＣＡは、各ＤＦＲＩＰＳを受信するよう接続されたそれぞれのデジタル信号入力と、各ＤＲＧＣＳを受信するよう接続されたそれぞれのデジタル制御信号入力と、第１、第２、及び第３のＤＧＣＦＲＩＰＳ（デジタル利得制御周波範囲入力プログラム信号）の各フレームを供給するそれぞれの出力と、を有する。

第４の信号処理は、第１、第２及び第３デジタル入力を有する加算回路をエミュレートする。各デジタル入力は、各ＤＧＣＦＲＩＰを受信するよう接続される。第４の信号処理は、各セット又はフレームにおいて第１、第２及び第３のＤＧＣＦＲＩＰを加算して、一連のＤＣＯＳ（デジタル合成作動信号）値を形成する。デジタル−アナログ変換器１８３は次に、パワーアンプ１８４及びスピーカ１８６による使用のために、一連のＤＣＯＳ値をアナログＣＯＳ（合成出力信号）に変換する。

図５ａ及び図５ｂの実施形態においては、コンピュータ及び／またはソフトウェアは、エミュレートされたデータを、デジタルバス１８０からＤＡＣ（デジタル−アナログ変換器）１８３へ出力する。ＤＡＣのアナログ出力は次に、スピーカ１８６へ送信するためにパワーアンプ１８４の入力端へ接続される。ＤＡＣの動作にクロックが必要な場合、クロック１７０としてまたはコンピュータによるイネーブル信号として、このクロックを供給できる。

特定の具体的な関係、材料及びその他のパラメータが上記好ましい実施形態にて述べられたが、適当な場所において同様な結果をもたらすものとしてこれらを変更することができる。本発明の他の応用及び変更は、本開示を読めば当業者であれば想到できるものである。またこれらの変更は、添付した特許請求の範囲に定義される発明の範囲内に含まれることを意図する。

３チャンネル状態可変圧縮回路を示すブロック図である。 高周波帯域信号、中間周波帯域信号、及び低周波帯域信号を含む３つの分割された信号を生成するための全帯域を通過させる状態可変フィルタの概略図である。 ３チャンネルスケーリング検出回路を示す概略図である。 ３チャンネルの電圧制御増幅器及び加算回路を示す概略図である。 ３チャンネルの電圧制御増幅及び可算回路のＳＤＣの部分及びＶＣＡの部分をデジタル的にモデル化したデジタルシステムを示す略ブロック図である。 ３チャンネルの電圧制御増幅及び可算回路の状態可変フィルタ、ＳＤＣの部分及びＶＣＡの部分をデジタル的にモデル化したデジタルシステムを示す略ブロック図である。

符号の説明

１０ ３チャンネルの状態可変圧縮回路、１２ 想像線ブロック、１４ 信号線、１６ 入力端子、２６，２８，３０ ＶＣＡ回路。

Claims (21)

1. ３チャンネルの状態可変圧縮回路であって、
   全帯域を通過させる状態可変フィルタであって、ＩＰＳ（入力プログラム信号）を受信し、このＩＰＳ信号を３つのＦＲＩＰＳ（周波範囲入力プログラム信号）に処理するよう接続された入力端を有し、それぞれのＦＲＩＰＳがそれぞれの周波数範囲に限定される、全帯域通過状態可変フィルタと、
   各々が、それぞれのＦＲＩＰＳを受信し、スケーリングし、整流し、フィルタリングするために接続された入力端を有し、それぞれ第１ＲＧＣＳ（範囲利得制御信号）、第２ＲＧＣＳ及び第３ＲＧＣＳを供給する、第１ＳＤＣ（スケーリング検出回路）、第２ＳＤＣ及び第３ＳＤＣと、
   各々が、それぞれのＦＲＩＰＳを受信するよう接続されたそれぞれの信号入力端と、それぞれのＲＧＣＳを受信するよう接続されたそれぞれの制御電圧入力端と、第１ＧＣＦＲＩＰＳ（利得制御周波範囲入力プログラム信号）、第２ＧＣＦＲＩＰＳ及び第３ＧＣＦＲＩＰＳをそれぞれ供給する各出力端と、を有する第１ＶＣＡ（電圧制御増幅器）、第２ＶＣＡ及び第３ＶＣＡと、
   それぞれのＧＣＦＲＩＰを受信するよう接続された第１の入力端、第２の入力端及び第３の入力端を有し、前記第１ＧＣＦＲＩＰ、第２ＧＣＦＲＩＰ及び第３ＧＣＦＲＩＰを加算して、ＣＯＳ（合成作動信号）を生成し、加算回路の出力端からＣＯＳを出力する、加算回路と、
   を備える３チャンネルの状態可変圧縮回路。
2. 請求項１に記載の３チャンネルの状態可変圧縮回路であって、
   前記第１ＳＤＣ（スケーリング検出回路）、前記第２ＳＤＣ及び前記第３ＳＤＣの各々が更に、
   それぞれのＦＲＩＰＳを受信するよう接続された入力端子と、出力端子と、を有し、前記ＦＲＩＰＳをバッファするための増幅を行い、それぞれのＢＦＲＩＰＳ（バッファ周波範囲入力プログラム信号）を供給するバッファ増幅器と、
   を有する、３チャンネルの状態可変圧縮回路。
3. 請求項１に記載の３チャンネルの状態可変圧縮回路であって、
   前記第１ＳＤＣ（スケーリング検出回路）、第２ＳＤＣ及び第３ＳＤＣの各々が更に、
   前記ＢＦＲＩＰＳを受信し、整流し、フィルタリングするよう接続され、それぞれの第１ＲＧＣＳ（範囲利得制御信号）、第２ＲＧＣＳ及び第３ＲＧＣＳを供給する検出及びフィルタリング回路と、
   を有する、３チャンネルの状態可変圧縮回路。
4. 請求項１に記載の３チャンネルの状態可変圧縮回路であって、
   前記第１ＳＤＣ（スケーリング検出回路）、前記第２ＳＤＣ及び前記第３ＳＤＣの各々が更に、
   それぞれのＦＲＩＰＳを受信するよう接続された入力端子と、出力端子と、を有し、前記ＦＲＩＰＳをバッファするための増幅を行い、それぞれのＢＦＲＩＰＳ（バッファ周波範囲入力プログラム信号）を供給するバッファ増幅器と、
   前記ＢＦＲＩＰＳを受信し、整流し、フィルタリングするよう接続され、それぞれの第１ＲＧＣＳ（範囲利得制御信号）、第２ＲＧＣＳ及び第３ＲＧＣＳを供給する検出及びフィルタリング回路と、
   を有する、３チャンネルの状態可変圧縮回路。
5. 請求項４に記載の３チャンネルの状態可変圧縮回路であって、
   ＩＰＳ（入力プログラム信号）を受信し、３つのＦＲＩＰＳ（周波範囲入力プログラム信号）に処理するよう接続された入力端を有する前記全帯域通過状態可変フィルタが更に、
   ＨＦＲＩＰＳ（高周波範囲入力プログラム信号）と、ＭＦＲＩＰＳ（中間周波範囲入力プログラム信号）と、ＬＦＲＩＰＳ（低周波範囲入力プログラム信号）と、を供給する手段であって、前記ＭＦＲＩＰＳは奇数回の信号反転を行う第１の積分器の出力において形成され、前記ＬＦＲＩＰＳ及び前記ＨＦＲＩＰＳに対しては、偶数回の信号反転が行われる、手段と、
   を有する、３チャンネルの状態可変圧縮回路。
6. 請求項１に記載の３チャンネルの状態可変圧縮回路であって、
   前記ＶＣＡ（電圧制御増幅器）の各々が更に、
   信号電圧入力端と、制御電圧入力端と、出力端と、を有する２１５０Ａ型の電圧制御増幅器であって、前記信号電圧入力端はそれぞれのＦＲＩＰＳを受信するよう接続され、前記制御電圧入力端はそれぞれのＲＧＣＳ（範囲利得制御信号）に接続され、前記出力端においてそれぞれのＧＣＦＲＩＰＳを供給し、前記ＧＣＦＲＩＰＳの各々はそれぞれの加算回路の入力端に接続される、電圧制御増幅器と、
   を有する、３チャンネルの状態可変圧縮回路。
7. 請求項１に記載の３チャンネルの状態可変圧縮回路であって、
   前記ＶＣＡ（電圧制御増幅器）の各々が更に、
   信号電圧入力端と、制御電圧入力端と、出力端と、を有する２１５０Ａ型の電圧制御増幅器であって、前記信号電圧入力端はそれぞれのＦＲＩＰＳを受信するよう接続され、前記制御電圧入力端はそれぞれのＲＧＣＳ（範囲利得制御信号）に接続され、前記出力端においてそれぞれのＧＣＦＲＩＰＳを供給し、前記ＧＣＦＲＩＰＳの各々はそれぞれの加算回路の入力端に接続される、電圧制御増幅器と、
   を有する３チャンネルの状態可変圧縮回路。
8. 請求項１に記載の３チャンネルの状態可変圧縮回路であって、
   前記ＶＣＡ（電圧制御増幅器）の各々が更に、
   少なくとも第１の利得制御抵抗と、第２の利得制御抵抗と、を有する増幅器であって、前記第１の抵抗はＬＥＤからの光に応じて抵抗の値を小さくする特徴を有する感光性抵抗であり、前記ＬＥＤは前記ＲＧＣＳによって駆動され、前記ＲＧＣＳの値の増加によって前記ＬＥＤからの前記光が増加し、したがって、前記ＶＣＡの前記利得において対応する変化を生じさせる、増幅器と、
   を有する、３チャンネルの状態可変圧縮回路。
9. ３チャンネルの状態可変圧縮回路であって、
   全帯域を通過させる状態可変フィルタであって、ＩＰＳ（入力プログラム信号）を受信し、このＩＰＳを低周波信号、中間周波信号、及び高周波信号に分処理するよう接続された入力端を有し、前記中間周波信号の反転回数が、前記低周波信号及び前記高周波信号よりも１回多い、全帯域通過状態可変フィルタと、
   各々が、それぞれの周波数帯域の信号を受信するよう接続された入力端と、出力端と、を有し、それぞれの周波数帯域の信号をバッファし、整流し、フィルタリングして、その出力端において制御電圧を生成する、第１ＳＤＣ（スケーリング検出回路）、第２ＳＤＣ及び第３ＳＤＣと、
   各々が、それぞれの周波数帯域の信号に接続された信号入力端と、それぞれのＳＤＣの出力端においてそれぞれの制御電圧に接続される制御電圧入力端を有する第１ＶＣＡ（電圧制御増幅器）、第２ＶＣＡ及び第３ＶＣＡであって、各ＶＣＡが、制御電圧入力端に印加される制御電圧の増加に応じてその利得を減少させ、それぞれのＧＣＦＲＩＰＳ（利得制御周波範囲入力プログラム信号）を供給する特徴を有する、第１ＶＣＡ、第２ＶＣＡ及び第３ＶＣＡと、
   それぞれのＧＣＦＲＩＰＳを受信するよう接続された、第１の入力端、第２の入力端、及び第３の入力端を有し、前記第１ＧＣＦＲＩＰＳ、第２ＧＣＦＲＩＰＳ、及び第３ＧＣＦＲＩＰＳを加算し、加算回路の出力端において、ＣＯＳ（合成作動信号）を供給する、加算回路と、
   を備える３チャンネルの状態可変圧縮回路。
10. 請求項９に記載の３チャンネルの状態可変圧縮回路であって、
    前記第１ＳＤＣ（スケーリング検出回路）、前記第２ＳＤＣ及び前記第３ＳＤＣの各々が更に、
    それぞれのＦＲＩＰＳを受信するよう接続された入力端子と、出力端子と、を有し、前記ＦＲＩＰＳをバッファするための増幅を行い、それぞれのＢＦＲＩＰＳ（バッファ周波範囲入力プログラム信号）を供給するバッファ増幅器と、
    を有する、３チャンネルの状態可変圧縮回路。
11. 請求項９に記載の３チャンネルの状態可変圧縮回路であって、
    前記第１ＳＤＣ（スケーリング検出回路）、前記第２ＳＤＣ及び前記第３ＳＤＣの各々が更に、
    それぞれのＦＲＩＰＳを受信するよう接続された入力端子と、出力端子と、を有し、前記ＦＲＩＰＳをバッファするための増幅を行い、それぞれのＢＦＲＩＰＳ（バッファ周波数範囲入力プログラム信号）を供給するバッファ増幅器と、
    前記ＢＦＲＩＰＳを受信し、整流し、フィルタリングするよう接続され、それぞれの第１ＲＧＣＳ（範囲利得制御信号）、第２ＲＧＣＳ及び第３ＲＧＣＳを供給する検出及びフィルタリング回路と、
    を有する、３チャンネルの状態可変圧縮回路。
12. 請求項１１に記載の３チャンネルの状態可変圧縮回路であって、
    ＩＰＳ（入力プログラム信号）を受信し、３つのＦＲＩＰＳ（周波範囲入力プログラム信号）に処理するよう接続された入力端を有する前記全帯域通過状態可変フィルタが更に、
    ＨＦＲＩＰＳ（高周波範囲入力プログラム信号）と、ＭＦＲＩＰＳ（中間周波範囲入力プログラム信号）と、ＬＦＲＩＰＳ（低周波範囲入力プログラム信号）と、を供給する手段であって、前記ＭＦＲＩＰＳは奇数回の信号反転を行う第１の積分器の出力において形成され、前記ＬＦＲＩＰＳ及び前記ＨＦＲＩＰＳに対しては、偶数回の信号反転が行われる、手段と、
    を有する、３チャンネルの状態可変圧縮回路。
13. 請求項９に記載の３チャンネルの状態可変圧縮回路であって、
    前記ＶＣＡ（電圧制御増幅器）の各々が更に、
    信号電圧入力端と、制御電圧入力端と、出力端と、を有する２１５０Ａ型の電圧制御増幅器であって、前記信号電圧入力端はそれぞれのＦＲＩＰＳを受信するよう接続され、前記制御電圧入力端はそれぞれのＲＧＣＳ（範囲利得制御信号）に接続され、前記出力端においてそれぞれのＧＣＦＲＩＰＳを供給し、前記ＧＣＦＲＩＰＳの各々はそれぞれの加算回路の入力端に接続される、電圧制御増幅器と、
    を有する、３チャンネルの状態可変圧縮回路。
14. ３チャンネルの状態可変圧縮回路であって、
    全帯域を通過させる状態可変フィルタであって、ＩＰＳ（入力プログラム信号）を受信し、このＩＰＳを３つの信号に処理するよう接続された入力端を有し、それぞれの信号がそれぞれの周波数範囲に限定され、前記３つの信号が、ＨＦＲＩＰＳ（高周波範囲入力プログラム信号）、ＭＦＲＩＰＳ（中間周波範囲入力プログラム信号）及びＬＦＲＩＰＳ（低周波範囲入力プログラム信号）を含む、全帯域通過状態可変フィルタと、
    各々が、信号入力端と、制御信号入力端と、出力端と、を有する、第１ＶＣＡ（電圧制御増幅器）回路、第２ＶＣＡ回路、及び第３ＶＣＡ回路と、
    前記ＨＦＲＩＰＳ（高周波範囲入力プログラム信号）、前記ＭＦＲＩＰＳ（中間周波範囲入力プログラム信号）及び前記ＬＦＲＩＰＳ（低周波範囲入力プログラム信号）をサンプリングし、スケーリングし、整流し、フィルタリングして、それぞれ、ＨＦＲＧＣＳ（高周波範囲利得制御信号）を前記第１ＶＣＡ回路の制御電圧入力端へ、ＭＦＲＧＣＳ（中間周波範囲利得制御信号）を前記第２ＶＣＡ回路の制御電圧入力端へ、ＬＦＲＧＣＳ（低周波範囲利得制御信号）を前記第３ＶＣＡ回路の制御電圧入力端へ供給するＳＤＣ（スケーリング検出回路）手段であって、これにより、前記第１ＶＣＡ（電圧制御増幅器）回路、第２ＶＣＡ回路、及び第３ＶＣＡ回路が、それぞれの利得制御信号に応答し、それぞれ対応する前記ＨＦＲＩＰＳ、前記ＭＦＲＩＰＳ及び前記ＬＦＲＩＰＳに応答して、ＧＣＨＦＲＩＰＳ（利得制御高周波範囲入力プログラム信号）、ＧＣＭＦＲＩＰＳ（利得制御中間周波範囲入力プログラム信号）及びＧＣＬＦＲＩＰＳ（利得制御低周波範囲入力プログラム信号）を供給する、ＳＤＣ手段と、
    各々が対応する前記第１ＶＣＡ回路の出力、前記第２ＶＣＡ回路の出力及び前記第３ＶＣＡ回路の出力に接続された第１の入力端、第２の入力端及び第３の入力端を有し、前記ＧＣＨＦＲＩＰＳ、ＧＣＭＦＲＩＰＳ及びＧＣＬＦＲＩＰＳを加算し、その和を供給して、加算回路の出力端においてＣＯＳ（合成作動信号）を供給する可算回路と、
    を備える３チャンネルの状態可変圧縮回路。
15. 請求項１４に記載の３チャンネルの状態可変圧縮回路であって、
    前記加算回路が、
    前記ＧＣＨＦＲＩＰＳを受信するよう接続された、加算回路の第１の入力端と、
    前記ＧＣＭＦＲＩＰＳを受信するよう接続された、加算回路の第２の入力端と、
    前記ＧＣＬＦＲＩＰＳを受信するよう接続された、加算回路の第３の入力端と、
    前記ＣＯＳを出力するための、加算回路の出力端子と、
    反転入力端と、グランドに接地された非反転入力端と、を有する演算増幅器と、
    第１の入力抵抗と、
    第２の入力抵抗と、
    第３の入力抵抗と、
    帰還抵抗と、
    を有し、
    各抵抗がそれぞれ第１の端部及び第２の端部を有し、
    前記加算回路の第１の入力端は、前記第１の入力抵抗の前記第１の端部に接続され、
    前記加算回路の第２の入力端は、前記第２の入力抵抗の前記第１の端部に接続され、
    前記加算回路の第３の入力端は、前記第３の入力抵抗の前記第１の端部に接続され、
    前記帰還抵抗の前記第１の端部は、前記加算回路の出力端子に接続され、
    前記第１の入力抵抗の前記第２の端部、前記第２の入力抵抗の前記第２の端部、前記第３の入力抵抗の前記第２の端部及び前記帰還抵抗の前記第２の端部はそれぞれ、演算増幅器の反転入力端に接続され、
    前記演算増幅器の出力端子が、前記加算回路の出力端子に接続され、前記ＧＣＨＦＲＩＰＳ、前記ＧＣＭＦＲＩＰＳ及び前記ＧＣＬＦＲＩＰＳを加算したアナログ信号を出力し、前記加算回路の出力端子においてＣＯＳを供給する、３チャンネルの状態可変圧縮回路。
16. 請求項１４に記載の３チャンネルの状態可変圧縮回路であって、
    前記全帯域通過状態可変フィルタが更に、
    前記ＩＰＳに応答して前記ＨＦＲＩＰＳを供給する第１の増幅段と、
    前記第１の増幅段の出力に応答して前記ＭＦＲＩＰＳを供給する第２の増幅段と、
    前記ＬＦＲＩＰＳを供給する第３の増幅段と、
    を有する、３チャンネルの状態可変圧縮回路。
17. 請求項１４に記載の３チャンネルの状態可変圧縮回路であって、
    前記ＭＦＲＩＰＳが、前記ＨＦＲＩＰＳ信号成分及び前記ＬＦＲＩＰＳ信号成分に対して反転した位相を有する、３チャンネルの状態可変圧縮回路。
18. 請求項１４に記載の３チャンネルの状態可変圧縮回路であって、
    前記全帯域通過状態可変フィルタが更に、
    前記ＩＰＳを受信するよう接続された第１の入力端と、前記ＬＦＲＩＰＳを受信するよう接続された第２の入力端と、前記ＭＦＲＩＰＳを受信するよう接続された第３の入力端と、前記ＨＦＲＩＰＳを供給するための出力端と、を有する入力加算減衰増幅器と、
    前記入力加算減衰増幅器の出力端から前記ＨＦＲＩＰＳを受信するよう接続された入力端と、前記入力加算減衰増幅器に前記ＭＦＲＩＰＳを供給する出力端と、を有する第１の積分器と、
    前記第１の積分器の出力端から前記ＭＦＲＩＰＳを受信するよう接続された入力端と、前記ＬＦＲＩＰＳを供給する出力端と、を有する第２の積分器と、
    第１の入力端と、第２の入力端と、第３の入力端と、を有する前記状態可変加算増幅器であって、前記第１の入力端が前記ＬＦＲＩＰＳを受信するよう接続され、前記第２の入力端が前記ＭＦＲＩＰＳを受信するよう接続され、前記第３の入力端が前記ＨＦＲＩＰＳを入力するよう接続され、前記ＬＦＲＩＰＳ、前記ＭＦＲＩＰＳ及び前記ＨＦＲＩＰＳを加算し、その出力端において前記ＣＯＳを供給する状態可変加算増幅器と、
    を有する、３チャンネルの状態可変圧縮回路。
19. 請求項１８に記載の３チャンネルの状態可変圧縮回路であって、
    前記全帯域通過状態可変フィルタの前記第１の積分器が、前記ＨＦＲＩＰＳ信号成分及び前記ＬＦＲＩＰＳ信号成分に対する前記ＭＦＲＩＰＳ信号の位相を反転させる、３チャンネルの状態可変圧縮回路。
20. ３チャンネルの状態可変圧縮回路と処理の組み合わせであって、
    ＩＰＳ（入力プログラム信号）を受信し３つの信号に処理するよう接続される入力端を有する、全帯域を通過させる状態可変フィルタ回路であって、それぞれの信号がそれぞれの周波数範囲に限定され、前記３つの信号が、ＨＦＲＩＰＳ（高周波範囲入力プログラム信号） 、ＭＦＲＩＰＳ（中間周波範囲入力プログラム信号）及びＬＦＲＩＰＳ（低周波範囲入力プログラム信号）を含む、全帯域通過状態可変フィルタ回路と、
    前記ＨＦＲＩＰＳ、前記ＭＦＲＩＰＳ及び前記ＬＦＲＩＰＳを受信し、サンプリングし、ＤＩＰＳ（デジタル入力プログラム信号）の一連のフレームに変換するよう接続される入力端を有するＡＤＣ（アナログ−デジタル変換器）であって、ＤＩＰＳ値の各フレームが、ＤＦＲＩＰＳ（デジタル周波範囲入力プログラム信号値）の３つのストリームからのフレームサンプルにおいて得られる、デジタル化されたＨＦＲＩＰＳ信号，ＭＦＲＩＰＳ信号及びＬＦＲＩＰＳ信号のサンプリングされた値を含み、それぞれのＤＦＲＩＰＳはそれぞれの周波数範囲に限定される、ＡＤＣと、
    第１の信号処理又はプログラムであって、デジタル信号プロセッサにおいて実行された場合に、第１ＳＤＣ（スケーリング検出回路）、第２ＳＤＣ、及び第３ＳＤＣをエミュレートするよう動作し、前記信号処理内のエミュレートされた各ＳＤＣは、ＨＦＲＩＰＳ、ＭＦＲＩＰＳ及びＬＦＲＩＰＳのそれぞれを受信するよう接続される入力端を有し、前記ＨＦＲＩＰＳ、前記ＭＦＲＩＰＳ及び前記ＬＦＲＩＰＳをスケーリングし、整流し、フィルタリングして、第１のＤＲＧＣＳ（デジタル範囲利得制御信号）、第２のＤＲＧＣＳ及び第３のＤＲＧＣＳを供給する、第１の信号処理又はプログラムと、
    第２の信号処理又はプログラムであって、前記デジタル信号プロセッサにおいて実行された場合に、第１ＶＣＡ（電圧制御増幅器）、第２ＶＣＡ及び第３ＶＣＡをエミュレートするよう動作し、前記信号処理内のエミュレートされた各ＶＣＡは、それぞれのＤＦＲＩＰＳを受信するよう接続されたデジタル信号入力端と、それぞれのＤＲＧＣＳを受信するよう接続された制御デジタル信号入力端と、第１のデジタル化されたＤＧＣＦＲＩＰＳ（デジタル利得制御周波範囲入力プログラム信号）値、第２ＤＧＣＦＲＩＰＳ値及び第３ＤＧＣＦＲＩＰＳ値のそれぞれのフレームを供給する出力端と、を有する、第２の信号処理又はプログラムと、
    第３の信号処理又はプログラムであって、前記デジタル信号プロセッサにおいて実行された場合に、第１のデジタル入力端、第２のデジタル入力端及び第３のデジタル入力端を有する加算回路をエミュレートするよう動作し、各デジタル入力端が、それぞれのＤＧＣＦＲＩＰを受信するよう接続され、前記信号処理によって、各サンプルセットまたはフレーム内の前記第１ＤＧＣＦＲＩＰ、前記第２ＤＧＣＦＲＩＰ及び第３ＤＧＣＦＲＩＰが加算されて、一連のＤＣＯＳ（デジタル合成作動信号）値が生成される、第３の信号処理又はプログラムと、
    前記ＤＣＯＳ値をアナログＣＯＳ（合成出力信号）に変換するためのデジタル−アナログ変換器と、
    を備える、３チャンネルの状態可変圧縮回路と処理の組み合わせ。
21. デジタル信号プロセッサで動作する３チャンネルの状態可変圧縮回路の処理であって、
    ＩＰＳ（入力プログラム信号）を受信するよう接続された入力端を有し、一連のＤＩＰＳ（デジタル入力プログラム信号）を供給する特徴を有するＡＤＣ（アナログ−デジタル変換器）であって、各ＤＩＰＳは、あるサンプル速度において前記入力プログラム信号の振幅を特徴付ける、ＡＤＣと、
    第１のデジタル信号処理又はプログラムであって、前記デジタル信号プロセッサにおいて実行された場合に、全帯域を通過させる状態可変フィルタをエミュレートするよう動作し、このフィルタは、ＤＩＰＳを受信し、このＤＩＰＳを３つのＤＦＲＩＰＳ（デジタル周波範囲入力プログラム信号値）のストリームに処理するよう接続される入力端を有し、それぞれのＤＦＲＩＰＳは、それぞれの周波数範囲に限定される、第１のデジタル信号処理又はプログラムと、
    第２の信号処理又はプログラムであって、前記デジタル信号プロセッサにおいて実行された場合に、第１ＳＤＣ（スケーリング検出回路）、第２ＳＤＣ及び第３ＳＤＣをエミュレートするよう動作し、エミュレートされた各ＳＤＣは、それぞれのＤＦＲＩＰＳを受信するよう接続された入力端を有し、前記ＤＦＲＩＰＳをスケーリングし、整流し、フィルタリングして、第１ＤＲＧＣＳ（デジタル範囲利得制御信号）、第２ＤＲＧＣＳ及び第３ＤＲＧＣＳを供給する、第２の信号処理又はプログラムと、
    第３の信号処理又はプログラムであって、前記デジタル信号プロセッサにおいて実行された場合に、第１ＶＣＡ（電圧制御増幅器）、第２ＶＣＡ及び第３ＶＣＡをエミュレートするよう動作し、エミュレートされた各ＶＣＡは、それぞれのＤＦＲＩＰＳを受信するよう接続されたそれぞれのデジタル信号入力端と、それぞれのＤＲＧＣＳを受信するよう接続されたそれぞれの制御デジタル信号入力端と、デジタルの第１ＤＧＣＦＲＩＰＳ（デジタル利得制御周波範囲入力プログラム信号）、第２ＤＧＣＦＲＩＰＳ及び第３ＤＧＣＦＲＩＰＳのそれぞれのフレームを供給する出力端と、を有する、第３の信号処理又はプログラムと、
    第４の信号処理又はプログラムであって、前記デジタル信号プロセッサにおいて実行された場合に、第１のデジタル入力端、第２のデジタル入力端及び第３のデジタル入力端を有する加算回路をエミュレートするよう動作し、各デジタル入力端はそれぞれのＤＧＣＦＲＩＰを受信するよう接続され、前記第４の信号処理によって、各セットまたはフレーム内の前記第１ＤＧＣＦＲＩＰ、前記第２ＤＧＣＦＲＩＰ及び第３ＤＧＣＦＲＩＰが加算されて、一連のＤＣＯＳ（デジタル合成作動信号）値が生成される、第４の信号処理又はプログラムと、
    前記一連のＤＣＯＳ値をアナログＣＯＳ（合成出力信号）に変換するデジタル−アナログ変換器と、
    を備える、３チャンネルの状態可変圧縮回路の処理。

Images