JP5911852B2 - 可変指数平均検出器およびダイナミックレンジ制御器 - Google Patents

可変指数平均検出器およびダイナミックレンジ制御器 Download PDF

Info

Publication number
JP5911852B2
JP5911852B2 JP2013513194A JP2013513194A JP5911852B2 JP 5911852 B2 JP5911852 B2 JP 5911852B2 JP 2013513194 A JP2013513194 A JP 2013513194A JP 2013513194 A JP2013513194 A JP 2013513194A JP 5911852 B2 JP5911852 B2 JP 5911852B2
Authority
JP
Japan
Prior art keywords
signal
vea
detector
output
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013513194A
Other languages
English (en)
Other versions
JP2013530645A5 (ja
JP2013530645A (ja
Inventor
ジョージ・マッセンバーグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
George Massenburg
Original Assignee
George Massenburg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by George Massenburg filed Critical George Massenburg
Publication of JP2013530645A publication Critical patent/JP2013530645A/ja
Publication of JP2013530645A5 publication Critical patent/JP2013530645A5/ja
Application granted granted Critical
Publication of JP5911852B2 publication Critical patent/JP5911852B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/556Logarithmic or exponential functions
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/002Control of digital or coded signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3089Control of digital or coded signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G7/00Volume compression or expansion in amplifiers
    • H03G7/007Volume compression or expansion in amplifiers of digital or coded signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G9/00Combinations of two or more types of control, e.g. gain control and tone control
    • H03G9/005Combinations of two or more types of control, e.g. gain control and tone control of digital or coded signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Studio Devices (AREA)
  • Picture Signal Circuits (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Description

本発明のVEA(Variable Exponent Averaging、可変指数平均)検出器およびダイナミックレンジ制御器は、一定または一定ではない、周期的又は非周期的な信号を正確に測定することに関し、また、オーディオ、ビデオ、パワー信号を含むがこれらに限定されないプログラム信号のアップストリームおよび/またはダウンストリームでの処理を制御するために、当該測定を利用することに関する。
プログラム信号処理の分野において、例えばオーディオ信号処理において、従来のダイナミックレンジ制御器での「平均」または「ピーク」の信号レベルの検出器は、信号のエンベロープに課す非線形フィルタまたは時変フィルタにより、入力レベルの変化を検出する。典型的には、一次フィルタが使われてきている。DCにおいてゲインが1であるこのようなフィルタは、ダイナミックレンジ制御器の静的な動作を変化させない。これにより、そのフィルタの非線形処理により、動的な信号の変化を独立して制御できる。
残念ながら、単純な一次線形フィルタにより実現可能な自動ゲイン制御(Automatic Gain Control:AGC)の動的な応答を制御する方法というものは、非常に限られている。典型的なAGCは最大と最小のプログラム信号値を制限しないが、ダイナミックレンジ制御器(Dynamic Range Controller:DRC)は最大プログラム信号値を制限するし、最小のプログラム信号値も制限しうる。
「回路(Circuit)」という用語は信号処理の経路を意味するもので、本発明に関してはデジタル信号処理の経路を意味する。増加しつつある信号レベルと減少しつつある信号レベルに対して異なる応答をする回路を配置することが普通である。しかし、ほとんどの場合、このような回路は、エンベロープの変化の方向に基づいて、二つある線形フィルタから単に一方を選択するだけである。ほとんどの場合これら二つのフィルタは、独立した「アタック」制御と「リリース」制御をするために使われる単純な一次フィルタに過ぎず、プログラム信号のDC制御、静的な制御、動的な制御を分けることはできない。
従来のオーディオDRC、AGC、及び圧縮器は、一般的に、歪み(例えば、過変調)や最小プログラム信号値の発生を防ぐことができる。しかしながら、従来のオーディオDRC、AGC、及び圧縮器は、プログラム信号のダイナミクスに関して知覚的に美しい効果を生み出すために芸術的にプログラム信号の「形を整える」ことや、動的な変化と関連した問題を解決することは、ほとんど、又は全くできない。これは主に、従来技術においては、静的な制御と動的な制御とを分離して行う能力が低く、プログラム信号を実効値検波(Root Mean Square (RMS) Detection)を常に用いて検出するためである。
従来のビデオDRCでは通常、ユーザは知覚的に美しい効果を生み出すために芸術的にプログラム信号の「形を整える」ことや、動的な変化に関連する問題を解決することがまったくできない。例えば、ビデオDRCでは、一般的に、ホットスポットや、黒つぶれが発生する。
ダイナミックレンジ制御器における従来の信号検出においては、複雑な波形や動的な変化を扱うために、様々な非線形近似が用いられていた。また、従来の信号検出は、伝達関数による限られた又は能力の低い動的制御しかできない一次フィルタにより実現されていた。そのため、従来の信号検出においては、複雑な信号のダイナミクスを伝えることができなかった。従来の検出器やDRCは、信号検出や処理を対数ドメインにて行うものもあるが、こうしたデバイスの動作は、(i)アナログ信号に対して使うアナログデバイスや、(ii)WAV、AIFF、AU、PCM等の「ネイティブ」なデジタル信号を利用するデジタル処理に比べて、際立って優れているというわけではない。
解決すべき技術的な課題は、オーディオ、ビデオ、パワー信号の処理、伝送、管理においてのDC動作、静的な動作、及び動的な動作に対する制御を分ける手段を提供することである。好ましい解決策では、プログラム信号値の検出手段において改善された手段が用いられるものであるが、この改善された検出手段により、プログラム信号の「ダイナミクス」(すなわち、動的に変化する信号を「大きさ」または「音量」としてどのように感知するか、及び、変化する信号の詳細を省略したり増強したりする度合い)に対してより柔軟な制御が可能になる。
更なる解決すべき技術的な課題は、オーディオのプログラム信号の平均信号レベルを、人の耳で認識するように、より適切に決定すること、表示されたビデオのプログラム信号の平均信号レベルを、人の目で認識するように、より適切に決定することであり、プログラム信号のダイナミックレンジを自動的または半自動的に制御するために、与えられたプログラム入力信号の動的な特性をよりよく利用することである。
本発明の可変指数平均(Variable Exponent Averaging:VEA)検出器および可変指数平均ダイナミックレンジ制御器(Variable Exponent Averaging Dynamic Range Controller:VEA DRC)は、DRCのDC動作、静的な動作、動的な動作に対する制御を分ける手段を提供する。「VEAプロセッサ」には、1つ以上のVEA検出器があり、制御プロセッサを含んでいてもよく(含んでいることが好ましく)、デジタル制御されたアンプ(Digitally Controlled Amplifier:DCA)を制御する。DCAとVEAプロセッサとの組み合せは、VEA DRCである。「DCA」の接頭辞なしで、または「デジタル制御されたアンプ」の接頭辞なしで「制御値」という時は、制御値はVEA検出器またはVEA DRCに関連する制御値である。「DCA制御値」とは、VEAプロセッサによるDCAの制御に関連するものである。VEA DRCは、制御値の関数としてプログラム信号を処理する。「プログラム信号」とは、関心の対象となっているデジタルのビットストリームまたはデジタルデータ構造体、特に、(i)デジタルオーディオ、(ii)デジタルビデオ(静止画像、動画像、写真計測の表示(例えば露出計)、色測(例えば、色度計)を含む)、(iii)電力の発電、貯蔵、配電、消費のデジタル表示(「電力信号」と総称)、(iv)その他のデジタルビットストリームで、信号値のピークおよび/または平均測定が有用であるもの、および/または信号値の動的な制御が有用であるもの、である。
VEA検出器は、プログラム信号値の連続するサンプルを、信号値をX乗にした値の合計の平均の、同じXでの乗根を求めることによる収束近似により評価する手段から成り、反直感的な逆対数処理ステップを、他の対数ドメイン回路において利用する。連続するサンプルは、良く知られた標準や技術により、与えられたデジタルメディアのフォーマットとシステムクロックに準拠する。VEA検出器は与えられたプログラム信号のより正確なRMS値を提供するだけでなく、与えられたプログラム信号の「平均X乗根」の値を提供する最初のデバイスである。ここでXは、ユーザか外部プロセスにより選択可能な指数値である。プログラム信号のより正確なRMS値を得ることにより、または他の平均X乗根の値を得ることにより、プログラム信号の動的さに対するより良い制御が可能になる。「より良い制御」の例としてVEA DRCでは、音楽、会話、効果音、その組み合せといった広範囲のオーディオのプログラム信号に対し、「アタック」(増加する信号レベルへの応答)特性と「リリース」(減少する信号レベルへの)特性を改善することにより、こうしたプログラム信号の動的な制御を改善する。「選択可能な制御値」は手動で調整することもできるし、1つ以上の外部プロセスにより調整することもできる。選択可能な制御値とは、指数、アタック指数、リリース時間(単位:dB/秒)、リリース指数、高速リリース時間、高速リリース閾値(単位:dB)、ニー幅、比、入力ゲイン(単位:dB)、出力ゲイン(単位:dB)、ルックアヘッド、閾n差、およびこれらの制御値(例えば、指数、アタック指数、リリース時間、リリース指数、高速リリース時間、高速リリース閾、ニー幅、比、入力ゲイン、出力ゲイン、ルックアヘッド、閾n差(ここでnは制御プロセッサに接続されているVEA検出器サブシステムの数と等しい閾マスター)と関連するモジュールを含むVEA検出器の実施例における閾マスターを含む。全ての指数の制御値は、十進数である。
対数ドメインにおいて信号検出や処理を行うことは良く知られているが、他の対数ドメイン回路の綿密に選択した部分における線形(逆対数)処理の利点を見出し、利用したのは、このVEA検出器が最初である。VEA検出器は逆対数モジュールによりこれを達成するが、本発明者は、このことが信号値をX乗にした値の合計値の平均の、同じXでの乗根を求めることによる収束近似を提供するためには必要不可欠であることを発見した。
VEA検出器は、プログラム信号のデジタルのビットストリームを入力とする。基本的な実施例(図5参照)では、制御値の一種である検出器の出力を生成するステップは、入力の絶対値を得るステップと、この絶対値を対数表示(「対数」)へと変換するステップと、この絶対値を第1合計ポイント(第1SP)の加算入力へと与えるステップとから成る。合計ポイントはまた、減算入力において、合計ポイントの出力から導いた値を遅延して受け取る。合計ポイントの出力は、指数入力をも有する乗算器の入力へと供給される。この乗算器の出力は、正の信号のみの(positive−signal−only)モジュールを通過する。正の信号のみの(positive−signal−only)モジュールの出力は逆対数モジュールにおいて変換され、逆対数へと戻される。逆対数モジュールの出力は、オーバーシュート・リミターを通過した後、第2合計ポイント(第2SP)の加算入力へと入る。第2合計ポイント(第2SP)には、第2加算入力と1つの減算入力とがある。第2合計ポイント(第2SP)の出力は、VEA検出器の出力へと、また遅延モジュールへと供給される。遅延モジュールの出力は、第2合計ポイント(第2SP)の加算入力と、第1合計ポイント(第2SP)の減算入力へとループバックされる。リリースバイアス値は、第2合計ポイント(第2SP)の減算入力へと供給される。VEA検出器の出力は、関連するVEA DRCにおける制御値として使われるデジタル信号である。
VEA DRCの好ましい実施例を図14に示すが、このVEA DRCは1つ以上のVEA検出器から成る。VEA検出器の出力同士が比較され、1つの出力だけ(これら比較された出力の内の最大値)がダウンストリームでの利用のために選択される。選択された制御値は逆対数信号へと変換され、乗算器(DCA)の制御入力へと供給される。入力したプログラム信号は(i)1つ以上のVEA検出器へと供給され、(ii)可変遅延を介して、DCAのプログラム入力へと供給される。この遅延は、制御値を生成するために必要な処理時間に等しい。DCAの出力が処理されたプログラム信号である。
このVEA検出器は、人の耳で認識するように、オーディオのプログラム信号の平均信号レベルをより適切に決定し、人の目で認識するように、表示されたビデオのプログラム信号の平均信号レベルをより適切に決定し、プログラム信号のダイナミックレンジを自動的または半自動的に制御するために、与えられたプログラム入力信号の動的な特性をよりうまく利用する。
異なる種類の信号に対する応答におけるVEA DRCのパフォーマンスを実証するために利用できる信号セレクター 従来の一次デジタルフィルタ オプションとしてオーバーシュート制限モジュールつまりOSLimのある、平均信号レベル検出器として構成された従来の一次デジタルフィルタ VEA DRCの入力信号処理 オーバーシュート制限モジュールよりもアップストリームに逆対数モジュールがあるVEA検出器の基本的な実施例 オーバーシュート制限モジュールよりアップストリームに逆対数モジュールがあり、また修正された静的リリースがあるVEA検出器の実施例 オーバーシュート制限モジュールよりアップストリームに逆対数モジュール(言い換えるとOSLim)があり、VEAの動作と「対数ドメインにおいて平均する」動作との間で切替え可能な高速検出器があるVEA検出器の好ましい実施例 検出器の出力を提供するVEA検出器のサブシステムの好ましい実施例 アタック制御値を生成するVEA検出器と、リリース制御値を生成する第2のVEA検出器と、静的リリース修正とから成る検出器1のサブシステム 1つのVEA検出器と、静的リリース修正とから成る検出器2のサブシステム 対数ドメインにおいてVEA検出器モードと平均するモードとの間で切り換え可能な回路のある高速検出器のサブシステム、言い換えると検出器の高速サブシステム。高速検出器のサブシステムは、図9に示す検出器1が信号に依存したレートで「リリース」、つまりディスチャージを制御できるようにするための、更なる入力信号を提供するために利用することができる。 VEA DRCの制御プロセッサの1つの構成において、複数のVEA検出器のサブシステムと選択可能な制御値モジュールとを如何に組み合せるかを示した図。この構成では、様々なVEA検出器のサブシステムからの制御信号を区別し、個々のVEA検出器のサブシステムの出力の制御値の優先順位を決め、選択されたVEA検出器のサブシステムの出力の制御値を、制御プロセッサの制御出力へと処理する。 ルックアヘッド遅延と修正ファクターのあるVEA DRCの実施例での信号処理 3つのVEA検出器サブシステムのあるVEA DRCの好ましい実施例 典型的な「ニー生成器」と、ニー生成器の典型的な伝達特性 図15Aに示すニー生成器での入力と出力とを関連付ける式 チャージVEA検出器とディスチャージVEA検出器とを有する検出器1のサブシステムと、修正された静的リリースがある1つのVEA検出器を有する検出器2のサブシステムと、VEA検出器と平均応答検出器との間で切り換え可能な高速検出器のサブシステムと、比制御とニー生成器と伸長器を有する制御プロセッサと、を有するVEA DRCの好ましい実施例 図16にある制御プロセッサの詳細図 図16にある制御プロセッサの詳細図 1つのVEA検出器と、比制御がある制御プロセッサを有するVEA DRC 図18にある制御プロセッサの詳細図 VEA検出器と、比制御とニー生成器とを有する制御プロセッサと、を有するVEA DRC 図20にある制御プロセッサの詳細図 プログラム信号のダイナミックレンジ制御のためのVEA DRCの基本的な構成 プログラム信号のダイナミックレンジ制御のためのVEA DRCの基本的な構成オーディオのプログラム信号のダイナミックレンジ制御のためのVEA DRCの基本的な構成 ビデオのプログラム信号のダイナミックレンジ制御のためのVEA DRCの基本的な構成 一般的なプログラム信号のダイナミックレンジ制御のためのVEA DRCの基本的な構成 プログラム信号の測定デバイスとして使用するためのVEA検出器の基本的な構成 2つのプログラム信号入力の間の比較をし、パターンをマッチするための2つのVEA DRCの構成 周囲の音響環境に基づくプログラム信号の可聴度のためのVEA DRCの構成 周囲の光環境に基づいてビデオのプログラム信号の表示を改善するためのVEA DRCのための構成 オーディオのプログラム信号のダイナミックレンジ制御のための複数のVEA DRCの構成 ビデオのプログラム信号の彩度成分と輝度成分を処理するためのVEA DRCの構成を示す。 例えばビデオのプログラム信号から赤青緑を処理するように、1つのプログラム信号から3つの成分を処理するための、3つのVEA DRCの構成 例えばビデオカメラにある赤青緑のセンサーのように、3つのピックアップセンサー、を処理するための3つのVEA DRCの構成
本発明の可変指数平均(VEA)検出器および可変指数平均ダイナミックレンジ制御器(VEA DRC)は、ダイナミックレンジ制御器のDC動作、静的な動作、動的な動作に対する制御を分ける手段を提供する。「VEAプロセッサ」には、1つ以上のVEA検出器があり、制御プロセッサを含んでいてもよい。VEAプロセッサには何時も少なくとも1つのVEA検出器がある。VEAプロセッサに2つ以上のVEA検出器または2つ以上の検出器のサブシステムがある場合は、2つ以上のVEA検出器や検出器のサブシステムの出力の優先順位をつけたり、さもなければこれらの出力を統合したり選択したりするための制御プロセッサを有していてもよい。VEAプロセッサは、デジタルで制御されるアンプ(DCA)またはその他のデジタルプロセッサ(例えば、コンパレータ、パターンディスクリミネータ等)を制御する。VEAプロセッサとDCAとを組み合せたものは、VEA DRCである。VEAプロセッサが制御値を提供するVEAプロセッサと他のデジタルプロセッサの組み合せもまた、こうした他のデジタルプロセッサは増幅されたプログラム信号以外の信号を出力するかもしれないが、参照を容易にするためにVEA DRCと呼ぶ。
「DCA」の接頭辞なしで、または「デジタルで制御されたアンプ」の接頭辞なしで「制御値」という時は、これはVEA検出器またはVEA DRCに関連する制御値のことである。「DCAの制御値」とは、VEAプロセッサによるDCA(またはVEAプロセッサが制御値を提供する他のデジタルプロセッサ)の制御に関係するものである。VEA DRCは、制御値の関数としてプログラム信号を処理する。「プログラム信号」とは、関心の対象となっているデジタルのビットストリームまたはデジタルデータ構造体であり、特に(i)デジタルのオーディオ、(ii)デジタルのビデオ(静止画像、動画、写真計測の表示(例えば露出計、色度計を含む)、(iii)電力の発電、貯蔵、配電、消費のデジタルでの表示、(iv)その他のデジタルビットストリームで、信号値のピークおよび/または平均測定が有用であるもの、および/または信号値の動的な制御が有用であるものである。
1つの「モジュール」はデジタル信号を処理する1つのステップで、図中ではモジュールは、長方形や円等の形で示される。「制御プロセッサ」、「比制御」、「ニー生成器」の用語は、図12、及び、図14〜図21の議論において定義される。「回路(Circuit)」の用語は信号処理の経路を意味し、例えば「静的リリースの回路」等と修飾語句と共に使われる時は、VEA検出器またはVEA DRC内の特定の信号処理経路を指す。「ユーザ」とは、本発明の人間のユーザで、ユーザは選択可能な制御値をVEA検出器またはVEA DRCに提供できる。「外部プロセス」とは、選択可能な制御値をVEA検出器またはVEA DRCに提供する他のソフトウエアのアプリケーションのインスタンス、およびそれによる実行、または同等のハードウエアのインスタンス、およびそれによる実行を指す。本発明をコード化するソフトウエアは、デジタルオーディオ、デジタルビデオ、他のデジタルメディアまたはデータを扱うために通常使われるプログラム言語であれば、プログラム信号の種類にも依るが、如何なるプログラム言語で書かれても良い(例えば、C、C++、ObjectiveC)。デジタルオーディオでの本発明の実施例としては、スタンドアロンでの利用として書かれていても良いし、例えばPRO TOOLS(登録商標)ワークステーション用ソフトウエアのためのプラグイン等、オーディオ用ワークステーションのためのプラグインとして書かれていても良い。デジタルビデオでの本発明の実施例は、スタンドアロンでの利用として書かれていても良いし、例えばAVID MEDIA COMPOSER(登録商標)のためのプラグイン等、ビデオワーク用ステーションのためのプラグインとして書かれていても良い。
「べき乗する」という用語は、値を指数値で累乗することを意味する。例えば、ある値を指数値2でべき乗するとは、その値を二乗することを意味し、ある値を指数値3でべき乗するとは、その値を三乗することを意味する。
VEA検出器は、信号値をX乗にした値の合計の平均の同じXでの乗根を求めることによる収束近似によりプログラム信号値を決定する手段から成り、反直感的な逆対数処理ステップを他の対数ドメインの回路において利用する。VEA検出器の外部のインターフェースは線形か非常に線形に近い基数ドメインで動作するが、内部では対数ドメインで動作する。これにより、VEA検出器は従来のデバイスよりもずっと広いダイナミックレンジのプログラム信号値を受け入れることができる。このVEA検出器は、与えられたプログラム信号のより正確なRMS値を提供するだけでなく、与えられたプログラム信号の「平均X乗根」の値を提供する最初のデバイスである。ここでXは、ユーザによって、又は自動的に選択可能な指数値である。プログラム信号のより正確なRMS値や他の平均X乗根の値を使うことにより、プログラム信号のダイナミクスに対する、より良い制御が可能になる。これは、プログラム信号がデータ圧縮される(ファイルの大きさを減らすか伝送ビットレートを減らす)場合に特に重要である。何故なら、制御がうまくされていない動的な変更は、データ圧縮においてひずみやアーティファクトを生じさせるからである。選択可能な制御値は、ユーザにより手動で調整することもできるし、外部プロセスにより調整することもできる。
VEA検出器とVEA DRCの発明は、通常ソフトウエアにより実施するが、ファームウエアやデジタル信号処理チップ、または他の半導体によるデバイスか真空管によるデバイスにより実施することもできる。
図1は信号源セレクターを示すが、これは本発明の範囲外である。VEA検出器での入力はデジタルのプログラム信号であるが、これは録画録音されたものでもよく、生放送のものでもよい。オーディオデータに係る実施例では、プログラム信号は通常はパルス符号変調(Pulse Code Modulated:PCM)された信号である。本発明のビデオデータに係る実施例では、業界標準のデジタルビデオの時間/振幅フォーマットが入力プログラム信号として使われる。本発明の数値データに係る実施例では、「時間/数値」データフォーマットが入力プログラム信号として使われる。本発明はまた、スペクトル密度の処理や他のプログラム信号の変換に適用可能である。信号源セレクターにより様々な内部信号、外部信号、テスト信号をプログラム信号として選ぶことができる。図1においては、正弦波、パルス波、ピンクノイズが利用できるテスト信号源として示されているが、他のテスト信号を使うこともできる。テスト信号、特に非正弦波は、VEA検出器を使うことによりプログラム信号入力のRMS値や平均X乗根値をより正確に決定できることを証明するのに有用である。
図2は、基数(つまり対数ではない、「非対数」)ドメインで動作する普通の良く知られた一次デジタルフィルタの簡素化されたバージョンを示す。この従来のデジタルフィルタへの入力(In)は、第1合計ポイント(第1SP)の加算入力へと供給される。第1合計ポイント(第1SP)の出力(So)は、乗算器へと供給される。乗算器(Mu)の出力は第2合計ポイント(第2SP)へと供給される。遅延モジュールと第2合計ポイントとで積分器(「I」)を形成する。積分器(I)には「Out」と「Del」と印された2つの出力がある。積分器(I)にある合計ポイントは2つの入力を有し、加算入力は乗算器(Mu)の出力に接続されていて、第2の加算入力は遅延モジュールの出力のブランチに接続されている。積分器(I)からの出力(Del)は、第1合計ポイント(第1SP)の減算入力に接続されている。乗算器(Mu)は、その入力(So)を予め定めた定数を使って乗算する。「リーキー・インテグレータ(leaky integrator)」を実施するこの構成、つまり一次ローパスフィルタには、DCゲインが何時も完全に1であり、乗算での乗算を制御する1つの係数(乗定数)が時定数、または、カットオフ周波数を制御するという利点がある。
図3では図2の方法を拡張しているが、それでも基数(非対数)ドメインで動作し、またこれも従来技術で公知である。図3では、絶対値モジュール(AV)、オーバーシュート制限モジュール(OSLim)、リリース時間モジュールが図2に示すシステムに付け加えられている。一次フィルタはここでは非線形であり、図2のシステムの出力と比較して、信号レベルが正となる時(つまり信号レベルが増加している)と、負となる時(つまり信号レベルが減少している時)により異なる一次フィルタが適用される。絶対値モジュール(AV)は入力(In)の絶対値を得て、第1合計ポイント(第1SP)の加算入力へと供給する。予め選択された「リリース」のオフセットRbは、第2合計ポイント(第2SP)の減算ポイントに接続されていて、何時も減算される。これにより、オーバーシュート制限モジュール(OSLim)の出力(Ch)がリリース時間モジュールにより設定されるリリースバイアス(Rb)と等しくなるまで、積分器(I)の出力を減衰(「リリース」)させ、さらに負値にさせる。この時点で出力は安定になる。この構成では、平衡状態において出力は入力(In)と等しくならない、つまりリリースバイアス(Rb)から導いた恒常的なオフセットが存在する。図3における信号の流れは図2のごとく単純な一次ローパスフィルタと同等であるが、これは正になる方向においてのみである。図3で追加されたモジュールでは、第1合計ポイントの出力(So)が正である時にフィルタ出力(Out)に与える影響が、第1合計ポイント(第1SP)の出力(So)がゼロか負である時とは異なるものとなる。従ってこの検出器は非線形である。
図3およびそれ以降の図で示すように、オーバーシュート制限モジュール(OSLim)は、通過する信号に対して最小限レベル、つまり底、および最大限レベル、つまり天井、を付与する。オーバーシュート制限モジュールの出力(Ch)は、積分器(I)にある第2合計ポイント(第2SP)の加算入力に接続されている。上記に説明する通り、遅延モジュールの出力のブランチは第2合計ポイント(第2SP)の加算入力に接続されていて、リリースバイアス、言い換えると、タイミングオフセット(Rb)の値は、積分器(I)にある第2合計ポイント(第2SP)のコンテンツから減算される。フィルタ出力(Out)は基数(非対数)ドメインのダイナミックレンジ制御器または他の信号処理デバイスを制御するために利用できる。
図2および3のフィルタは自らのフィルタ動作の結果として、検出器として機能する。図3では、検出器の出力は平衡状態(定常動作)において検出器の入力と等しくならないが、これはリリースバイアス(Rb)が積分器(I)の出力レベルを低下させるからである。
図4では、LogSigBase()モジュール8より下流にある多数のモジュールを省略してあるが、VEA検出器の一連の信号処理における第1のステップを示す。便宜上、明細書中では下付き添字のSigBaseは添字としてではなく示されているが、大文字小文字に関わらず、同じ綴りであれば下付き添字として示されている用語と、添字にて示されている用語とでは、意味に違いはない。入ってくる信号(AuIn)は、ハイパスフィルタリングされている(モジュール5)。可変ハイパスフィルタの出力は選択的にスイッチ6により選択され、より関連性の高い信号の検出において障害となりうる帯域外の信号を取り除くようにしても良い。図5以降では示されていないが、絶対値モジュール7とLogSigBase()コンバータ8は、VEA検出器の全ての実施例において、LogSigBase(AuIn)モジュールより上流側において必要な要素である。図5以降では示されていないが、ハイパスフィルタモジュール5とスイッチ6は、VEA検出器の全ての実施例において、あっても無くてもよいモジュールである。スイッチ6により選択された信号は、モジュール7への入力であり、そこでモジュール7への入力の正である絶対値を生成する。モジュール7の出力は、LogSigBase()コンバータ8への入力である。LogSigBase()コンバータ8の出力信号は、LogSigBase()コンバータ8への入力の絶対値の対数(つまりdB)表現である。コンバータLogSigBase()の精度とスケールは、入力信号のモジュール8出力での表示が、10毎に対して0.103818の出力となるようになっている(LogSigBase()コンバータ8への入力としての基数ドメインにおける20dBの差(基数10)は、入力値における10の倍数、及び、LogSigBase()コンバータ8の対数ドメインでの出力における0.103818の差と等しくなる)。信号をdBでの表示に変換すると、良く知られた式log(xy)=logx+logyにより、積算は加算に簡素化される。また良く知られた式log(x)=n*log(x)により、べき乗は乗算に簡素化される。
好ましい実施例においては、LogSigBase()モジュール8に続いて処理モジュールが更にあるが、図4に示す簡素化した信号の繋がりを完結するには、信号をAntiLogSigBase()コンバータモジュール(図示せず)により変換し、線形ドメインに戻すことができる。AntiLogSigBase()モジュールの精度とスケールは、基数ドメインにおいて基数として10を用いると、AntiLogSigBase()モジュールでの対数ドメインにおける入力信号の0.103818のステップ1つに対して、基数ドメインにおける出力が20dB(あるいは10倍)増えるようになっている。図4では、出力(LAuIn)は対数ドメインに維持されており、図5に示すようなVEA検出器への入力となり、出力(LAuIn)はVEA検出器のLogSigBase(AuIn)モジュールへと供給される。
図5は、VEA検出器の基本的な実施例を示す。本発明の全ての実施例の中心的要素は、積分器(I)を駆動するために使われるAntiLogSigBase()モジュールである。このAntiLogSigBase()モジュールは各々のVEA検出器で使われる。制御値の一種であるVEA検出器の出力を生成するステップは、入力の絶対値を得るステップと(図4の議論で説明)、この絶対値を対数表示(「対数」)へと変換するステップと(図4の議論で説明)、この絶対値LogSigBase(AuIn)を第1合計ポイント(第1SP)の加算入力へと与えるステップから成る。第1合計ポイント(第1SP)は、また、第合計ポイント(第SP)の出力から導出し遅延させた値(Del)を、フィードバックループを介して受信する。第1合計ポイント(第1SP)の出力(So)は、指数(E)入力も有する乗算器(Mu)の入力へと供給される。指数(E)は、選択可能な制御値である。乗算器(Mu)の出力(Se)は正の信号のみの(positive−signal−only)モジュール(Pso)を通過し、この正の信号のみの(positive−signal−only)モジュール(Pso)の出力(SEP)は逆対数モジュール(ALog)において変換され、逆対数へと戻される。逆対数モジュール(ALog)の出力(ALogOut)はオーバーシュート制限モジュール(OSLim)へと供給される。このオーバーシュート制限モジュール(OSLim)の出力(Ch)は、第2合計ポイント(第2SP)の加算入力へと供給される。第2合計ポイント(第2SP)には、第2の加算入力と1つの減算入力とがある。第2合計ポイント(第2SP)の出力は、VEA検出器の出力へと、また遅延モジュールへと供給される。遅延モジュールの出力は、第2合計ポイント(第2SP)の第2の加算入力と、第1合計ポイント(第1SP)の減算入力とにループバックされる。リリースバイアス値(Rb)は、リリース時間モジュールから第2合計ポイント(第2SP)の減算入力へと供給される。VEA検出器の出力は、関連するVEA DRCまたは他のプロセッサにおける制御値として使われるデジタル信号である。
図5は、VEA検出器の制御回路の簡素化したバージョンである。図4と図5を組み合せたものは、VEA検出器の最小限の好ましい実施例を示す。VEA検出器の絶対的に最小限の実施例では、図4にあるハイパスフィルタ5と、スイッチ6と、図5にあるリリース時間モジュールと、リリースバイアスRbと、正の信号のみの(positive−signal−only)モジュール(Pso)と、第2合計ポイント第2SPの減算入力と、オーバーシュート制限モジュール(OSLim)と、が省かれている。このような絶対的に最小限の実施例では、乗算器の出力(Se)はAntiLogSigBase()モジュール(ALog)の入力に接続され、このAntiLogSigBase()モジュールの出力(ALogOut)は第2合計ポイント(第2SP)の第1の加算入力に接続されることがある。絶対的に最小限の実施例では、ピークによるオーバーシュートが発生することが問題となり得、出力がリリースバイアス(Rb)値に基づいて減衰しないことがありうるが、VEA検出器は機能する。
VEA検出器は、対数ドメインで動作する。LogSigBase(AuIn)は、図4の議論で説明した通り、VEA検出器へのプログラム信号入力のdB表示である。図5にあるVEA検出器では、リリースバイアス(Rb)とチャージ信号(Ch)との組み合せにより導入したされた可変オフセットにより、出力(DO)は平衡状態において入力(LAuIn)に等しくならない。
チャージ信号(Ch)は、対数ドメインの乗算器(Mu)において指数(E)第1合計ポイント(第1SP)の出力(So)とを乗じ、正の信号のみの(positive−signal−only)モジュール(Pso)において正の値を選択し、基数をSigBase、上記の正の値が選択された乗算結果(So*E)を指数とした冪を算出して、ALogモジュールから得られる基数ドメイン値(ALogOut)である。正の信号のみの(positive−signal−only)モジュール(Pso)は全ての正の入力を変更することなく通過させ、全ての負の入力をブロックする(全ての負の入力に対してゼロを出力する)。図4および図5における好ましい実施例の信号の流れは、いくぶん一次非線形ローパスフィルタに類似しているが、処理は対数ドメインで行われ、AntiLogSigBaseモジュールを新規な形で利用する。
指数(E)の値は、ユーザが手動で選択しても良く、固定されても良く、下記で議論するアタックモジュールのような他のモジュールにより提供されても良い。逆対数コンバータAntiLogSigBase()のモジュール(ALog)は、正の信号のみの(positive−signal−only)モジュール(Pso)とオーバーシュート制限モジュール(OSLim)との間の信号経路に挿入されていて、正の信号のみの(positive−signal−only)ジュール(Pso)のdB表示を、(So)×(E)の正の対数ドメインでの積の逆対数値(ALogOut)へと変換する。可変指数(E)のこのような使用と処理とにより、大変好ましく新規で予期しない結果が得られる。計算1は、図5の処理を要約したものである。
計算1
So=LAuIn−Del
SE=So*E
Ch=ALogOut=AntiLogSigBase(So*E)
Ch=AntiLogSigBase(Se)
または、
SE=LogSigBase(Ch)
平衡状態において、Ch=Rb
SE=LogSigBase(Rb)
So=SE/E
So=LogSigBase(Rb)/E
平衡状態において、DO=Del
Del=LAuIn−So
CO=LAuIn−LogSigBase(Rb)/E
かくして、誘導されたオフセット(DO−LAuIn)=−LogSigBase(Rb)/E
対数ドメイン回路のコンテキスト内で動作しているAntiLogSigBase()モジュールを用いたこのような構成の動的な(過渡的な)動作では、積分器(I)での「平均」が対数ではなく、線形になされる。しかし、検出が対数ドメイン内であるため、VEA検出器のダイナミックレンジは指数関数的に大きくなる。これらの結果は、大変好ましいもので、新規であり、予期されるものではない。
指数(E)は本発明の全ての実施例において可変であり、VEA検出器は次のような動作シーケンスを利用して、収束近似を提供することができる。(a)連続する信号のサンプルを「n」乗に「べき乗する」。ここで「n」は選択可能な制御値指数(E)に等しい。(b)このべき乗の結果を平均する。(c)その後、信号値の合計の平均の「n」乗根を求める。このことは、好ましいことである。何故なら、複雑な実世界の信号のエンベロープの大きさを認識した時、この大きさが必ずしも単純なRMS測定に対応しないからである。複雑な実世界(シンフォニーの演奏、半分暗くなっているスタジアムでのフットボールの試合のビデオカメラでのピックアップ、または人工衛星による偵察画像の解析等)のプログラム信号は、往々にして高次(2より高次)でのべき乗平均乗根を利用するダイナミックレンジ制御に対してより良く応答する。
図5の構成が提供する動的な(過渡的な)動作は好ましいものかもしれないが、静的な動作は乱される。動作は静的リリース(言い換えると静的ディスチャージ)値を第1合計ポイント(第1SP)へと加算することで改善され得る。
図6に示す通り、静的リリース値を第1合計ポイント102へと加算するために、リリース修正信号(RCs)が幾つかのステップにわたって生成される。静的修正信号(RCs)を生成して適用するために図6で加えられたステップは、「静的リリース回路」と呼ばれる。第1のステップは、第2の乗算器111への入力として、(i)約2.70362000150e−08であるリリース、つまりRTのスケーリングファクター110と、(ii)dB/秒におけるdB/秒リリース時間値(Rt)とを使う。リリース時間(Rt)は「静的リリースレート」と呼ばれ、リリース時間モジュール109から選択できる制御値である。つまりリリース時間(Rt)はユーザにより手動で選択されてもよく、固定であってもよく、外部プロセス(図示せず)によって制御されてもよい。第2の乗算器111の出力(Rb)は基数ドメインでの積であり、対数コンバータ112と第2合計ポイント114の減算入力の双方に接続されている。リリースバイアス(Rb)は対数コンバータ112によりdB表示へと変換され、対数コンバータ112の出力(LRb)は除算器113の乗算入力へと与えられ、指数モジュール出力(E)の第2のブランチは除算器113の除算入力へと与えられる。除算器113の出力(RCs)は、第1合計ポイント102の加算入力へと接続されている。図6に示すVEA検出器の構成では、静的な減衰を修正するために必要とされる時に上記計算1で計算されるオフセット(−Log(Rb)/E)は、本段落で説明するモジュールにより生成される。このモジュールと相互接続経路とは「静的な減衰の修正経路(static decay correction path)」と呼ばれる。計算2において論理的に証明される通り、VEA検出器の静的な(平衡状態の)動作がOut=Inとなるように、このオフセットは第1合計ポイント102に加算される。乗算器103、正の信号のみの(positive−signal−only)モジュール104、及び逆対数コンバータモジュール105は、図5にある乗算器(Mu)、正の信号のみの(positive−signal−only)モジュール(Pso)、及び逆対数モジュール(ALog)と同じように動作する。上限106と下限107とを有するOSLimモジュール108は、信号レベルのオーバーシュートを制限する。
計算2
So=LAuIn+RCs−Del
Se=E*So
Ch=AntiLogSigBase(Se)
平衡状態において、Ch=Rb
DO=Del
LRb=LogSigBase(Rb)
RCs=LRb/E
式3と4より、Rb==AntiLogSigBase(Se)
式2より、Rb=AntiLogSigBase(E*So)
式1より、Rb=AntiLogSigBase(E*(LAuInHHRCs−Del))
式7より、Rb=AntiLogSigBase(E*(LAuInH−(LRb/E)−Del))
式5より、Rb=AntiLogSigBase(E*(LAuInH−(LRb/E)−DO))
式6より、Rb=AntiLogSigBase(E*(LAuInHl・(LogSigBase(Rb)/E)DO))
これは以下の通りになる。
LogSigBase(Rb)=E*(LAuIn+(LogSigBase(Rb)/E)−DO)
LogSigBase(Rb)=E*LAuIn+E*(LogSigBase(Rb)/E)−E*DO
LogSigBase(Rb)=E*LAuIn+LogSigBase(Rb)−E*DO
E*DO+LogSigBase(Rb)=E*LAuIn+LogSigBase(Rb)
E*DO=E*LAuIn
DO=LAuIn
これは、指数(E)とリリース時間(Rt)の全ての値に対して正しい。
図7ではスイッチ(SwF)を加えるように図6の方法が変更されていて、VEA検出器の検出モードがVEA検出器または(対数ドメインにおける)平均検出器として動作するように選択できるようになっている。スイッチ(SwF)は手動でも良く、外部プロセス(図示せず)の制御下にあってもよい。図7の方法での第2の変更点は、モジュール(50)において指数(EF)としてより大きな値を選択していることであり、これにより指数(EF)値が2である場合と比較して、動的な制御においてアタックとリリースがより高速になる。図7に示すようなVEA検出器の構成は、「VEA/平均切替型高速検出器(VEA/Average Switchable Fast Detector)」と呼ばれる。スイッチ(SwF)がVEAに設定されている時は、静的リリース修正回路とALogモジュール54がアクティブとなる。スイッチ(SwF)がAVGに設定されている時は、静的リリース修正回路とALogモジュール54はバイパスされ、もし指数(EF)が2に設定されていれば、図7の検出器はRMS検出器として機能する。
「高速VEA検出器」は、指数(E)値が小さいVEA検出器と比較して、プログラム信号をアタック(圧縮の開始、つまり「アタック」)する時とリリース(圧縮の逆転、つまり「リリース」)する時に、実質的に高速となるように設定されている。高速VEA検出器が(対数ドメインでの)平均モードで動作する場合、AntiLogSigBaseモジュール54をバイパスするということは、積分器(IF)がより低レートにてチャージされることを意味する。これは、スイッチ(SwF)がVEAモードに設定されている時には、積分器(IF)に適用される平均制御値が、AntiLogSigBaseモジュール54からのはるかに大きな逆対数値となるのに対して、ここでは積分器(IF)に適用される平均制御値が対数値となるからである。
図8に示す通り、プログラム信号の圧縮のリリース、つまり「ディスチャージ」を加速するために、高速VEA検出器(図7に示す)の出力(DOF)は、「VEA検出器のディスチャージ回路」(図8のモジュール153−164)への入力153として使うことができる。VEA検出器のディスチャージ回路の制御は、(図8の乗算器158の出力(RTh)を変更するために、高速リリース指数モジュール155により設定される選択可能な制御値(ER)を調整することにより、および/または、高速リリース閾モジュール(156)により設定される選択可能な制御値を調整することにより)手動制御下としておいてもよく、選択可能な制御値(ER)および/またはモジュール156において設定される高速リリース閾を調整する外部プロセス(図示せず)の制御下としておいてもよい。
図8において、図6での方法が2つのVEA検出器をVEA検出器のサブシステムに導入することにより拡張されていて、双方のVEA検出器はLogSigBase(AuIn)モジュールからの信号(LAuIn)を処理し、検出器の出力(DO)において制御値を生成するために使われる。一方のVEA検出器のチャージ回路(モジュール140−147)は、図8にあるLogSigBase(AuIn)モジュールからのプログラム信号(LAuIn)を使い、積分器(I)への加算入力に接続されているチャージ値、つまり「アタック」値を生成する。他方のVEA検出器のディスチャージ回路(モジュール153−164)は、図7での高速検出器のサブシステムの出力(DOF)をモジュール153での入力として使い、積分器(I)のディスチャージ、つまり「リリース」レートを増加することができ、これにより図8のVEA検出器のディスチャージレートを(「ディスチャージ信号」(Chn)を使って)、静的リリース信号(Rb)で提供されるものよりも大きくできる。図8において、静的リリース信号、つまり「リリースバイアス」(Rb)は、図6で提示する方法を使いモジュール148〜150により生成される。図6において提示した方法と同様の方法を使って、第1合計ポイント141の加算入力に接続されているモジュール151と152からの修正信号(RCs)によって、積分器(I)に対する静的リリースの効果は修正される。静的リリース信号(Rb)は、第2合計ポイント165の減算入力に接続されている。これらの信号(Rb、RCs)は、図6の議論において説明されている。
図8においてモジュール153を介して入力として接続されている図7の高速VEA検出器の出力(DOF)は、図8のVEA検出器では「VEA検出器の高速ディスチャージ回路」(図8、モジュール153〜164)において使用されている。VEA検出器の高速ディスチャージ回路は、図8において、積分器(I)の(より正確には、第2合計ポイント165の)リリース、つまり「ディスチャージ」を加速する。高速リリース指数モジュール155の高速リリース指数(ER)の制御値と高速リリース閾モジュール156の制御値は、選択可能な制御値であり、手動制御下にあるか外部プロセス(図示せず)の制御下にあるかのいずれかである。高速リリース指数モジュール155の高速リリース指数(ER)の制御値の調整、および/または、高速リリース閾モジュール156の制御値の調整により、乗算器158の出力(RTh)の可変制御ができる。高速リリース閾モジュール156の制御値の手動制御について図8に示す。この制御値により乗算器158の出力(RTh)が調整される。「VEA検出器の高速ディスチャージ回路」(モジュール153〜164)は、高速VEA検出器の出力(DOF)153の信号の減少により駆動される。高速VEA検出器の出力(DOF)(153)の信号は、VEA検出器か、平均モード(対数ドメインがバイパスされている)(図7参照)に切り替えられたVEA検出器により生成される。どちらの場合でも、VEA検出器の高速ディスチャージ回路は、図8の静的リリース回路(モジュール148〜150)よりも、はるかに迅速にプログラム信号の変化に応答する。高速リリース閾モジュール156に与えられた制御値は、VEA検出器の高速ディスチャージ回路の、減少しつつある入力信号レベルに対する感度を設定する。dBで較正された高速リリース閾の制御値は乗算器158にて乗算され、乗算器158の出力(RTh)は第3合計ポイント154での減算入力に接続されている。高速検出器の出力(DOF)が積分器(I)の出力(Del)よりも速く下がり、高速リリース閾の制御値(RTh)が減少する時には、結果として第3合計ポイント154の出力(Son)において、正の出力が得られる。第3合計ポイント154の出力は乗算器159の1つの入力に接続されている。乗算器へのもう一方の入力は、高速リリース指数モジュール155からの制御値(ER)である。乗算器159の出力(SEn)は、正の信号のみの(positive−signal−only)モジュール160に接続されている。第3合計ポイント154の出力(Son)が正の出力であると、乗算器159における乗算の後に、正の信号のみの(positive−signal−only)モジュール160において正の出力が生成される。正の信号のみの(positive−signal−only)モジュール160は、全ての正の入力は変更することなく通すが、全ての負の入力はブロックする(負の入力に対してゼロを出力する)。正の信号のみの(positive−signal−only)モジュール160の出力は、対数ドメインの入力を基数ドメインへと変換するAntiLogSigBase()モジュール161への入力である。AntiLogSigBase()モジュール161の出力は、オーバーシュート制限モジュール164への入力である。オーバーシュート制限モジュール164の出力(Chn)は、積分器(I)中の第2合計ポイント165の減算入力に与えられる。オーバーシュート制限モジュール164の出力(Chn)はゼロか正であり、第2合計ポイント(第2SP)の減算入力に与えられるので、正の出力(Chn)が積分器(I)をディスチャージする。
対数ドメインの制御値(SEPn)を基数ドメインの逆対数へとVEA検出器の高速ディスチャージ回路(モジュール153〜164)にあるAntiLogSigBase()モジュール161において変換することにより、「ディスチャージ」の効果が、信号レベルの大きさが減少するにつれて指数関数的に増加する。これらの結果は大変好ましいもので、新規であり、予期されるものではない。
VEA DRCの基本的な実施例では、VEA検出器が1つある。VEA DRCの好ましい実施例では、複数のVEA検出器のサブシステムがある。好ましいVEA検出器のサブシステムでは複数のVEA検出器があり、個々のVEA検出器は手動制御または外部プロセス制御の下で様々な制御値を選択することにより異なる構成となっている。1つの好ましいVEA DRCでは、それぞれ「検出器1」、「検出器2」、「高速検出器」と呼ばれる3つのVEA検出器のサブシステムが含まれる。
図9に示す通り、このVEA検出器のサブシステムである「検出器1」には、2つのVEA検出器、すなわち、アタック用に1つ、リリース用に1つ、と、修正された静的リリース回路1つとがある。検出器1サブシステムにおける個々のVEA検出器には、AntiLogSigBase()モジュール13、28がある。検出器1における2つのVEA検出器は、LogSigBase(AuIn)モジュールによりプログラム信号から生成される入力信号(LAuIn)を処理するために一緒に使われる。検出器1サブシステムは、検出器1の出力モジュールにおいて制御値(DO1)を出力する。検出器1サブシステムにある第1のVEA検出器のチャージ回路(モジュール9〜16)は、積分器(I1)におけるチャージ、つまり「アタック」のレートをプログラム信号のレベルの増加に応答して制御し、図6の議論で説明したVEA検出器のチャージ回路(モジュール102〜108)と同じように動作する。検出器1サブシステムにある他方のVEA検出器のディスチャージ回路(モジュール25〜31)は、図8の議論で説明したディスチャージ回路(モジュール153〜164)と同じように動作し、積分器(I1)のディスチャージ、つまり「リリース」のレートを制御する。これにより、検出器1のディスチャージのレートをプログラム信号のレベルの減少に応答して増加し、これを静的リリースの制御値(Rb1)が提供する度合いを超えて行うことができる。静的リリースの制御値(Rb1)は、図6で示すVEA検出器に関連して説明した方法を利用する。図9において、静的リリースの制御値(Rb1)は、モジュール17、18、19によって生成される。アタック指数モジュール9の制御値(E1A)またはリリース時間モジュール17の制御値(Rt1)の変化は、静的なプログラム信号に悪影響を及ぼしうるが、上記で説明した通りモジュール20と21によって修正される。
検出器1サブシステムのVEA検出器のディスチャージ信号、つまりリリース(モジュール25〜31)は、高速VEA検出器(図7参照)からの入力(DOF)を受付け、図7に関連して説明した通り、手動制御または外部プロセスの制御の下においてリリース指数モジュール22の制御値(E1R)による影響を受ける。「アタック」つまりチャージVEA検出器チャージ回路(モジュール9〜16)におけるAntiLogSigBase()モジュール13には、積分器(I1)をチャージ(「アタック」)するための、調整可能な非線形特性があり、第2のAntiLogSigBase()モジュール28には、積分器(I1)をディスチャージする(モジュール22〜31)ための「リリース」特性がある。
検出器1サブシステムの「DC動作」は、一定のDCレベルの入力信号に対し、検出器1サブシステムの出力(DO1)により生成されるレベルが、入力(LAuIn)と等しくなるようになっている。
検出器1サブシステムの静的な動作は、周期波(例えば、正弦波形、矩形波形、パルス波形、鋸波形、および多数の音声や音楽の波形)の入力信号に対し、リリース時間の制御値(Rt1)の高速設定(つまり、dB/秒でのリリースレートが高い)により小さな信号のアーティファクトが入り込むかもしれないが、検出器1サブシステムの出力(DO1)により生成されるレベルは一定のDCであるようになっている。
アタック指数1のモジュールの制御値(E1A)もリリース1の時間モジュールの制御値(Rt1)も、正弦波信号に対する検出器1のサブシステムの出力(DO1)における静的な信号に対して影響がない、ということが本発明の特徴である。
検出器1のサブシステムの「過渡的な」動作」は、信号の種類がどんなものでもレベルが増加する(一定ではない)入力信号に対して、検出器1サブシステムの出力(DO1)で生成される制御値が、アタック指数1のモジュール9の制御値(E1A)により制御される入力信号における変化を表示するようになっている。信号レベルにおける変化のレートが増加するにつれ、「アタック」(つまりチャージ)経路の非線形な性質によりスピードが速くなる(つまり、次の静的な値に「落ち着く」までにかかる時間が短くなる)ということが、VEA検出器の設計の重要な特徴である。これらの結果は大変好ましいもので、新規であり、予期されるものではない。
入力信号がLogSigBase(AuIn)モジュール、すなわち、出力から取り除かれた時は、積分器(I1)のリカバリー(「リリース」つまり「ディスチャージ」)を制御でき、プログラム信号の圧縮からのリリースを制御できるメカニズムは2つある。1つ目として、リリースバイアスの制御値(Rb1)がある。リリースバイアスの制御値(Rb1)を生成するために、リリース1時間モジュール17とモジュール18からのリリースのスケーリングファクターとが、入力として乗算器19に接続されている。乗算器19は、リリース時間の制御値(Rt1)のスケールを、dB/秒から、検出器1サブシステムにて使用するための適切な内部表示及びスケールへと変換する。一定の減衰(「リリース」つまり「ディスチャージ」)を、制御値(Chp1)が制御値(Rb1)と等しくなるまで積分器(I1)から減算される。また、アタック指数1の制御値(E1A)またはリリース1時間の制御値(Rt1)における変化を原因とする積分器(I1)における変化に対して修正を施す除算器(21)から、制御値(RCs1)が生成される。2つ目として、VEA検出器の高速ディスチャージ回路(モジュール22〜31)による、「プログラム信号に依存する」、リカバリー(「リリース」つまり「ディスチャージ」)のための方法がある。
図10に示す通り、「検出器2」であるVEA検出器サブシステムには、1つのVEA検出器のチャージ回路(モジュール36〜42)と、修正された静的リリース回路がある。検出器2サブシステムにあるVEA検出器には、AntiLogSigBase()モジュール39がある。検出器2サブシステムの動作は、上記で図6に関して説明した通りである。検出器2のサブシステムは、検出器2の出力モジュールにおいて出力(D02)を生成する。
検出器2サブシステム(モジュール36〜42、12)のモジュールと相互接続経路とは、検出器2サブシステムはVEA検出器の高速ディスチャージ回路(図9のモジュール22〜31)を欠いていることを除いて、上記の検出器1サブシステムにおけるものと同じである。検出器2サブシステムは、修正制御値(RCs2)を提供する修正された静的リリース回路、つまりモジュール43〜47、と共に示されている。
検出器2サブシステムのDC動作は、一定のDCレベルのプログラム信号入力に対し、検出器2サブシステムの出力(D02)により生成されるレベルが入力と等しいようになっている。
検出器2サブシステムの静的な動作は、周期波(例えば、正弦波形、矩形波形、パルス波形、鋸波形、および多数の音声や音楽の波形)の入力信号に対し、高速設定(つまり、dB/秒でのリリースレートが高い)であるリリース時間の制御値(Rt1)に対して小さな信号のアーティファクトはあるが、検出器2サブシステム(DO2)により生成される制御値が一定のDCであるようになっている。アタック指数2の制御値(E2)もリリース2の時間の制御値(Rt2)も、正弦波信号に対する検出器2サブシステムの出力の制御値(D02)での静的な信号に対して影響はない。
検出器2サブシステムの過渡的な」動作は、信号の種類がどんなものでもレベルが増加する(一定ではない)プログラム入力信号に対して、検出器2サブシステムで生成される出力制御値(D02)が、アタック指数2の制御値(E2)により制御されるプログラム信号入力における変化を表示するようになっている。
アタック指数36は可変、つまり選択可能な制御値であり、回路は次のようにプログラム信号入力の収束近似を提供することができる。1)連続する信号のサンプルを「n」乗にべき乗し、2)べき乗のこれらの結果を平均し、その後3)この平均の合計の「n」乗根を求める。複雑な実世界の信号のエンベロープの大きさを認識した時、その大きさが必ずしも単純なRMS測定に対応しないので、これは好ましいことである。これらの同じ複雑な実世界の信号は、往々にして高次(2より高次)でのべき乗平均をすることによる表示に、その大きさにおいて対応する。
入力信号が検出器2サブシステムのLogSigBase(AuIn)モジュールから取り除かれた時は、リリースバイアスの制御値(Rb2)がリカバリーを制御する。リリースバイアスの制御値(Rb2)は、リリース2時間モジュール(43)において設定されるリリース2の時間制御値(Rt2)と、モジュール(44)からのリリースのスケーリングファクターとから生成される。双方は乗算器(45)への入力である。乗算器(45)は、リリース2の時間制御値(Rt2)のdB/秒でのスケールを、検出器2サブシステムでの利用のために、適切な内部表示及びスケールへと変換する。一定の減衰(「リリース」)が、制御値(Ch2)が制御値(Rb2)と等しくなるまで積分器(12、モジュール48と49から成る)から減算される。
図11に示す通り、VEA検出器の「高速検出器」には、1つのVEA検出器のチャージ回路(モジュール50〜56、OSLim)があり、このチャージ回路はプログラム信号レベルの増加に応答して、積分器(IF)のチャージつまり「アタック」のレートを制御する。これは図7と関連して説明した通り、そして図7に示す通り、VEAモードと平均(対数ドメインにおける)モードとの間で切り換え可能である。検出器高速サブシステムにはまた、修正された静的リリースの回路(モジュール57〜61)がある。検出器高速サブシステムは、1以上の他のVEA検出器がもっと高速な時定数によって影響を受け得る条件を決定する。
典型的な例として検出器1サブシステムがVEA DRCにおいて使われる時には(図12に示す通り)、検出器1サブシステムのユーザが選択可能な制御値、または外部プロセスが選択可能な制御値が「低速」の時定数に設定されている(つまり図9を参照すると、小さな値がアタック指数(E1A)に設定されていて大きな値がリリース1の時間(Rt1)に設定されて、この設定により複雑で時間により変化する信号の長時間にわたっての、つまり秒の桁の時間にわたっての、動的なハンドリングが改善される。
典型的な例として、検出器2サブシステムがVEA DRCにおいて使われる時には(図12に示す通り)、検出器2サブシステムのユーザが選択可能な制御値、または外部プロセスが選択可能な制御値は、より狭い時間ウインドウを感知して、100−500ミリ秒以下の桁の「高速」の時定数に設定される。
典型的な例として高速検出器のサブシステムがVEA DRCにおいて使われる時には(図12に示す通り)、高速検出器システムのユーザが選択可能な制御値、または外部プロセス選択可能な制御値は、検出器2サブシステムのユーザが選択可能な制御値、または外部プロセスが選択可能な制御値よりも高速に設定される。
図11の高速検出器のサブシステムは、図9に示す通り、通常検出器1のサブシステムと、第3合計ポイント(25)へと信号を供給する高速検出器の出力モジュールを介して結び付けられる。その目的は、双方向の(つまり、アタックし、リリースする)検出器1サブシステムにスムージングした信号を供給するために、その即時の信号レベルをはるかに高速に決定することである。スイッチ(SwF)を使い、VEA検出器として選択するか、平均的に応答する検出器として選択するかのいずれかができる。
VEA検出器は上記に説明する通りモジュールの集合であり、VEA DRCにおいて必要な要素である。しかし、VEA DRC以外のデバイスでも利用することができる(以下に説明する通り)。1以上のVEA検出器は各々、LAuInのプログラム信号のエンベロープに対応する制御値を生成する。
図12に示す通り、VEA検出器のサブシステムがVEA DRCにおいて使われる時は、個々のVEA検出器のサブシステムの検出器出力は、好ましくは「制御プロセッサ」へと供給される。制御プロセッサとは、制御プロセッサに接続されている個々のVEA検出器サブシステムからの制御値を比較し優先順位をつける(言い換えると重みをつける)一連のモジュールであり、選択されたVEA検出器サブシステムからの制御値を、チューニング係数、ニー生成器、修正ファクターを使ってオプションとして調整し、DCAの制御値(CO)を出力する。制御プロセッサは、典型的には制御プロセッサの出力ゲインモジュール(83〜85)を有する。
1以上のVEA検出器サブシステムと制御プロセッサとの組み合せは、「VEAプロセッサ」と呼ばれる。VEA DRCは、VEAプロセッサとDCA(またはVEAプロセッサにより制御される他のプロセス)とから成り、上記に説明したように外部プロセスを含んでいてもよい。
VEA DRCは、上記に説明する通り、典型的には1以上のVEA検出器のVEAサブシステムにより制御され、それぞれのVEA検出器のVEAサブシステムが異なる感度と応答時間(例えば、アタック設定とリリース設定)により制御されるよう設定され、また下記に説明する通り、静的な制御係数及び動的な制御係数とにより設定される。最小限の実施例においては、VEA DRCは上記に説明する手動制御を有する1つのVEA検出器と、DCAとから成る。VEA DRCは、プログラム信号が通過するDCAを制御することにより、非線形で信号レベルに依存したゲイン(またはロス)のプロファイルをプログラム信号に課す。静的な制御値と動的な制御値の機能として、VEA DRCの出力の制御値(CO)は、(a)低圧縮比(つまり、VEA DRCにより制御されたDCAの出力信号の、プログラム信号の閾値を越える、入力プログラム信号と比較してのゲイン減少のdBでの比)を使って、大きなプログラム信号の入力に対してゲインを減少させることができる。圧縮比は、図12における乗算器(78)を駆動する比モジュール(82)を使って選択可能な制御値であり、かくして「圧縮器」を成す。または、VEA DRCの出力の制御値(CO)は、(b)高いプログラム信号の閾値にて、非常に大きな圧縮比を使って(図12にあるモジュール82と78を使って)、プログラム信号を「れんが壁化(brickwall)」することができ、かくして「リミタ」を成す。または、VEA DRCの出力の制御値(CO)は、(c)小さなプログラム信号入力に対してゲインを減少し、与えられた閾を越える大きなプログラム信号入力を通過でき、かくして閾制御値を使って「ゲート」を成す。または、VEA DRCの出力の制御値(CO)は、(d)小さなプログラム信号入力のゲインを増加し、大きなプログラム信号入力ではゲインを増加しないようにでき、かくして「伸長器」つまり「上向き圧縮器」を成す。または、VEA DRCの出力の制御値(CO)は、(e)小さいプログラム信号入力のゲインは減少し、大きなプログラム信号入力ではゲインを減少しないようにでき、かくして「下向き伸長器」、言い換えると「ノイズ抑制器」を成す。前記の動作(a)〜e)は、単一バンドの構成でもマルチバンドの構成でも実施でき、スタンドアロン、あるいは、1つのプロセスやデバイス中に組み合せるかのいずれかによっても実施できる。(e)の構成は特にフィルムやオーディオのアーカイブ記録を修復するために特に有用である。
図12は、検出器1サブシステム(図9参照)や検出器2サブシステム(図10参照)の出力、そして他のVEA検出器のサブシステムまたは従来の検出器(図示せず)の出力(DOn)を評価する制御プロセッサを示す。検出器1サブシステムの出力は、最大値モジュール(63)へと直接向かう。この最大値モジュール(63)は、最大の瞬間制御値を有する入力を選択し、その最大の制御値のみを主合計ポイント(75)の加算入力へと通過させるコンパレータである。最大値モジュール(63)が検出器2のサブシステムからの出力(DO2)で検出器1のサブシステムからの出力(DO1)をオーバーライドさせる度合いは、外部プロセス(図示せず)によって設定しても良いし、閾2差モジュール(65)からの制御値を手動で選択して設定してもよい。モジュール(65)は典型的には信号レベルに比較してdBで較正されていて、修正ファクターを提供するモジュール(67)により乗算器(66)においてスケールを変える。この例において、閾2差モジュール(65)は、D02の制御値を最大値モジュール(63)の出力(DOall)とするために、検出器2サブシステムの出力(D02)が検出器1のサブシステムの出力(DO1)を超えなければならない(より正になる)度合いを調整する。
制御値(DO2)が制御値(DO1)に優先することに関して上記に説明したのと同様に、他の検出器の出力(DOn)を制御値(DO1)や(DO2)に優先させることもできる。最大値モジュールは、その入力において全ての制御値の中から最大の瞬間値を選択し、その最大の入力制御値を出力制御値(DOall)として出力する。最大値モジュール(63)の出力制御値(DOall)は、主合計ポイント(75)の加算入力に接続されている。
加えて、閾マスターモジュール(72)は、制御値(Mthr)を提供するために乗算器(73)と修正ファクター(74)により内部でのスケールへと変換され、dBで較正された制御値を出力する。閾マスター制御値(Mthr))は、主合計ポイント(75)の減算入力に接続されていて、最大値モジュール(63)の出力(DOall)に対する主合計ポイント(75)の感度を高める(または低める)。チューニング係数モジュール(64)により生成される制御値は、主合計ポイント(75)の加算入力に接続されている。チューニング係数もまた、最大値モジュール(63)の出力(DOall)に対する主合計ポイント(75)の感度を高める(または低める)。
主合計ポイント(75)の出力は、ニー生成器モジュール(77)の入力に接続されている。ニー生成器モジュール(77)は、ニー幅モジュール(81)により選択された制御値に応答してシャープネス(sharpness)が可変の「ニー」を生成し、ニー生成器(77)の幅入力に接続されている。ニー生成器モジュール(77)の伝達特性を図15Aに示す。ニー生成器モジュール(77)は正の制御値のみを生成する。「ニー」は、プログラム信号圧縮の分野で良く知られている。VEA DRCは1以上のニー生成器モジュールを用いて、プログラム信号のダイナミックレンジ内の1以上のレベルにおけるニーを生成することができる。圧縮と制限の双方を利用する信号処理においては、第1のニーは圧縮の開始点のために使用し、第2のニーは制限の開始点のために使用する。
ニー生成器モジュール(77)の出力は、乗算器(78)の入力に接続されている。比モジュール(82)により生成される選択された制御値は、乗算器(78)の第2の入力に接続されている。乗算器(78)の出力は、修正合計ポイント(80)の減算入力に接続されている。出力ゲインモジュール(83)により生成される選択可能な制御値は、乗算器(84)の第1の入力に接続されていて、0.0051909の修正ファクター(85)は、乗算器(84)の第2の入力に接続されている。乗算器(84)の出力(G)は、修正合計ポイント(80)の加算入力に接続されている。予期されるダイナミックレンジに対して修正ファクターモジュール(79)において選択される修正ファクターは、典型的には−24dBのオフセットに対して負の0.12457377237であるが、これは修正合計ポイント(80)の第2の加算入力に接続されている。修正合計ポイント(80)の出力制御値(CO)は、図12に示される制御プロセッサの出力である。
好ましい実施例においては、検出器1サブシステムの出力制御値、検出器2サブシステムの出力制御値、そしてオプションとして「n」個の他の検出器出力の制御値を様々な 組み合せにて用いられ、VEA DRCにより処理されているプログラム信号に、非線形な、信号に動的に依存するゲインプロファイルを課す(例えば、増加する信号レベルに対してゲインを減らす。これは一般に非漸近的であれば「圧縮」、漸近的であれば「制限」として知られている。また、減少する信号レベルに対してゲインを増やす。これは一般的に「伸長」として知られている。さらに、閾レベルより上の信号レベルに対しての「ゲート」、または閾レベルより下の信号レベルに対しての「下向き伸長」がある)。
図13は、VEA制御プロセッサからの(あるいは、最も単純な場合には1つのVEA検出器からの)制御値(CO)を使ってプログラム信号を処理するVEA DRCの実施例を示す。制御値(CO)はオーバーシュート制限モジュール(86)によって、正の方向では1.0に、負の方向には0.0の範囲に制限されている。その後この信号はAntiLogSigBaseモジュール(88)により線形ドメインへと変換され、モジュール(88)の出力(LnCO)は第1の乗算器(95)の入力に接続されている。基数ドメインのデジタルプログラム信号入力(Auln)は、第2の乗算器(94)の入力に接続されている可変デジタル遅延モジュール(92)を通過する。このデジタル遅延は、「ルックアヘッド」モジュール(91)により設定される通り、0からNサンプルまでの遅延(93)となり得る。これにより、AntiLogSigBase(CO)モジュール(88)からの制御値(LnCO)が第1の乗算器(95)にプログラム信号自身よりも多少先に到着でき、「アタックアーティファクト(attack artifact)」が減少する。遅延したプログラム信号(DAuIn)は、修正ファクターモジュール(90)で生成される選択可能な制御値で乗算され、図13に示す場合では4.0のファクターで乗算されるが(これにより信号が+24.0dBだけ増える)、こうしてVEA DRCがゲインを増やしたり減らしたりすることができる。図12に示す制御プロセッサにおいては、修正ファクターモジュール(79)により修正合計ポイント(80)に−24dBの修正ファクターが適用されることに留意すること。通常制御プロセッサにおいて修正ファクターモジュール(79)により修正合計ポイント(80)に適用される修正ファクターは、典型的には、図13で修正ファクター(90)により適用される修正ファクターと比べdBでは等しいが、符号が逆である。修正ファクターモジュール(90)において生成される制御値は、第2の乗算器(94)の第2の入力に接続されている。乗算器(94)の出力は、第1の乗算器(95)の入力に接続されている。プログラム信号の出力(AuO)は、第1の乗算器(95)の出力であり、プログラム信号の入力(Auln)と同じ基数ドメインのデジタルフォーマットである。図13に示すVEA DRCのゲイン制御回路では、乗算器(95)の出力は、基数ドメインのデジタルプログラム信号である(図13における例では、PCMオーディオ信号)。乗算器(95)はDCAである。
図14は、VEA DRC全体のブロック図を示す。デジタル(PCM)フォーマットのプログラム信号入力は絶対値へと変換され、LogSigBase(AuIn)モジュールにより対数ドメインへと変換され、その後1以上のVEA検出器またはVEA検出器のサブシステムにより評価(検出)される。図14に示す例においては、上記に説明する通り、検出は高速検出器のサブシステム、検出器1のサブシステム、検出器2のサブシステムによってなされる。3つの検出器のサブシステムの制御値の出力は制御プロセッサへと供給される。制御プロセッサにより、上記に説明する通り手動および/または自動で(つまり外部プロセスによって)入ってくる信号を評価でき、またDCAを制御するためにどの検出器の出力の制御値が用いられ、選択された検出器の出力の制御値がどの程度用いられたかを決定できる。制御プロセッサの制御出力モジュールは、AntiLogSigBase(CO)モジュールにより基数ドメインへと変換された制御値(CO)を出力し、このモジュールの出力(LnCO)は乗算器の1つの入力となる。遅延された基数ドメインのプログラム信号が、乗算器の第2の入力である。乗算器の出力は、基数ドメインのデジタルプログラム信号である(図14にある例においては、PCMオーディオ信号)。
まとめると、図14は3つの検出器のサブシステムにおける1以上のVEA検出器から成るVEA DRCの好ましい実施例を示す。図12に示す通り、それらの出力の内最大のものが制御値として選択される。その後、制御値は、ニー生成器および比制御により整形され、逆対数信号へと変換され、乗算器(DCA)の入力へと供給される。入力プログラム信号は、(i)1以上の検出器のサブシステムへと供給され、そして(ii)制御値を生成するために必要とする処理時間に等しい可変の遅延を介した後、DCAの第2の入力へと供給される。DCAの出力が、処理されたプログラム信号である。
図15Aは、図12に示す制御プロセッサで用いられるニー生成器回路と、その伝達特性を示す。ニー生成器モジュールには、ニー生成器の入力(KGin)とニー生成器の比(KGratio)という2つの入力があり、ニー生成器の出力(KGout)という1つの出力がある。図15Bにある一つ目の式は、KGwが512をKGratioで割ったものに等しいことを示すことに留意すること。ここでKGratioは、ユーザにより選択可能である(例えば、1、8、または8の倍数)。入力とニー生成器モジュールの出力との間の関係を数式で表したものを図15Bに示す(ここで疑問符は、C言語、C++言語、オブジェクティブC言語でのプログラム作製において使われる疑問符を反映している)。
VEA DRCの2つの更なる実施例は、上向き伸長器と下向き伸長器である。上向き伸長は圧縮の逆である。つまり、上向き伸長器は、プログラム信号入力が選択された閾を下回る時に、プロセッサのゲインを増加する。下向き伸長では、プログラム信号入力が選択された閾を下回る時に、プロセッサのゲインを減少する。
図16は、上向き伸長器として利用するために構成され、図17Aと17Bに示す制御プロセッサを利用するVEA DRCの実施例を示す。図16に示すVEA DRCは、制御プロセッサが伸長器回路(図17Aと17Bのモジュール193〜206)を含むことを除いて、図14に示すVEA DRCと同じ要素から成り、同じように動作する。
図17Aと17Bに示す通り、VEA DRCの上向き伸長器の実施例は、図14の制御プロセッサを変更したものを利用する。プログラム信号の上向き伸長は、高速検出器のサブシステム(図7と11参照)からの高速検出器の制御値(DOF)により駆動される。伸長器レンジモジュール(198)と伸長器閾モジュール(195)により選択可能な制御値は、それぞれ、乗算器(197)と(194)により回路の内部dB表示へとスケールを変える。乗算器(197)と(194)は、0.0051909の修正ファクターを適用する。高速検出器の出力の制御値(DOF)と伸長器閾モジュール(195)の制御値(Xthr)は、各々伸長器合計ポイント(200)の加算入力に接続されている。制御値(Xthr)と、値がゼロか負であることの信号と、高速検出器の出力(DOF)とは、伸長器合計ポイント(200)において一緒に加算され、その後インバータ(201)により符号が反転される。符号の反転の結果、高速検出器のサブシステムの出力の制御値(DOF)が小さくなるにつれ、伸長器合計ポイント(200)の出力は増加する。伸長器の閾の制御値(Xthr)は、閾値を越えると伸長器合計ポイントの出力が正になり、制御値(XPndTh)は正であるように選ばれている。インバータモジュール(201)の出力は、正の信号のみの(positive−signal−only)モジュール(202)の入力である。正の信号のみの(positive−signal−only)モジュール(202)の入力における負の信号は、その出力である制御値(XpndTh)へとは通過しない。正の信号のみの(positive−signal−only)モジュール(202)の出力は、最小値コンパレータモジュール(203)への1つの入力であり、乗算器(197)の出力は、最小値コンパレータモジュール(203)への第2の入力である。最小値コンパレータモジュール(203)の出力は、制御値(XpndTh)か制御値(Xrng)のどちらか最も負である入力である。かくして、もし伸長器レンジモジュール(198)の制御値が「0dB」に設定されていると、結果として得られる制御値(Xrng)はゼロであり、かくして制御値(Xpnd)も高速検出器のサブシステムの出力の全ての値に対してゼロである。伸長器のレンジの制御値(Xrng)を正の値に設定すると、伸長の全体の範囲(range)が制限され、もし制御値(XpndTh)の正の度合いが制御値(Xrng)の正の度合いよりも小さくなると、制御値(XpndTh)が最小値コンパレータモジュール(203)の出力の制御値(Xpnd)となり、制御プロセッサの制御出力モジュールでのゲインの減少を制御する(つまり、制御値(Xpnd)が、中間モジュール(206)と(211)を介して、制御プロセッサの出力の制御値(CO)を駆動する)。
図18は、1つの検出器2サブシステムがあり、比制御があるVEA DRCの好ましい実施例を示す。その制御プロセッサを図19に示す。図18に示すシステムの動作は、示された回路に対して前述した通りである。
図19は、1つの検出器2サブシステムがあり、比制御がある、図18のVEA DRCための制御プロセッサを示す。図19に示すシステムの動作は、示された回路に対して前述した通りである。
図20は、1つの検出器2サブシステムと、比制御と、ニー生成器とを有したVEA DRCの好ましい実施例を示す。その制御プロセッサは、図21に示す。図20に示すシステムの動作は、示された回路に対して前述した通りである。
図21は、1つの検出器2サブシステムと、比制御と、ニー生成器とを有する、図20のVEA DRCのための制御プロセッサを示す。図21に示すシステムの動作は、示された回路に対して前述した通りである。
図22は、ダイナミックレンジを有するプログラム信号がVEA DRCにより、出力信号のダイナミックレンジが配給システムにとってより適切であるように制御されているVEA DRCの基本的な実施例を示す。代表的な実施例と用途は、低レベルの入力の特定な処理のための伸長器回路を含む。信号源はリアルタイムのものであっても、前もって記録されたものであってもよく、オーディオ信号、ビデオ信号、RF信号、データストリーム、いかなる種類のセンサーからの出力を含む(がこれらに制限されない)。制御値には、プリセット、ユーザが調整可能なパラメータ、自動的な調整を含めることができる。信号配給手段には、電子的記憶、アンプとスピーカ、ヘッドフォン、ビデオディスプレイ、符号化システム、更なる処理システムへの伝達、いかなる種類の伝送システムと放送システムを含めることができる。
図23は、生や記憶されたオーディオ信号が、個々にまたはグループとして、動的に制御されたVEA DRCのオーディオでの基本的な実施例を示す。ここでのオーディオ信号は、オーディオ信号とビデオ信号とを組み合わせたものの一部としてでも、別々であってもよい。代表的な実施例と用途は、生のオーディオ演奏、生の信号や前もって記録された信号の記録、テレビ放送、ラジオ、映画、ビデオのためのプロフェッショナルなオーディオミキシング、個人用リスニングデバイスのための符号化、補聴器、コンピュータ、携帯電話、飛行機、列車、車でのラジオやエンターテインメントデバイス、飛行機、列車、地下鉄でのアナウンスシステム、職場や家庭での営利または公共のための安全用分散スピーカシステム、消費者用再生システム、業務用再生システム、商業または事務所環境でのバックグランド音楽、ラジオやテレビ放送(地上波、衛星放送、ケーブル、ネットワークに拘わらず)、データ圧縮の前処理、フォーマットのコード変換やコーデック変換処理、携帯エンターテインメントシステムやエンターテインメントシステムを含む固定個人用再生デバイスを含む。
図24は、ビデオでの基本的な実施例を示す。本実施例においてVEA DRCは、生や記憶されたビデオ信号を個々にまたはグループとして、そのダイナミックレンジを制御する。ここでのビデオ信号は、オーディオ信号とビデオ信号とを組み合わせたものの一部としてでも、別々であってもよい。代表的な実施例と用途は、ビデオモニターやプロジェクター内での制御された輝度とガンマのための処理、ビデオカメラ内での処理、コンピュータ、多数の信号源からの入力を切換えるセキュリティーシステム、画像フォーマット間の移行、コード変換やコーデック変換処理、データ圧縮の前処理、フィルムスキャナからビデオ、ケーブルテレビ、インターネット、放送伝送システムへの移行、消費者用の家庭でのビデオディスプレイやエンターテインメントシステム、公共ビデオディスプレイや屋外ビデオディスプレイ、自動車、飛行機、地下鉄、列車でのラジオデバイスやエンターテインメントデバイス、飛行機、列車、地下鉄アナウンスシステム、飛行機での再生システム、職場や家庭での営利または公共のための安全用分散ビデオシステム、消費者用の家庭でのエンターテインメントや業務用エンターテインメントシステム、携帯エンターテインメントシステムや固定エンターテインメントシステムを含む個人用再生デバイスを含む。
図25は、センサーでの基本的な実施例を示す。本実施例において、センサー出力のダイナミックレンジが外部の制御器や保存入力のダイナミックレンジを越える場合に、VEA DRCがフローセンサーやプロセスセンサーのダイナミックレンジを制御する。代表的な実施例と用途は、クロマトグラフ、圧力センサー、光センサー、歪ゲージ出力、トランスデューサーを含む。
図26は、測定での基本的な実施例を示す。本実施例において、ダイナミックレンジのある信号源の信号レベルがVEA検出器により測定され、DRCなしで直接出力へと通過する。代表的な実施例と用途は、リアルタイムでも前もって記録されたものでもよく、オーディオ信号、ビデオ信号、RF信号、いかなる種類のセンサーからの出力を含む(がこれらに制限されない)。制御値には、プリセット、ユーザが調整可能なパラメータ、メタデータ、ステアリングデータ、自動的な調整を含めることができる。信号配給には、電子的記憶、いかなる種類のディスプレイ、再生機やトランスデューサー、符号化システム、更なる制御システムや処理システムへの伝達、いかなる種類の伝送システムと放送システムを含むことができる。
図27は、比較とパターンマッチングのためのマルチスレッド測定を示す。本実施例において、ダイナミックレンジを有した幾つかのプログラム信号のレベルをVEA検出器により測定する。代表的な実施例と用途は、測定された結果、そして動的に制御された「正規化された」出力、メタデータとしての制御データを含む。全てのDRCへの同一の制御データにより、正規化された出力は広いダイナミックレンジにわたりその関係を保つ。信号源は、フローセンサー、クロマトグラフ、スペクトルアナライザーのデータポイントから、金融データストリーム、マルチチャネルのオーディオストリームまで、いかなる種類のセンサーでも含めることができる。例としては、入ってくるデータ内のパターンの自動認識、化学薬品の混合、製造結果、エネルギー消費、電池の寿命等の望まれる結果に基づいてのフロープロセスの調整を含む。
図28は、オーディオのための周囲のノイズについての実施例を示す。本実施例には、信号経路を制御するVEA DRCと、周囲音用のセンサーから信号を受け周囲の環境ノイズを測定する追加のVEA検出器と、が組み込まれている。a)オーディオのプログラム信号出力が、周囲の環境に対して好ましいレベルに保たれるように、そしてb)出力信号のダイナミックレンジが配給システムに対して適合するように、オーディオのプログラム信号出力が動的に制御されるように、追加のVEA検出器からの制御値はパラメータに含まれている。代表的な実施例と用途は、 生のオーディオ演奏、生の信号や前もって記録された信号の記録、テレビ放送、ラジオ、映画、ビデオのためのプロフェッショナルなオーディオミキシング、個人用リスニングデバイスのための符号化、補聴器、コンピュータ、携帯電話、飛行機、列車、車でのラジオやエンターテインメントデバイス、飛行機、列車、地下鉄でのアナウンスシステム、職場や家庭での営利または公共のための安全用分散スピーカシステム、消費者用再生システム、業務用再生システム、商業または事務所環境でのバックグランド音楽、ラジオ やテレビ放送(地上波、衛星放送、ケーブル、ネットワークに拘わらず)、データ圧縮の前処理、フォーマットのコード変換やコーデック変換処理、携帯エンターテインメントシステムやエンターテインメントシステムを含む固定個人用再生デバイスを含む。
図29は、ビデオのプログラム信号のための周囲のノイズについての実施例を示す。基本的な図22と図24から拡張し、本実施例には、信号経路を制御するVEA DRCと、周囲光用のセンサーから信号を受け周囲の環境照明を測定する追加のVEA検出器とが組み込まれている。a)ビデオのプログラム信号出力が、周囲の環境に対して好ましいレベルに保たれるように、そしてb)出力信号のダイナミックレンジが配給システムに対して適合するように、ビデオのプログラム信号出力が動的に制御されるように、追加のVEA検出器からの制御値はパラメータに含まれている。代表的な実施例と用途は、ビデオモニターやプロジェクター内での制御された輝度とガンマのための処理、ビデオカメラ内での処理、コンピュータ、多数の信号源からの切り替えられた入力を有するセキュリティーシステム、画像フォーマット間の移行、コード変換やコーデック変換処理、データ圧縮の前処理、フィルムスキャナからビデオ、ケーブルテレビ、インターネット、放送伝送システムへの移行、消費者用の家庭でのビデオディスプレイやエンターテインメントシステム、公共ビデオディスプレイや屋外ビデオディスプレイ、自動車、飛行機、地下鉄、列車でのラジオデバイスやエンターテインメントデバイス、飛行機、列車、地下鉄アナウンスシステム、飛行機での再生システム、職場や家庭での営利または公共のための安全用分散ビデオシステム、消費者用の家庭でのエンターテインメントや業務用エンターテインメントシステム、携帯エンターテインメントシステムや固定エンターテインメントシステムを含む個人用再生デバイスを含む。
図30は、図22と23とにおけるようなオーディオのマルチバンド処理で、複雑な信号において更なる制御を提供するために拡張されたものを示す。信号源の信号は各々のバンド1、 2、 ..nに分けられて、個々のバンドは別々に処理される。結果は合計デバイスにおいて結合され、合計された結果はVEA DRCを利用して更に処理されてもよい。代表的な実施例と用途は、生のオーディオ演奏、生の信号や前もって記録された信号の記録、テレビ放送、ラジオ、映画、ビデオのためのプロフェッショナルなオーディオミキシング、個人用リスニングデバイスのための符号化、補聴器、コンピュータ、携帯電話、飛行機、列車、車でのラジオやエンターテインメントデバイス、飛行機、列車、地下鉄でのアナウンスシステム、職場や家庭での営利または公共のための安全用配信スピーカシステム、消費者用再生システム、業務用再生システム、商業または事務所環境でのバックグランド音楽、ラジオ やテレビ放送(地上波、衛星放送、ケーブル、ネットワークに拘わらず)、データ圧縮の前処理、フォーマットのコード変換やコーデック変換処理、携帯エンターテインメントシステムやエンターテインメントシステムを含む固定個人用再生デバイスを含む。生のプログラム信号または記憶されたプログラム信号のノイズ減少のための構成において、VEA DRCは、1つの周波数バンドまたは複数の周波数バンド内で検出されたノイズの底と比較して閾値を越える望まれる信号を検出する。与えられたバンド内で望まれるプログラムがないと、下向き伸長の引き金となる。これはリアルタイムでも非リアルタイムでもよい。マルチバンドの処理には、個々のバンドでの圧縮、制限、下向き伸長、上向き伸長、ゲートを含めることができる。
図31は、ビデオ用途のためのマルチスレッドの実施例であり、ビデオ信号における色度と輝度を別々に処理するために拡張されているものを示す。代表的な実施例と用途は、ビデオモニターやプロジェクター内での制御された輝度とガンマのための処理、ビデオカメラ内での処理、コンピュータ、多数の信号源から切り替えられた入力を有するセキュリティーシステム、画像フォーマット間の移行、コード変換やコーデック変換処理、データ圧縮の前処理、フィルムスキャナからビデオ、ケーブルテレビ、インターネット、放送伝送システムへの移行、消費者用の家庭でのビデオディスプレイやエンターテインメントシステム、公共ビデオディスプレイや屋外ビデオディスプレイ、自動車、飛行機、地下鉄、列車でのラジオデバイスやエンターテインメントデバイス、飛行機、列車、地下鉄アナウンスシステム、飛行機での再生システム、職場や家庭での営利または公共のための安全用分散ビデオシステム、消費者用の家庭でのエンターテインメントや業務用エンターテインメントシステム、携帯エンターテインメントシステムや固定エンターテインメントシステムを含む個人用再生デバイスを含む。
図32は、ビデオピックアップセンサー、各々のセンサー、または処理スレッドのためのマルチスレッドの実施例を示す。代表的な実施例と用途は、複数のセンサーのあるビデオカメラ、フィルムスキャナからの画像スキャン、保存した画像や生の画像の色補正(分離された入力のスレッドが色の分離のように見える印刷アプリケーションやプリプレスアプリケーションを含む)、ビデオモニターやプロジェクター内での制御された輝度とガンマのための処理、ビデオカメラ内での処理、コンピュータ、多数の信号源から切換えられた入力を有するセキュリティーシステム、画像フォーマット間の移行、コード変換やコーデック変換処理、データ圧縮の前処理、フィルムスキャナからビデオ、ケーブルテレビ、インターネット、放送伝送システムへの移行、消費者用の家庭でのビデオディスプレイやエンターテインメントシステム、公共ビデオディスプレイや屋外ビデオディスプレイ、自動車、飛行機、地下鉄、列車でのラジオデバイスやエンターテインメントデバイス、飛行機、列車、地下鉄アナウンスシステム、飛行機での再生システム、職場や家庭での営利または公共のための安全用分散ディスプレイシステム、消費者用の家庭でのエンターテインメントや業務用エンターテインメントシステム、携帯エンターテインメントシステムや固定エンターテインメントシステムを含む個人用再生デバイスを含む。
まとめると、VEA検出器は、オーディオのプログラム信号の平均信号レベルを、人の耳で認識するように、より適切に決定し、表示されたビデオのプログラム信号の平均信号レベルを、人の目で認識するように、より適切に決定する。また、VEA検出器は、プログラム信号のダイナミックレンジを自動的に制御するために、与えられたプログラム入力信号の動的な特性をよりよく利用する。VEA DRCの基本的な実施例は、1つのVEA検出器と1つのDCAを有する。
VEA DRCは、音楽、会話、効果音、その組み合せの音声信号のような、広範囲なプログラム信号の動的な制御を、改善された「アタック」(増加する信号レベルへの応答)特性と「リリース」(減少する信号レベルへの)特性とにより改善する。
VEA DRCは、データ圧縮を適用する前にプログラム信号を前処理するにあたり特に有用である。動的な変化をより良く制御することにより、データ圧縮中に生成されるアーティファクトが減り、データ圧縮がより高効率となる。
本発明の好ましい実施例を示し説明してきたが、上記で示した通り本発明の精神と範囲から逸脱することなく数多くの変更をすることが可能である。従って、本発明の範囲は、好ましい実施例の開示により制限されることはない。その代わりに本発明は、以下に記載する請求項の範囲を参照することにより決定すべきである。

Claims (10)

  1. ダイナミックレンジコントローラにおける基数信号の信号処理方法であって、
    前記基数信号の対数をとることにより、対数信号を生成することと、
    第1フィードバック経路に設けられた第1合計ポイントにて、前記対数信号から時間遅延信号を差し引くことにより、変更対数信号を生成することと、
    前記変更対数信号に指数を乗ずることにより、効果的にべき乗された対数信号を生成することと、
    前記効果的にべき乗された対数信号から得られた第1中間信号の逆対数をとることにより、逆対数信号を生成することと、
    前記逆対数信号から得られた第2中間信号に、第2フィードバック経路を介して、前記時間遅延信号を加算することにより、出力信号を生成することと、
    を含み、
    前記時間遅延信号は、前記出力信号を時間的に遅延させた信号である、
    信号処理方法。
  2. 前記第1フィードバック経路と前記第2フィードバック経路とは重複している、請求項1に記載の信号処理方法。
  3. 前記第2中間信号に前記時間遅延信号を加算することは、積分器における積分を提供する、請求項1に記載の信号処理方法。
  4. 前記出力信号は、前記基数信号を信号処理するための制御値である、請求項1に記載の信号処理方法。
  5. 前記出力信号は、前記基数信号のダイナミックレンジを制御するための制御値である、請求項に記載の信号処理方法。
  6. 前記第1中間信号は、前記効果的にべき乗された対数信号を整流することにより生成される、請求項に記載の信号処理方法。
  7. 前記第1中間信号は、前記効果的にべき乗された対数信号である、請求項に記載の信号処理方法。
  8. 前記第2中間信号は、前記逆対数信号のオーバーシュートを制限した信号である、請求項に記載の信号処理方法。
  9. 前記第2中間信号は、前記逆対数信号である、請求項1に記載の信号処理方法。
  10. 前記出力信号は、前記指数乗された前記基数信号値の平均を算出し、当該平均の前記指数乗根を算出することにより得られる前記指数乗の平均乗根に収束する、請求項1に記載の信号処理方法。
JP2013513194A 2010-05-28 2011-05-14 可変指数平均検出器およびダイナミックレンジ制御器 Active JP5911852B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/790,483 US8510361B2 (en) 2010-05-28 2010-05-28 Variable exponent averaging detector and dynamic range controller
US12/790,483 2010-05-28
PCT/US2011/036566 WO2011149692A1 (en) 2010-05-28 2011-05-14 Variable exponent averaging detector and dynamic range controller

Publications (3)

Publication Number Publication Date
JP2013530645A JP2013530645A (ja) 2013-07-25
JP2013530645A5 JP2013530645A5 (ja) 2014-07-10
JP5911852B2 true JP5911852B2 (ja) 2016-04-27

Family

ID=45004283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013513194A Active JP5911852B2 (ja) 2010-05-28 2011-05-14 可変指数平均検出器およびダイナミックレンジ制御器

Country Status (11)

Country Link
US (1) US8510361B2 (ja)
EP (1) EP2577447B1 (ja)
JP (1) JP5911852B2 (ja)
KR (1) KR101622002B1 (ja)
CN (1) CN103098017B (ja)
AU (1) AU2011258753B2 (ja)
BR (1) BR112012030106A2 (ja)
CA (1) CA2800201C (ja)
DK (1) DK2577447T3 (ja)
NZ (1) NZ603907A (ja)
WO (1) WO2011149692A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2854403A1 (en) * 2013-09-30 2015-04-01 Samsung Electronics Co., Ltd Image generating apparatus and display device for layered display scheme based on location of eye of user
US9900689B2 (en) * 2014-06-30 2018-02-20 Harman International Industries Incorporated Adaptive detector and auto mode for dynamics processor
CN112185401B (zh) * 2014-10-10 2024-07-02 杜比实验室特许公司 基于发送无关的表示的节目响度
US10352955B2 (en) * 2016-04-20 2019-07-16 Hamilton Sundstrand Corporation Rotary speed sensors
CN110679083B (zh) 2017-03-31 2023-11-17 杜比国际公司 动态范围控制反演
CN109993175B (zh) * 2017-12-29 2021-12-07 比亚迪股份有限公司 汽车及基于可变指数的目标追踪方法、装置
CA3147920A1 (en) * 2019-06-27 2020-12-30 Bengal Rehabilitation Group Mobile phone based hearing loss correction system
US20220342624A1 (en) * 2021-04-22 2022-10-27 Rohde & Schwarz Gmbh & Co. Kg Method and monitoring system for providing signal level performance information

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3696400A (en) * 1970-10-06 1972-10-03 Simmonds Precision Products Analog-to-digital converter
JPS58170142A (ja) * 1982-03-30 1983-10-06 Sony Corp 信号処理回路
GB2179809B (en) * 1983-09-21 1987-10-21 British Broadcasting Corp Dynamic range control of a signal
CN1006094B (zh) * 1985-07-06 1989-12-13 Rca许可公司 提供正交相关的两个分矢量的矢量和的模值的装置
US5553012A (en) * 1995-03-10 1996-09-03 Motorola, Inc. Exponentiation circuit utilizing shift means and method of using same
US5696986A (en) * 1995-03-13 1997-12-09 Motorola, Inc. Computer processor utilizing logarithmic conversion and method of use thereof
WO1997012331A1 (en) * 1995-09-28 1997-04-03 Motorola Inc. Method and system for performing a convolution operation
WO1999004487A1 (en) * 1997-07-18 1999-01-28 Koninklijke Philips Electronics N.V. Signal-processing device
JP3616483B2 (ja) * 1997-09-18 2005-02-02 日本電気エンジニアリング株式会社 レーダ受信機の自動利得制御回路
GB2330749B (en) * 1997-10-24 2002-08-21 Sony Uk Ltd Audio signal processor
JP2001284996A (ja) * 2000-03-31 2001-10-12 Matsushita Electric Ind Co Ltd ゲイン制御装置
CA2420671C (en) * 2000-08-31 2011-12-13 Dolby Laboratories Licensing Corporation Method for apparatus for audio matrix decoding
US6920188B1 (en) * 2000-11-16 2005-07-19 Piradian, Inc. Method and apparatus for processing a multiple-component wide dynamic range signal
US6836519B1 (en) * 2000-12-20 2004-12-28 Cisco Technology, Inc. Automatic digital scaling for digital communication systems
US6510188B1 (en) * 2001-07-26 2003-01-21 Wideband Computers, Inc. All digital automatic gain control circuit
US6552591B1 (en) * 2001-11-01 2003-04-22 Piradian, Inc. Method and apparatus for processing a wide dynamic range signal
US7042523B2 (en) * 2003-06-30 2006-05-09 Texas Instruments Incorporated Video correction system and method using logarithmic conversion
US7774396B2 (en) * 2005-11-18 2010-08-10 Dynamic Hearing Pty Ltd Method and device for low delay processing
US8521314B2 (en) * 2006-11-01 2013-08-27 Dolby Laboratories Licensing Corporation Hierarchical control path with constraints for audio dynamics processing
CN101790758B (zh) * 2007-07-13 2013-01-09 杜比实验室特许公司 用于控制音频信号的信号处理的设备和方法
GB2455742B (en) * 2007-12-19 2011-11-02 Wolfson Microelectronics Plc Dynamic range controller

Also Published As

Publication number Publication date
EP2577447B1 (en) 2017-12-27
AU2011258753A1 (en) 2012-12-20
CN103098017B (zh) 2016-05-18
EP2577447A4 (en) 2016-09-28
EP2577447A1 (en) 2013-04-10
KR20130085372A (ko) 2013-07-29
US20110295919A1 (en) 2011-12-01
BR112012030106A2 (pt) 2017-10-03
CN103098017A (zh) 2013-05-08
US8510361B2 (en) 2013-08-13
CA2800201A1 (en) 2011-12-01
DK2577447T3 (en) 2018-02-12
AU2011258753B2 (en) 2015-01-22
KR101622002B1 (ko) 2016-05-31
NZ603907A (en) 2014-01-31
WO2011149692A1 (en) 2011-12-01
CA2800201C (en) 2016-03-15
JP2013530645A (ja) 2013-07-25

Similar Documents

Publication Publication Date Title
JP5911852B2 (ja) 可変指数平均検出器およびダイナミックレンジ制御器
TWI455481B (zh) 利用聽覺事件之聽覺場景分析與特定響度式檢測來控制音訊動態增益參數之非暫時性電腦可讀取儲存媒體、方法及裝置
JP5903758B2 (ja) 信号処理装置および方法、プログラム、並びにデータ記録媒体
RU2438197C2 (ru) Обработка звуковых сигналов с использованием анализа слуховой сцены и спектральной асимметрии
EP2486654B1 (en) Adaptive dynamic range enhancement of audio recordings
RU2520420C2 (ru) Способ и система для масштабирования подавления слабого сигнала более сильным в относящихся к речи каналах многоканального звукового сигнала
US20130094669A1 (en) Audio signal processing apparatus, audio signal processing method and a program
US20160155453A1 (en) Wind noise reduction
US9985597B2 (en) Digital compressor for compressing an audio signal
US8355908B2 (en) Audio signal processing device for noise reduction and audio enhancement, and method for the same
JP2012235310A (ja) 信号処理装置および方法、プログラム、並びにデータ記録媒体
KR20110039560A (ko) 오디오 신호의 처리 방법 및 장치
US9350312B1 (en) Audio dynamic range adjustment system and method
US10382857B1 (en) Automatic level control for psychoacoustic bass enhancement
US10128809B2 (en) Intelligent method and apparatus for spectral expansion of an input signal
US20050147262A1 (en) Method for decreasing the dynamic range of a signal and electronic circuit
US20160164480A1 (en) Method, apparatus, and system for analysis, evaluation, measurement and control of audio dynamics processing
JP2006173918A (ja) 音声処理装置及び撮像装置
JP2021530933A (ja) シーン切り換え解析器にガイドされる歪み可聴性モデルに基づく動的閾値を有する歪み低減マルチバンド・コンプレッサー
US20060139093A1 (en) Three-channel state-variable compressor circuit
RU2819779C1 (ru) Усиление низких частот для громкоговорителей
CN115866482A (zh) 一种音频处理方法及装置
JP2004112414A (ja) オーディオコンプレッサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160330

R150 Certificate of patent or registration of utility model

Ref document number: 5911852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250