JPS58170142A - 信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はディジタル信号をアナログ傷号薯こ変換する信
号処理回路化関し、特にオーディオ信号等を非線形符号
孔処理＆して磁気テープに記録し、再生するようなシス
テムのＡ／Ｄ−ｊたはＤ／Ａ変換回路に用いて最適なも
のである。

従来よりアナログ信号を時間輪番こつぃて圧縮して配録
し、再生信号を伸張して、記録媒体の見かけ上のダイナ
ミックレンジを拡大し、再生信号の８７Ｎを向上させる
ノイズリダクション方式が磁気記録再生装置等に用いら
れている。記録媒体に記録する信号としては、アナログ
信号、ＦＭ等の変調を受けたアナログ信号が用いられる
。

また入力アナログ信号を符号化して伝送（記録再生）　
−４−４Ｐ　ＣＭ伝送装置にもこのようなノイズリダク
ション方式が適用されることがある。この場合には、よ
り少ないビット数で小レベル信号についての量子化歪の
少ない信号伝送が可能になる。

振巾圧伸によるノイズリダクション回路を備える信号伝
送システムの一つとして、第１図が従来から知られてい
る。第１図で、入力のアナログ信号の瞬時値Ｓは圧ｍｉ
路＋１）でＶｌ−に振巾圧縮され、磁気ヘッド−磁気テ
ープ等の伝送系（２）を通り、伸張回路（３）で２乗伸
張される。ＰＣＭ信号で伝送する場合には、伝送系（２
）の前後にＡ／Ｄ変換器及びＤ／Ａ変換器が付加される
か、若しくは圧縮回路（１）及び伸張回路（３）がＡ／
Ｄ及びＤ／Ａの機能を備えるように構成される。

例えば、入力アナログ信号ｆ（→が第２図のように正弦
波で表わされる場合には、その瞬時値Ｘが、／７に圧縮
され、伝送後にＸに戻される。

第３図は、ＰＣＭ信号で伝送する場合の第１図の２乗伸
張回路（３）の従来から公知の回路図である。

伝送されたディジタル信号Ｄ＆はＤ／Ａ変換器（４）で
アナログ信号に変換される。これと共に入力ディジタル
信号Ｄ１が絶対値回路（５）に与えられ、Ｉ−１に変換
されてから第２のＤ／Ａ変換器（６）に与えられる。Ｄ
／Ａ変換器（６）の出力は、第１のＤ／ＡＲ換１）　１
４１の掛算入力端子Ｋに与えられる。

掛算入力端子には、はしご形Ｄ／Ａ変換回路または重み
抵抗形Ｄ／人変換回路等の基準電流源若しくは基準電圧
源を可変制御（ｔたは調１１）するような端子であって
、一般のＤ／Ａ変換器には通常備わっているものである
。この掛算入力端子に与える信号を制御することにより
、Ｄ／Ａ変換器を掛算器として動作させ番ことができる
。例えば、■ Ｄ／Ａ変換器の基準電流源の電流値をノに倍に変更すれ
ば、Ｄ／Ａ変換器の入力り、のアナログ変換値ＳはΔに
＠ｇ　に変化する。

第３図では、Ｄ／Ａ変換器（４）の掛算入力端子Ｋに１
−１が与えられ、変換出力は±２となるから、伝送され
た信号Ｄ５の瞬時値が２乗伸張して得られる伸張回路と
して動作することになる。なおＶ’７圧縮回路は、第３
図のＸ回路を負帰還回路として持つような逆変換回路で
構成できる。

第４図は第１図及び第６図のような圧伸システムを備え
る非線形ＰＣＭ伝送システムの８７Ｎ特性を示すグラフ
である。振巾圧伸をしないリニアな伝送システムを考え
ると、例えばＡ／Ｄ変換器が８ビツトの場合、有効ビッ
ト数が８ビツト（フルビット）の入力では、８ビツト相
轟の８／Ｎ＝４　ｆ３　ｄＢが確保され、入力がＭ（−
＜５ｄＢ）Ｊこ落ちると８７Ｎが７ビツト相尚（４２ｄ
Ｂ）に７５ｄＢ　　だけ低下する。従って、入力レベル
化対する８／Ｎのグラフは、第４図の人のように−６４
Ｂ１０ＣＴの傾きのカーブで表わされる。

一方、σ→５の圧伸を行う非線形システムでは、最大入
力時の８７Ｎか４２　ｄＢで、傾きが一３ｄＢ１０Ｃ’
ｒの直線Ｂによって８７ＮｑＱ性が表わされる。すなわ
ち、入力が１）ｄＢ落ちると、８／Ｎは６ｄＢ低下する
。リニアな伝送システムでは、入力が１２４Ｂ落ちると
Ｓ／Ｎが１２ｄＢ低下するから、圧伸システムでは、６
ｄＢだけＳ／Ｎが良好で、換言すれば１ビット分見かけ
上の精度が向上する。従って、入力が小さくなっても良
好なＳ／Ｎがとれ、また直線Ｂで示されるように圧縮し
ないシステムにより実質的に２倍のレベルの入力を扱う
ことが可能になる。冥質的には記録媒体のりニアリテイ
の上限の２乗まセの範囲の入力を受入れることができる
。

ところが、第１図及び第３図に示ＴＶＴ−４ｘの圧伸シ
ステムは、通常の非線形符号化システムが持つ問題とし
て、非線形にすることによって得た小レベル信号に対す
る８７Ｎ改善効果が、大レベル信号については精度劣化
として現われ、量子化歪が増大するという欠点を本質的
に備えている。菖３図の伸張回路が持っている８ビット
ディジタル信号をアナログ信号に変換するＤ／Ａ変換器
としての機能に着目すると、もしＤ／Ａ変換器（４）の
掛算入力端子Ｋに与える信号が一定ならば、８ビツトの
入力情報り、に対してアナログ変換は８ビツトの荒らさ
で行われる。従ってＤ／Ａ変換器（４）の有効ビット入
力が最大値８ビツトから１ビツト分減少したとき、変換
出力もそれに応じた荒さで変化する。ところが掛算制御
備考を発生するＤ／Ａ変　　　　゛換器（６）の出力も
１ビツト分減少しているから、掛算結果として、入力り
、が１ビツト減少したときのアナログ変換出力の変化は
、掛算入力が一定の場合よりも大きい。すなわち大振巾
の信号が伝送される場合、１ビツト相轟の量子化情報が
変換過程で失われ１等価ビット数が荒（なる。第４図で
示すと、Ｖｉ−４ａｌの圧伸システムでは％本カレベル
大のときに直線Ｂのように量子化精度を１ビツト落すこ
とにより、小レベル信号の８７Ｎを上げていると考える
ことができる。

本発明は上述の問題にかんがみ、大レベル信号について
変換精度が劣化しないようにし、しかも小レベル信号に
ついて圧伸伝送の効果が得られるようにすることを目的
とする。

次に本発明を実施例について説明する。第５図は本発明
を適用した第１５Ａの伸張回路（３）のブロック回路図
で、第６図は第５図の第２の変換回路（８）の回路図を
示す。第５図で、第１のＤ／Ａ変換器（４）の掛算入力
端子に第２のＤ／Ａ変換器（６）の出力情報を与えてＸ
演算を行わせる点は第３図と同じである。またＤ／Ａ変
換器（６）の入力に接続された第１の変換回路（７）は
、第６図と同じく絶対値回路であってよい。

本発明によれば、第２のＤ／Ａ変換器（６）の出力（掛
算情報）は、そのレベル情報を時間軸に関して処理する
第２の変換回路（８）を介して第１のＤ／Ａ変換器（４
）の掛算入力端子Ｋに供給される。変換回路（８）は第
６図に示すように一例としてエンベロープ検出回路であ
ってよい。この結果、Ｄ／Ａ変換器（４）の掛算入力端
子Ｋには、Ｄ／Ａ変換器（６）か１　　ら得られる伝送
信号Ｄ＃の瞬時アナログ値ｌこ代って伝送信号のエンベ
ロープ情報が与えられる。従って伝送信号Ｄ１が定常の
とき（過渡的に変化しないとき）、掛算入力端子Ｋに与
える制御信号は一定とみなせる。これによって、大レベ
ルの定常人力に対しては尋化ビット数を荒くするような
既述の効果は無くなる。一方、入力Ｄ１のエンベロープ
が変化すれば掛算入力（振巾情報）もそれに応じて変化
し、Ｘ伸張の演算が行われる。このため、第４図の点＠
Ｃのように、定常的には大レベル信号での変換精度は１
ビット分上昇し、しかも小レベル信号についての８７Ｎ
％性を直ＩＩＢと同じく−３４Ｂ１０ＣＴに保つ効果は
保存されている。

変換回路（８）として用いることかできるエンベロープ
検出回路は、第８図のように差動アンプＱｌとダイオー
ドＯυから成る整流回路と、アタックタイム１１及びリ
カバリータイムＴｒソ定めるための抵抗ｈ％ルｒ及びコ
ンデンサＣから成る時定数回路とでもって構成できる。

アタックタイムＴａはｋＬａ　ｘ　Ｃで定まり、例えば
１１ＦＩＭＣ程度であってよい。また、”（１’、’、
ｌｌｊ リカバリータイムＴｒはＲｒ　ｘ　Ｃで定まり、例えば
１００間減程度であってよい。

アタックタイムよりも早い入力変動があった場合、アタ
ックタイムの時間内では掛算入力信号（制御信号）は大
きく変化することができす番こ、オーバーシュートが発
生し、このオーバーシュート部分で２乗変換が行われず
、変換特性屹クリッピングが生ずる恐れがある。換言す
れば、本実施例の伸張システムの特徴は、オーバーシュ
ート部分の短いアタックタイムの期間に変換歪を追込ん
で、第４図の点線のように変換特性の改善を図っている
と言える。クリッピングによる情報損失と変換特性の１
ビット分の情報増加とはバランスし、当然ながらシステ
ム全体としての伝送情報量は一定である。

人間の耳は過渡的な信号の歪についての弁別力が籾＜、
また大信号に対してテンポラルマスキングの現象が生ず
るので、上述のような非常番こ短い時間内に生ずる変換
特性のクリッピング番こついては聴感上大きな問題とな
ることはなく、掛算情報としてエンベロープ情報を用い
たことをこよる変換特性の改善効果の方が大である。

第７図〜１１図は、夫々第５図の変換回路（８）として
用いられるエンベロープ検出回路の変形例を示している
。

第７図ｔは％ｊｌｌ！６図のエンベロープ検出回路のり
カバリ−タイムをアタックタイムとの関係で１００ｆｉ
Ｓ６Ｃ以内にするためにＣを小さくしたときに生ずる低
域のリップル分を減少させるようにしたものである。こ
のリップル分は第５図の変換系を蛮勇し、歪を増大させ
る。リップル分を減少させるため、第７図ではりカバリ
−タイムを定める抵抗Ｒｒを成る時間内（例えば２０ｍ
５ｅＣ）で等測的に無限大にして、これによってリカバ
リ一時定数を無限大にしている。この目的のため、差動
アンプα本ダイオード０及び時定数回路の抵抗Ｒａ２　
、Ｒｈ　ｓコンデンサＣｈから成るホールド回路が設け
られている。ホールド時間は一×Ｃｈで定まり、この約
２ｇｍ５ｅｃのホールド時間にはりカバリ一時定数の抵
抗Ｒｒの両端に同じレベルの信号が加わるから、等測的
に抵抗値Ｒｒが無限大となってアタック・リカバリ一時
定数のコンデンサＣが小さくても低域リップル分が少な
いエンベロープ検出出力が得られる。

第８図は変換回路（８）の−膜形を示す。ｎ乗回路（へ
）では入力信号Ｃのｎ乗演算が行われ、ｅが得られる。

平均値回路−では、ｅについてのＴ時間内上記平均値の
ｎ乗根 が演算される。この演算結果は、＠５図の第２のＤ／Ａ
＆換器（６）から得られる瞬時値データ２を時間軸に関
して処理した掛算情報としてＤ／Ａ変換器（４）に与え
られる。

第８図の信号変換回路（８）で、ｎ＝１のときには、入
力Ｃの平均値が得られる。またｎ　＝　２のときには入
力Ｃの実効値が得られ、ｎ−■のときには、入力Ｃのヒ
ーク値が得られる。ｎの値は上記以外に穐々選択してよ
い。また８８図の平均値回路部としては、第９図の時定
数用−抗Ｒ４及びコンデン□ １　　サＣ及び定電流駆動トランジスタＴから成る回路
を用いることかできる。この回路のアタックタイムとリ
カバリータイムとは等しいから、平均値出力が得られる
。

第１０図は、時間軸の処理としてサンプルホールド回路
Ｑυを導入したものである。コントロール信号変換回路
四は、第６図または第７図のエンベロープ検出回路、第
８図の平均値／寮効値／ピーク値検出回路等であってよ
く、これらの検出回路の出力を一定期間を単位としてサ
ンプルホールド−路でサンプルホールドして掛算信号を
得ている。

サンプルホールドを行うことにより、サンプリングの単
位区間内では、掛算情報が固定されるので、圧縮／伸張
の際の情報再現性か向上する。

またこの外に、変換回路（８）として単位区間ごとにリ
セットされるピークホールド回路を用いてもよい。

第１１図は複数の情報を時分割で伝送する場合の第１０
図と同様な変換回路である。コントロール信号発生回路
（２０５１）〜（２０１１）は情報数（チャンネル数）
ｋ対応して複数個設けられ、その前後に設けられたマル
チプレクサに）ｃ１３ｉこよって各チャンネルか選択さ
れる。

第５図に戻って、第１の変換回路としては、既述のよう
に絶対値回路であってよい。この場合、第６図または第
８図のエンベロープ検出回路の整流部は特に設けなくて
もよい。

絶対値回路を用いた場合、第５図の２乗伸張回路の定常
入力時の振巾特性を計算すると、Ｉｙｌ＝０１・ｌｘｌ
・・・・・・・・・・・・・・・（１）（Ｇ、はＤ／Ａ
変換器（４）の利得） ＩＺＩ　＝　ｋ、（ｚ）　＝　Ｉｚｌ−−−・・・（２
１（２はＤ／Ａｆｆｉ換１ｉｉｊｔ６１〕出力’ｔ”、
ｋ、４を第１）変換回路（７）の変換特性（絶対値特性
）第２の変換回路（８）では、定常状態ではその振巾変
換特性化影蕃が生じないから、 Ｇ、＝ｌＺｌ・・・・・・・・・・・・曲・・・・曲（
３）かて、 Ｉｙｌ　＝　Ｇｒｉｓｔ　＝　ＩＺしｌ：ｔｌ　＝　１
−１　　・・−−−−（４）となるから、第５図の回路
が２乗特性を持っていることがわかる。

絶対値回路の外に第５図の第１の変換回路（７）として
２乗回路を用いることができる。この場合、第２のＤ／
Ａ変換器（６）の出力Ｚは、ＩＺｌ　＝　１−１　　・
・・・・・・・・・・・（５）となるから、（１）、（
５）％（３）式より、ｌｙｌ　＝　ｌ−ｌ　　・・・・
・・・・・・・・（６）の３乗伸張特性が得られる。

一般的には、第１の変換回路（７）としてｎ＝２ｍ（偶
数）乗回路（ｍ＝１．２．３・・・・・・・・・・・・
）を用いれば、 ｌｙｌ　＝　Ｉｓｌ”＝　Ｉｚ１２″′”　’−＝　（
７１となり、（ｎ＋１）未伸張回路を構成することがで
きる。

また第１の変換回路（７）として、ｎ＝２ｍ＋１（奇数
）乗回路（ｍ＝１．２．３・・・・・・・・・・・・）
を用いた場合、Ｉｙｌ　＝　Ｉｇｌ”＝　１ｒ１２ｎ″
＋２＝　（８）で懺わされる（ｎ＋１）未伸張回路が得
られる。

但しこの場合には、第１２図に示すようにｎ（奇数）乗
回路（ハ）の後に絶対値回路（ハ）を必要とする。

次に第１３図は本発明を第１図の％最圧縮回路（１）に
適用した実施例を示している。第１３図で入カアナログ
信号１は、コンパレータ鰭に与えられ、２乗伸張り／Ａ
変換回路翰の出方と比較される。

このＤ／Ａ変換回路翰は第５図の実施例で示したもので
あってよい。

コンパレータ（財）の出力（大小比較結果の１１”また
は０”の符号信号は、逐次近似レジスタＳＡＲ＠（５ｕ
ｃｃｅｓｓｉｖｅ　Ａｐｐｒｏｘｉｍｔｉｏｎ　ｋｇｉ
ｓｔｅｒ、）に送られる。８ＡＲ（支）は上位ビットか
ら上記符号信号を取込み、パラレル出力を２乗伸張回路
（至）に与える。伸張回路（２）は、ＳＡＲ＠の出力を
２乗したアナログレベル信号を発生する。このようにし
て、第１３図の帰還ループは、８Ａ）Ｌ（至）のビット
数に対応する回数だけ極めて短時間のサイクルで動作し
てディジタルに変換作業を行う。

最終的にコンパレータ（ロ）の入力アナログ信号１と、
２乗質換回路四のめカッとが等しくなかったとすると、
８ＡＪ！ｌに蓄えられた情報５について、１　　　　暑
＝　ｙ　＝　ａ・・・・・・・・・・・・（９１の関係
となるから、ｘ＝Ｖ１−なる３乗圧縮された符号化デー
タＸが得られる。この符号化データは、誤り訂正符号の
付加、データインターリーブ、ＮＲＺ等の記録符号系へ
の変換等のＰＣＭ処理かなされてから、例えばＶＴＲ等
の伝送系に送られ４以上本発明を非線形の符号化伝送シ
ステムに適用した実施例について説明したが、本発明は
アナログ信号を伝送（例えばアナログ信号を直接磁気テ
ープに記録）するシステムにも適用できる。この場合、
伝送の送り側（配録側）及び受は側（再生側ンに本発明
を用いた圧縮システム及び伸張システムが夫々設けられ
る。

また第５図の伸張回路におけるｊｌｌ及び第２のＤ／Ａ
変換器（４Ｈ６１は、線形変換特性を持つものであって
よいか、非線形特性を持たせてもよい。例特性を持つも
のであってよい。

本発明は上述の如く、２つのＤ／Ａ変換回路を設け、一
方の出力のレベル情報を時間軸に関して処理して、他方
のＤ／Ａ変換回路の掛算入力端子に与え、入力ディジタ
ル信号を振中軸に関して制御したアナログ出力を得るよ
う番こしたものである。

従って、掛算入力としてＤ／Ａ変換の瞬時値を用いるこ
となく、所定期間内では定常振巾とみなせるような時間
軸処理をした掛算入力を用いることができ、これによっ
て掛算作用による振中軸の操作機能を損うことなく、瞬
時値掛算で生ずる情＠損失を無くすことができる。この
結果、　Ｄ／Ａ（若しくはＡ／Ｄ）変換と共に蛋中軸操
作を行う際の変換歪を軽減■ることが可能となり、非線
形符号化伝送システムや、ノイズリダクションシステム
に適用した場合、極めて島品質の信号伝送若しくは信号
処理が可能である。

【図面の簡単な説明】

第１図は本発明が適用される非線形伝送システムのブロ
ック回路図、第２図は第１図の動作を説明する伝送信号
の波形図、第６図は第１図の２乗伸張回路の従来から公
知の回路図、第４図は第１図及び第３図のような圧伸シ
ステムを備える非綜’６　Ｐ　ＣＭ伝送システムの８／
Ｎ特性を示すグラフ″７ある。 第５図は本発明を適用した第１図の２乗伸張回路のブロ
ック回路図、第６図は第５図の第２の変換回路の一例を
示すエンベロープ検出回路の回路図、第７図〜第１１図
は第６図の変形例を示し、［７ｒＩ！Ｊはホールド回路
を持つエンベロープ検出回路の回路図、第８図は第２の
変換回路の一般形を示す回路図、第９図は第８図の平均
値回路の回路図、第１０図はサンプルホールド形の第２
の変形回路のブロック回路図、第１１図は多チヤンネル
形の第１０図と同様な第２の変換回路のブロック回路図
、第１２図は第５図の第１の変換回路の一例を示すブロ
ック回路図、第１６図は本発明を第１１１ＩＩの１乗圧
縮回路に適用した場合のブロック回路図である。 なお図面に用いた符号において、 （４）・・・・・・・・・・・・・・・第１のＤ／Ａ変
換器（６）・・・・・・・・・・・・・・・第２のＤ／
Ａ変換器（８）・・・・・・・・・・・・・・・変換回
路である。 代理人　上屋　勝 第Ｉ　　。 Ｚθ　　　２１

Claims (1)

【特許請求の範囲】
1. １つの入力ディジタル信号をＤ／Ａ変換する第１及び第
   ２のＤ／Ａ変換回路と、上記纂２のＤ／える回路とを具
   備し、入力ディジタル信号を振巾回路。