JPH0439812B2 - - Google Patents

Info

Publication number
JPH0439812B2
JPH0439812B2 JP16796582A JP16796582A JPH0439812B2 JP H0439812 B2 JPH0439812 B2 JP H0439812B2 JP 16796582 A JP16796582 A JP 16796582A JP 16796582 A JP16796582 A JP 16796582A JP H0439812 B2 JPH0439812 B2 JP H0439812B2
Authority
JP
Japan
Prior art keywords
signal
value
converter
pcm
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16796582A
Other languages
English (en)
Other versions
JPS5957539A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP57167965A priority Critical patent/JPS5957539A/ja
Publication of JPS5957539A publication Critical patent/JPS5957539A/ja
Publication of JPH0439812B2 publication Critical patent/JPH0439812B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/04Differential modulation with several bits, e.g. differential pulse code modulation [DPCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、アナログ信号の各標本値を表す入力
信号の各標本値に基づいて演算を行い、この演算
結果の各値をPCM信号として伝送するようにし
た適応的符号化装置に関する。
背景技術とその問題点 符号化伝送装置若しくは符号化記録再生装置で
は、伝送ビツトレートを下げる目的で隣合う
PCM信号の標本値同士の差分値又は各PCM信号
の標本値とそのPCM信号に隣合うPCM信号の予
測値との差分値を量子化して伝送する差分PCM
方式が採用されることがある。この方式は音声信
号やTV信号などの冗長性の強い信号の伝送に適
している。しかしこの方式は、高域のS/Nが劣
化する傾向を示し、一定以上のダイナミツクレン
ジ(または入出力のリニアリテイー)を得るに
は、高域の歪増加が避けられなかつた。
発明の目的 本発明は上述の問題にかんがみ、信号の伝送
(またが記録再生)に際して、原アナログ信号の
周波数スペクトルに依存して伝送系の瞬時ダイナ
ミツクレンジを変更するようにした符号伝送方式
を提案するものである。
発明の概要 本発明の第1発明は、第2図に例示されている
ように、アナログの各標本値を表す入力信号の各
標本値に係数を乗算した乗算値を求める乗算手段
(A/D変換器3)と、上記各標本値とその標本
値に隣合う標本値に上記係数を乗算した上記乗算
値との減算を行つてこの減算結果を出力する演算
手段(減算器4)と、上記アナログ信号の高域成
分のレベルが大きいときに上記高域成分のS/N
比を改善するために、上記高域成分のレベル情報
から得られる制御信号に応じて上記係数の値を変
化させるように制御する制御手段(ハイパスフイ
ルター7、検波回路8、平滑回路9)とを設け、
上記演算手段の演算結果の各値をPCM信号とし
て伝送することを特徴とする適応的符号化装置に
係るものである。
また、本発明の第2の発明は、第7図および第
8図に例示されているように、アナログ信号の各
標本値を表す入力信号の各標本値とその標本値の
予測値との減算を行つてこの減算結果を出力する
演算手段(減算器28)と、上記演算手段の減算
結果が供給され、この減算結果の各値と、上記減
算結果の各値に係数が乗算されかつ1標本区間単
位で遅延された乗算値とから上記予測値を求め
て、上記演算手段に供給する予測手段(加算器3
1、D/A変換器32、A/D変換器33)と、
上記アナログ信号の高域成分のレベルが大きいと
きに上記高域成分のS/N比を改善するために、
上記高域成分のレベル情報から得られる制御信号
に応じて上記係数の値を変化させるように制御す
る制御手段(ハイパスフイルター34、検波回路
35、平滑回路36)とを設け、上記演算手段の
減算結果の各値をPCM信号として伝送すること
を特徴とする適応的符号化装置に係るものであ
る。
このように構成された本発明によれば、伝送系
の瞬時ダイナミツクレンジを適応的に変更して、
低ビツトレートの伝送系でも高域信号の伝送を低
S/Nで行なうことができる。
実施例 以下本発明による適応的符号化装置及びその復
号装置の実施例について説明する。まず第1図を
参照して種々の符号伝送方式のダイナミツクレン
ジの周波数特性について説明する。第1図は標準
ビツトレートが1ビツト×128kHzの伝送装置の
場合のPCM、デルタモジユレーシヨン(ΔM)
及び差分PCM(DPCM)についてのS/N−周波
数特性を示し、各直線が伝送し得る信号のダイナ
ミツクレンジの上限(dB値)を示す。直線Aは
標本化周波数が128kHzで各標本点について1ビ
ツトでPCM伝送する場合で、S/Nは伝送帯域
64kHzの範囲で6dBである。直線Bは標本化周波
数が32kHzで各標本点について4ビツトでPCM伝
送する場合で、24dBのダイナミツクレンジで16k
Hzの帯域の伝送が可能である。直線Cは標本化周
波数128kHzで1ビツト量子化のΔM伝送の場合
で、標本化周波数の1/2の点(64kHz)でS/N
は零dB(信号とノイズとの区別がつかない状態)
で、低域に行くに従つて6dB/OCTの傾きで
S/Nは上昇する。
直線Dは標本化周波数32kHzで4ビツト量子化
のDPCM伝送の場合で、差分の正負を伝送する
のに1ビツト要するため、4ビツト×32kHzの
PCM伝送と比べると、標本化周波数の1/2(16k
Hz)では、4ビツトのDPCMは3ビツトのPCM
と等価であり、S/Nは18dB(−6dB:1ビツト
相当低下)となる。以下6dB/OCTの傾きで
S/Nは上昇する。すなわち第1図の斜線部で示
すように、8kHz以下ではDPCM伝送の方がPCM
伝送よりS/Nの点で有利であるが、8kHz〜16k
Hzでは、逆にS/Nは劣化し、ダイナミツクレン
ジは狭くなる。
このようにPCM伝送方式では、ダイナミツク
レンジの周波数特性は周波数に依存せずフラツト
である。これは音声信号のようにスペクトルがレ
ベルの高い状態で全周波数領域の全体に広がる確
率が少ないことを考えると、冗長なコード方式で
ある。一方、DPCM方式は、同じ伝送ビツトレ
ートで比較すると、低域のダイナミツクレンジが
改善され、最も伝送効率の良いものであるが、そ
の反面高域のS/Nを犠牲にしなければならない
不都合がある。
次に第2図は本発明による適応的符号化装置の
ブロツク図を示す。第2図の入力端子1には音声
信号などの入力波形信号が標本化回路(図示せ
ず)を介して与えられ、A/D変換器2,3で
PCM信号に変換される。A/D変換器3の出力
は1標本区間遅延器5で1標本区間だけ遅延さ
れ、減算器4においてA/D変換器2の出力から
減算される。減算結果は、差分PCM信号として
出力端子6から導出される。すなわち隣り合う標
本値a,bの差分をとつて符号伝送するようにし
ている。
A/D変換器3はその変換動作の基準となる基
準電流入力端子を備えていて、この入力端子に制
御信号を与えることによつてA/D変換のゲイン
が制御される。制御信号は、入力波形信号からハ
イパスフイルター7で高域成分を取り出し、検波
回路8及び平滑回路9でそのエンベロープ情報を
検出することによつて形成される。入力信号中の
高域スペクトルが増大すると、制御信号のレベル
が高くなり、これによつてA/D変換器3のゲイ
ン(出力)が低下するように制御される。すなわ
ち、A/D変換器3のゲインをkとすると、第2
図の符号器は、隣り合うPCM信号の標本値a,
bに対してa−kbの差分演算を行つている。通
常はk=1で、a−bのDPCM伝送が行われる
が、入力信号中の高域成分が多くなると、kが0
に近づき、通常の線形(ストレート)PCM伝送
(aのみ伝送)が行われるようになつている。
第1図によつて定性的に説明すると、高域成分
が少ない入力状態では、直線Dをダイナミツクレ
ンジとするDPCM伝送が行われ、高域成分が増
えると、矢印Hで示すように直線BのPCM伝送
に移行し、これによつて高域においても高いS/
Nが確保される。このように第2図の符号器によ
れば、入力信号の高域成分のレベル情報から得ら
れる制御信号によつて、隣接したPCM信号間の
結合度を変更し、これによつて瞬時的なダイナミ
ツクレンジの周波数特性を変更し、高域の伝送信
号の劣化を補うことが可能になる。
なお第2図で減算器4がA/D変換器2の入力
側に設けられ、アナログレベルで差分演算が行わ
れるようにしてもよい。この場合、差分PCM符
号器または予測符号器として一般に周知のよう
に、A/D変換器2の出力の差分PCM信号が遅
延器を含む予測器または予測フイルタに与えら
れ、その出力の予測値がD/A変換器を介して上
記減算器に与えらえて入力信号との差分演算が行
われるように構成される。そして本発明に従つ
て、入力信号の高域スペクトルに応じて上記予測
値をD/A変換するD/A変換器のゲインが制御
されるように構成すれば、第2図と同様な信号電
力の帯域分散に応じてダイナミツクレンジが変更
されるシステムを得ることができる。
次に第3図は第2図の符号器に対応する復号器
の実施例を示す。第3図の入力端子10には第2
図の符号器によつて符号化されて伝送されたデイ
ジタル信号が与えられる。この入力デイジタル信
号は加算器11を経てD/A変換器12でアナロ
グ信号に変換される。D/A変換器12の出力は
A/D変換器13で再びデイジタル信号に変換さ
れてから、加算器11において入力デイジタル信
号に加えられる。A/D変換器13の変換動作に
よつて1標本区間の遅延が生じるから、加算器1
1では、1標本区間前の標本値に伝送された差分
値が加えられ、DPCMからPCMへの変換(エン
コード)が行われる。従つてD/A変換器12の
出力に連らなる出力端子14からは元のアナログ
信号が復号して得られる。
第2図の符号器と同様に、D/A変換器12の
出力がハイパスフイルター15に与えられて、高
域成分が抽出される。更に検波回路16及び平滑
回路17によつて高域成分のエンベロープ情報が
検出され、制御信号としてA/D変換器13のゲ
イン制御入力(基準電流入力)に与えられて、
A/D変換ゲインが制御される。この結果、加算
器11では、復号された1標本区間前の元の信号
b′と伝送された差分信号の現在値a′とに対して
a′+kb′の演算が行われる。高域成分が少ない場
合には、A/D変換器13のゲインkはほぼ1で
あり、加算器11はa′+b′の演算をしてDPCM→
PCMのエンコード処理を行う。高域成分が増加
すると、制御信号が増大してA/D変換器13の
ゲインkが0に近づき、伝送されたPCM信号
a′がそのままD/A変換器12においてアナログ
信号に復号される。
なお第3図の復号器をDPCM→PCMのエンコ
ードとしてのみ使用する場合には、加算器11の
PCM信号出力が出力端子18から導出される。
第4図は第3図の復号器において平滑回路17
の出力にサンプルホールド回路S/H19を設け
たものである。このサンプルホールド回路19は
システムの標本化パルスによつて動作され、次段
のA/D変換器13が入力読取中のときにゲイン
制御入力を固定して変換精度を高める働きをす
る。
第5図は第3図の復号器において平滑回路17
の出力にダイオードD及び抵抗Rから成るリミツ
ター回路20を設けたものである。第3図のハイ
パスフイルター15、検波回路16及び平滑回路
17から成るゲイン制御回路(帰還路)の利得k
が1を越えると、差分の累積が正しく行われなく
なるので、kが最大で1になるようにリミツター
回路20によつて制御電圧が制限されている。
第6図は第3図の復号器の更に別の実施例を示
している。この実施例では、伝送される符号信号
は差分PCM−PCM−和分PCMの間を変化する。
このためA/D変換器13の出力の入力に対する
ゲインkが、伝送信号から得られる制御信号によ
つて+1〜0〜−1の間で変化するように制御さ
れる。
第6図で、第3図と同様に形成された高域レベ
ル情報を含む制御信号(平滑回路17の出力)は
VCA23にゲイン制御信号として与えられる。
このVCA23の入力には、D/A変換器12の
出力(復号されたアナログ信号)が加算器24を
介して供給され、上記ゲイン制御信号によつてゲ
イン(振巾)制御されたVCA出力が得られる。
VCA23の利得は、ゲイン制御入力が小さいと
き0に近づき、ゲイン制御入力が大きくなると、
すなわち伝送信号の高域成分が多くなると、大き
くなる。VCA出力は帰還回路25を介して入力
の加算器24に負帰還される。この負帰還によつ
てVCA23の利得が最大2以上にならないよう
に調整される。VCA23の出力は加算器26に
与えられ、元のアナログ信号(ゲイン1)と逆相
で加算される。従つて加算器26の出力からはゲ
インが+1〜−1に制御されたアナログ信号が得
られる。
この信号は第3図と同様にA/D変換器13を
通つて加算器11に与えられ、伝送された符号信
号との加算(kが0〜1の間)または減算(kが
−1〜0の間)が行われる。これによつて差分
PCM−PCM−和分PCMの間を変化するように
符号化されて伝送されて来た端子10の入力デイ
ジタル信号が通常のPCM信号に変換され、更に
D/A変換器12によつて伝送前のアナログ信号
に復号される。
第6図の復号器に対応する符号器は、第6図の
フイードバツク路13,15,16,17,2
3,24,25,26を第2図のフイードフオワ
ード路3,7,8,9に置き換えたものである。
この構成の符号器では、入力アナログ信号中に高
域成分が少ないときは、第2図の減算器4に与え
られる信号kbがほぼbとなつて差分PCMへ符号
化が行われ、高域成分が増えるとkが0に近ずい
てPCMへの符号化が行われる。更に高域成分が
増えるとkが−1に近づいて和分PCMへの符号
化が行われる。
第1図によつてこの動作を説明すると、通常は
直線Dのダイナミツクレンジを持つ差分PCM伝
送が行われ、高域が増えると直線Bのダイナミツ
クレンジを持つPCM伝送に変化され、更に高域
が増大すると直線Eのダイナミツクレンジを持つ
和分PCM伝送に変化される。この結果、高域の
ダイナミツクレンジが更に拡大される。
第7図は線形PCM信号から差分PCM信号にエ
ンコードする場合の符号変換器(エンコーダ)の
実施例を示す。第7図の入力端子27には例えば
13ビツトの線形PCM信号が与えられる。この
PCM信号は減算器28で差分演算されてから、
ビツト削減回路29を通じて4ビツト差分PCM
信号として出力端子30に導出される。差分
PCM信号は加算器31を通じてD/A変換器3
2に与えられ、アナログ信号に変換されてから、
更にA/D変換器33でデイジタル信号に変換さ
れる。A/D変換器33の出力は加算器31に与
えられて、4ビツト差分PCM信号と加えられる。
D/A変換器32では変換処理によつて1標本区
間の遅延が生ずるから、加算器31の出力には、
加算によつて差分PCM信号を線形PCM信号に直
したデイジタル情報が得られ、しかもこの情報に
は出力端子30に生ずる4ビツト差分PCM信号
(実際に伝送される信号)の量子化誤差分が含ま
れている。この情報は一種の予測値としてA/D
変換器33を介して減算器28に与えられ、減算
器28において入力の線形PCM信号が減算され、
差分PCM信号へのエンコーデイングが行われる。
また第7図の符号変換器においては、第2図及
び第3図の符号器及び復号器と同様に、伝送信号
の高域レベル情報がハイパスフイルター34、検
波回路35及び平滑回路36を通じて検出され、
検出された高域レベル情報でもつてA/D変換器
33のゲインが制御される。この結果、高域大レ
ベル信号については、減算器28の減算入力が実
質的に零になり、PCM→DPCMへの変換が行わ
れなくなる。
第7図の符号変換器(エンコーダ)は、本来伝
送ビツトレートを変更するためのものであるが、
符号器または復号器としても使用できる。符号器
の場合には、入力端子27の前にA/D変換器が
設けられる。また復号器の場合には、出力端子3
0の後にD/A変換器が設けられる。
第8図は本発明による符号器及び復号器を備え
る符号伝送システムに振巾圧伸システムを導入し
た実施例を示すブロツク図である。
第8図の入力端子39には伝送すべきアナログ
波形信号が与えられる。この波形信号はハイパス
フイルター40を通つてプリエンフアシスされて
から、サンプルホールド回路41で標本化され
る。標本値はA/D変換器42でPCM信号に変
換される。このA/D変換器42は逐次比較型で
あつて、コンパレータ43、逐次比較レジスタ4
4及びD/A変換器45でもつて構成されてい
る。コンパレータ43はサンプルホールド回路4
1の出力標本値とD/A変換器45の出力とを比
較して大小関係に応じた出力“1”また“0”を
発生する。この出力は逐次比較レジスタ44の
MSBから順に蓄積され、レジスタ44の出力が
D/A変換器45でアナログレベルに変換され、
コンパレータ43に比較信号として与えられる。
A/D変換器42の逐次比較ループはレジスタ4
4の桁数分作動し、これによつて必要なビツト数
のPCM信号に変換する作業が行われる。
A/D変換器42の出力は第7図と同様なダイ
ナミツクレンジ可変形のPCM→DPCMエンコー
ダ46に与えられ、ビツト数が削減された差分
PCM信号に変換される。なおエンコーダ46の
構成要素には第7図と同じ符号が付されている。
エンコーダ46においてPCM→DPCMの変換
制御を行つている高域レベル検出部の出力(平滑
回路36の出力)は、A/D変換器42内のD/
A変換器45のゲインを制御するためにも用いら
れる。このゲイン制御によつて、伝送信号中の高
域成分が多いときには、D/A変換器45の出力
振巾が増大し、従つて、サンプルホールド回路4
1の出力の標本値は振巾圧縮されてPCM信号に
変換される。つまりA/D変換器42は伝送信号
の高域レベルに応じてその分解能が可変される適
応形非線形量子化器として動作する。高域大レベ
ル入力に対する量子化ステツプは圧縮によつて等
価的に細かくなり、エンコーダ46による高域の
S/N改善(ダイナミツクレンジの拡大)と相俟
つて伝送性能は更に改善される。
エンコーダ46の出力の差分PCM信号は端子
30から伝送路47を通つて受信側または復調側
に伝送される。伝送路47は、例えばVTRなど
の磁気記録再生系または有線若しくは無線の通信
線路などである。
伝送路47を通つた信号は端子10から復号器
48に与えられる。この復号器48は、第3図と
ほぼ同一であり、同じ要素には同じ符号が付され
ている。なお第8図ではD/A変換器12が伸長
器としても動作するので、第3図と同じ機能の
D/A変換器12が別に設けられている点が第3
図と相違する。DPM→PCMの復号器としての動
作は第3図と同じであつて、平滑回路17の出力
の高域レベルを代表する制御信号でもつてA/D
変換器13のゲインが制御される。これと共に平
滑回路17の出力がD/A変換器12のゲイン制
御入力にも与えられ、これによつて高域大レベル
信号についてはD/A変換器12のゲインが大と
なつて伝送入力側の圧縮に対応した振巾伸長が行
われる。復号器48の出力はデイエンフアシス用
のローパスフイルター49を通つて出力端子50
に導出される。
なお第8図において、伝送入力側の適応形非線
形A/D変換器42及び伝送出力側のD/A変換
器12が瞬時圧縮及び瞬時伸長の機能を備えても
よい。この場合、例えば圧縮器としては第8図の
ハイパスフイルタ34またはD/A変換器32の
出力の両波整流信号がゲイン制御信号としてD/
A変換器45に与えられる。これによつてD/A
変換器45が掛算器(2乗演算器)として動作
し、A/D変換器42は伝送信号の全帯域または
高域についても1/2乗圧縮を行う。また伝送出力
側の瞬時伸長器も同様にD/A変換器を2乗演算
器として動作させることにより構成できる。
発明の効果 上述した本発明の適応的符号化装置及び復号装
置によれば、伝送信号電力(スペクトル)の帯域
分散に応答して、例えば、差分PCMから線形
PCMに移行する符号伝送を行うことができる。
すなわち、例えば、通常は差分PCMでもつて低
域のS/Nが良く、ダイナミツクレンジが広い伝
送が行われ、高域信号電力が大になると線形
PCM伝送が行われ、これによつて、差分PCM特
有の高域のS/N劣化またはダイナミツクレンジ
の縮減が補われる。従つて、伝送系の瞬時ダイナ
ミツクレンジを適応的に変更して、低ビツトレー
トの伝送系でも高域信号の伝送を低S/Nで行う
ことができるから、例えば音声信号を伝送する場
合、聴感上高域信号が入つたときの歪感を少なく
することができる。
【図面の簡単な説明】
第1図は種々の符号伝送方式のダイナミツクレ
ンジの周波数特性を示すグラフ、第2図〜第8図
は本発明の実施例を示し、第2図は適応的符号の
ブロツク図、第3図は第2図に示す適応的符号器
によつて符号化された適応的符号化信号の復号器
のブロツク図、第4図及び第5図は夫々第3図の
復号器の変形例を示すブロツク図、第6図は復号
器の別の実施例を示すブロツク図、第7図は適応
的符号器及びその復号器として使用し得る符号変
換器を示すブロツク図、第8図は本発明による適
応的符号器及びその符号器を備える符号伝送シス
テムに振巾圧伸システムを導入した場合のブロツ
ク図である。 なお図面に用いられた符号において、 2,3,13……A/D変換器、4……減算
器、5……1標本区間遅延器、7,15……ハイ
パスフイルター、8,16……検波回路、9,1
7……平滑回路、11……加算器、12……D/
A変換器、28……減算器、31……加算器、3
2……D/A変換器、33……A/D変換器、3
4……ハイパスフイルター、35……検波回路、
36……平滑回路である。

Claims (1)

  1. 【特許請求の範囲】 1 アナログ信号の各標本値を表す入力信号の各
    標本値に係数を乗算した乗算値を求める乗算手段
    と、 上記各標本値とその標本値に隣合う標本値に上
    記係数を乗算した上記乗算値との減算を行つてこ
    の減算結果を出力する演算手段と、 上記アナログ信号の高域成分のレベルが大きい
    ときに上記高域成分のS/N比を改善するため
    に、上記高域成分のレベル情報から得られる制御
    信号に応じて上記係数の値を変化させるように制
    御する制御手段とを設け、 上記演算手段の減算結果の各値をPCM信号と
    して伝送することを特徴とする適応的符号化装
    置。 2 アナログ信号の各標本値を表す入力信号の各
    標本値とその標本値の予測値との減算を行つてこ
    の減算結果を出力する演算手段と、 上記演算手段の減算結果が供給され、この減算
    結果の各値と、上記減算結果の各値に係数が乗算
    されかつ1標本区間単位で遅延された乗算値とか
    ら上記予測値を求めて、上記演算手段に供給する
    予測手段と、 上記アナログ信号の高域成分のレベルが大きい
    ときに上記高域成分のS/N比を改善するため
    に、上記高域成分のレベル情報から得られる制御
    信号に応じて上記係数の値を変化させるように制
    御する制御手段とを設け、 上記演算手段の減算結果の各値をPCM信号と
    して伝送することを特徴とする適応的符号化装
    置。
JP57167965A 1982-09-27 1982-09-27 適応的符号化装置 Granted JPS5957539A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57167965A JPS5957539A (ja) 1982-09-27 1982-09-27 適応的符号化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57167965A JPS5957539A (ja) 1982-09-27 1982-09-27 適応的符号化装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5872992A Division JP2508498B2 (ja) 1992-02-13 1992-02-13 符号変換器

Publications (2)

Publication Number Publication Date
JPS5957539A JPS5957539A (ja) 1984-04-03
JPH0439812B2 true JPH0439812B2 (ja) 1992-06-30

Family

ID=15859316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57167965A Granted JPS5957539A (ja) 1982-09-27 1982-09-27 適応的符号化装置

Country Status (1)

Country Link
JP (1) JPS5957539A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60237738A (ja) * 1984-05-11 1985-11-26 Sony Corp デイジタル信号伝送装置
IL135630A0 (en) * 1997-12-08 2001-05-20 Mitsubishi Electric Corp Method and apparatus for processing sound signal

Also Published As

Publication number Publication date
JPS5957539A (ja) 1984-04-03

Similar Documents

Publication Publication Date Title
CA1218157A (en) Analog and digital signal apparatus
US4751736A (en) Variable bit rate speech codec with backward-type prediction and quantization
US4685115A (en) Apparatus for transmitting digital signals
US4633483A (en) Near-instantaneous companding PCM involving accumulation of less significant bits removed from original data
JPS59148417A (ja) デイジタル・ダイナミツク・レンジ・コンバ−タ
JPS59223032A (ja) ディジタル信号伝送装置
US5701124A (en) 1-bit signal processing apparatus capable of amplitude modulation and recording or reproducing apparatus having loaded thereon the signal processing apparatus
EP0783207B1 (en) digital signal processing method and apparatus
KR930009436B1 (ko) 파형부호화/복호화 장치 및 방법
US4783792A (en) Apparatus for transmitting digital signal
JP3334413B2 (ja) ディジタル信号処理方法及び装置
US5793316A (en) Digital signal processing method and apparatus
JPH0439812B2 (ja)
US5946402A (en) Signal processing device for processing sound quality, and recording apparatus, reproducing apparatus and mixing apparatus provided with the signal processing device applied thereto
JPH02131038A (ja) 信号伝送装置
US7068196B2 (en) Digital signal processing device and digital signal processing method
JP2508498B2 (ja) 符号変換器
JPH0319734B2 (ja)
JPS58117741A (ja) 信号処理回路
JPS5921144A (ja) 信号伝送方式およびその装置
JPH061903B2 (ja) 信号伝送装置
JPS5866440A (ja) 波形符号化方式
US7098816B2 (en) Tri-state delta codec method and system
JP2653069B2 (ja) ディジタル信号伝送装置
JPS5919428A (ja) 信号処理回路