JP2006173615A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006173615A5 JP2006173615A5 JP2005358376A JP2005358376A JP2006173615A5 JP 2006173615 A5 JP2006173615 A5 JP 2006173615A5 JP 2005358376 A JP2005358376 A JP 2005358376A JP 2005358376 A JP2005358376 A JP 2005358376A JP 2006173615 A5 JP2006173615 A5 JP 2006173615A5
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- substrate
- die
- power supply
- circuit die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (10)
- 第1の基板および前記第1の基板の一部分を覆って形成された第1の電源導体を有する第1の集積回路のダイと、
第2の基板および前記第2の基板の一部分を覆って形成された第2の電源導体を有する第2の集積回路のダイとを備え、
前記第2の集積回路のダイが、前記第1の集積回路のダイに積み重ねられかつ少なくとも部分的に重なり合っており、
前記第1の集積回路のダイの前記第1の電源導体が、前記第2の集積回路の前記第2の基板に導通可能に結合され、
前記第2の集積回路に関連する電源電流が、前記第1の集積回路のダイの前記第1の電源導体を介して前記第2の基板を通る基板導通によって担持される、
集積回路。 - 前記第1の集積回路のダイに関連する電源電流が、前記第1の基板を通る基板導通によって担持される請求項1に記載の集積回路。
- 第3の基板および前記第3の基板の一部分を覆って形成された第3の電源導体を有する少なくとも1つの追加の集積回路のダイをさらに備え、前記第3の集積回路のダイが前記第2の集積回路のダイに積み重ねられかつ少なくとも部分的に重なり合っている請求項1に記載の集積回路。
- 前記第1および第2の集積回路のダイが、N個の積み上げられた集積回路のダイのうちの2つであり、ここでNは2より大きく、かつ積重ねの底部のダイを除く各ダイが、下側のダイの電源導体を介して基板導通により電源電流を担持する請求項1に記載の集積回路。
- 前記第1の集積回路のダイの前記第1の電源導体が、前記第2の集積回路のダイの前記第2の基板に、前記第1の電源導体と前記第2の基板の間に配置された導電性付加物を介して結合されている請求項1に記載の集積回路。
- 前記第2の集積回路のための前記電源電流が、前記第1の集積回路のダイの前記第1の電源導体を介して第2の基板を通る基板導通により担持され、VSS電源電流およびVDD電源電流の1つを含む請求項1に記載の集積回路。
- 積み重ねて配置された複数の集積回路のダイを備え、
前記積重ねの底部のダイを除く前記各ダイが、下側のダイの電源導体を介して基板導通によりその電源電流を担持する、
集積回路。 - 積み重ねて配置された複数の集積回路のダイを備え、
前記積重ねの頂部のダイを除く任意のダイが、それ自身および追加のダイ少なくとも1つのための電流を基板導通により担持する、
集積回路。 - 積重ねダイ式集積回路に供給電流を与えるための方法であって、前記集積回路が、少なくとも第1の集積回路のダイと第2の集積回路のダイとを備え、前記第1の集積回路のダイが、第1の基板と前記第1の基板の一部分を覆って形成された第1の電源導体とを有し、前記第2の集積回路のダイが、第2の基板と前記第2の基板の一部分を覆って形成された第2の電源導体とを有し、前記第2の集積回路のダイが前記第1の集積回路のダイに積み重ねられかつ少なくとも部分的に重なり合っており、
前記第1の集積回路のダイの前記第1の電源導体を前記第2の集積回路のダイの前記第2の基板に導通可能に結合する工程と、
前記第2の集積回路のダイに関連する電源電流を前記第1の集積回路のダイの前記第1の電源導体を介して前記第2の基板を通る基板導通により担持する工程とを備える
方法。 - 第1の基板および前記第1の基板の一部分を覆って形成された第1の電源導体を有する第1の集積回路のダイと、
第2の基板および前記第2の基板の一部分を覆って形成された第2の電源導体を有する第2の集積回路のダイとを備え、
前記第2の集積回路のダイが、前記第1の集積回路のダイに積み重ねられかつ少なくとも部分的に重なり合っており、
前記第2の集積回路のための電源電流が、前記第1の集積回路のダイの前記第1の電源導体を介して前記第1および第2の基板を通る基板導通によって担持される、
集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/010,721 US7400047B2 (en) | 2004-12-13 | 2004-12-13 | Integrated circuit with stacked-die configuration utilizing substrate conduction |
US11/010,721 | 2004-12-13 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012207994A Division JP2013033981A (ja) | 2004-12-13 | 2012-09-21 | 基板導通を利用した積重ねダイ式の構成をもつ集積回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006173615A JP2006173615A (ja) | 2006-06-29 |
JP2006173615A5 true JP2006173615A5 (ja) | 2008-10-02 |
JP5361114B2 JP5361114B2 (ja) | 2013-12-04 |
Family
ID=36582845
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005358376A Expired - Fee Related JP5361114B2 (ja) | 2004-12-13 | 2005-12-13 | 基板導通を利用した積重ねダイ式の構成をもつ集積回路 |
JP2012207994A Pending JP2013033981A (ja) | 2004-12-13 | 2012-09-21 | 基板導通を利用した積重ねダイ式の構成をもつ集積回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012207994A Pending JP2013033981A (ja) | 2004-12-13 | 2012-09-21 | 基板導通を利用した積重ねダイ式の構成をもつ集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7400047B2 (ja) |
JP (2) | JP5361114B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7623365B2 (en) | 2007-08-29 | 2009-11-24 | Micron Technology, Inc. | Memory device interface methods, apparatus, and systems |
US8106520B2 (en) | 2008-09-11 | 2012-01-31 | Micron Technology, Inc. | Signal delivery in stacked device |
US8063491B2 (en) * | 2008-09-30 | 2011-11-22 | Micron Technology, Inc. | Stacked device conductive path connectivity |
CN202758883U (zh) | 2009-05-26 | 2013-02-27 | 拉姆伯斯公司 | 堆叠的半导体器件组件 |
KR102526614B1 (ko) * | 2017-10-31 | 2023-04-27 | 엘지디스플레이 주식회사 | 게이트 드라이버와 이를 포함한 전계 발광 표시장치 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5655067A (en) * | 1979-10-11 | 1981-05-15 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit device |
EP0262530B1 (de) * | 1986-09-23 | 1993-06-23 | Siemens Aktiengesellschaft | Halbleiterbauelemente mit Leistungs-MOSFET und Steuerschaltung |
US4947228A (en) | 1988-09-20 | 1990-08-07 | At&T Bell Laboratories | Integrated circuit power supply contact |
JPH03120052U (ja) * | 1990-03-23 | 1991-12-10 | ||
JPH0586216A (ja) * | 1991-09-27 | 1993-04-06 | Tonen Chem Corp | 多孔性プラスチツクフイルムの製造方法 |
US5532512A (en) * | 1994-10-03 | 1996-07-02 | General Electric Company | Direct stacked and flip chip power semiconductor device structures |
US5731709A (en) * | 1996-01-26 | 1998-03-24 | Motorola, Inc. | Method for testing a ball grid array semiconductor device and a device for such testing |
US5973396A (en) * | 1996-02-16 | 1999-10-26 | Micron Technology, Inc. | Surface mount IC using silicon vias in an area array format or same size as die array |
DE19635582C1 (de) * | 1996-09-02 | 1998-02-19 | Siemens Ag | Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern |
JPH10223835A (ja) * | 1997-02-05 | 1998-08-21 | Hitachi Ltd | 半導体装置とその製造方法 |
US6184585B1 (en) * | 1997-11-13 | 2001-02-06 | International Rectifier Corp. | Co-packaged MOS-gated device and control integrated circuit |
JP3563604B2 (ja) * | 1998-07-29 | 2004-09-08 | 株式会社東芝 | マルチチップ半導体装置及びメモリカード |
US6122187A (en) * | 1998-11-23 | 2000-09-19 | Micron Technology, Inc. | Stacked integrated circuits |
KR20000057810A (ko) * | 1999-01-28 | 2000-09-25 | 가나이 쓰토무 | 반도체 장치 |
US6586266B1 (en) * | 1999-03-01 | 2003-07-01 | Megic Corporation | High performance sub-system design and assembly |
JP3779524B2 (ja) * | 2000-04-20 | 2006-05-31 | 株式会社東芝 | マルチチップ半導体装置及びメモリカード |
US6444576B1 (en) * | 2000-06-16 | 2002-09-03 | Chartered Semiconductor Manufacturing, Ltd. | Three dimensional IC package module |
US6594153B1 (en) * | 2000-06-27 | 2003-07-15 | Intel Corporation | Circuit package for electronic systems |
US20020074637A1 (en) * | 2000-12-19 | 2002-06-20 | Intel Corporation | Stacked flip chip assemblies |
US6635970B2 (en) * | 2002-02-06 | 2003-10-21 | International Business Machines Corporation | Power distribution design method for stacked flip-chip packages |
JP2005011986A (ja) * | 2003-06-19 | 2005-01-13 | Sanyo Electric Co Ltd | 半導体装置 |
TW200522293A (en) | 2003-10-01 | 2005-07-01 | Koninkl Philips Electronics Nv | Electrical shielding in stacked dies by using conductive die attach adhesive |
US7422930B2 (en) | 2004-03-02 | 2008-09-09 | Infineon Technologies Ag | Integrated circuit with re-route layer and stacked die assembly |
US7129572B2 (en) * | 2004-08-18 | 2006-10-31 | Chung-Cheng Wang | Submember mounted on a chip of electrical device for electrical connection |
-
2004
- 2004-12-13 US US11/010,721 patent/US7400047B2/en not_active Expired - Fee Related
-
2005
- 2005-12-13 JP JP2005358376A patent/JP5361114B2/ja not_active Expired - Fee Related
-
2012
- 2012-09-21 JP JP2012207994A patent/JP2013033981A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008511172A5 (ja) | ||
TW200711018A (en) | Microfeature assemblies including interconnect structures and methods for forming such interconnect structures | |
EP1798778A3 (en) | Integrated thin-film solar cell and method of manufacturing the same | |
JP2010074125A5 (ja) | ||
DE602006018643D1 (de) | Elektrisch programmierbare schmelzverbindung | |
TW200735281A (en) | Phase change memory devices and their methods of fabrication | |
JP2007523481A5 (ja) | ||
JP2009278078A5 (ja) | ||
TW200723463A (en) | Chip package and coreless package substrate thereof | |
JP2007059916A5 (ja) | ||
TW200725824A (en) | A package structure with a plurality of chips stacked each other | |
SG148131A1 (en) | Method of assembling a silicon stacked semiconductor package | |
JP2006173615A5 (ja) | ||
TW200715548A (en) | Integrated inductor | |
TW200627653A (en) | Interconnection structure through passive component | |
JP2007194663A5 (ja) | ||
TW200642550A (en) | Power module package structure | |
GB2444467A (en) | Stackable wafer or die packaging with enhanced thermal and device performance | |
CN103620766B (zh) | 用于无芯基板的原位建立针栅阵列及其制造方法 | |
JP2008527424A5 (ja) | ||
TW200610470A (en) | Method for fabricating electrical connecting member of circuit board | |
TW201130108A (en) | High-density integrated circuit module structure | |
WO2009061789A3 (en) | Methods of forming magnetic vias to maximize inductance in integrated circuits and structures formed thereby | |
WO2005104814A3 (en) | Composite ground shield for passive components in a semiconductor die | |
TW200610466A (en) | Method for fabricating conductive bumps of a circuit board |