JP2006173358A

JP2006173358A - 半導体集積回路

Info

Publication number: JP2006173358A
Application number: JP2004363752A
Authority: JP
Inventors: Atsushi Takahashi; 厚高橋
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-12-16
Filing date: 2004-12-16
Publication date: 2006-06-29

Abstract

【課題】半導体集積回路のサイズを大きくすること無く、異なる電源間のノイズを低減させることの出来る半導体集積回路を提供することを目的とする。
【解決手段】コーナーセル１０３において電源配線の分離，保護，半導体集積回路内への出力を行うことにより、半導体集積回路のサイズを大きくすること無く、異なる電源間のノイズを低減させることができる。また、コーナーセルにおいてコントロール信号配線の切断を行うことにより、半導体集積回路のサイズを小さくすることができる。
【選択図】図１

Description

本発明は、少なくとも２つ以上の異なる電源電圧が入力される半導体集積回路に関するものである。

図１３，図１４を用いて従来の半導体集積回路の電源分離について説明する。
図１３は従来の２つの電源を電源分離する半導体集積回路の構成図，図１４は従来の３つの電源を電源分離する半導体集積回路の構成図である。

一般に、半導体集積回路に使用電源電圧が異なる信号が入出力される場合は、従来の半導体集積回路においては、図１３に示すように、第１の接地電源配線１０１と第２の接地電源配線１０６及び第１の駆動電源配線１０２と第２の駆動電源配線１０５を分離させる専用の分離セル１０７を入出力セルとして使用し、それぞれの電源配線を切り離すことによってノイズ対策を行っていた。

また、半導体集積回路上にアナログ回路とディジタル回路が混在された半導体集積回路においては、ディジタル回路のオンオフによるノイズがアナログ回路に影響を与えてしまい、アナログ回路の特性劣化を招く恐れがある。

このために、従来の半導体集積回路においては、図１４に示すように、分離セル１１０および保護回路１１４を入出力セルとして使用することによってノイズ対策を行っていた。分離セル１１０は、ディジタル回路の第１の接地電源配線１０１，アナログ回路の第２の接地電源配線１０６および第３の接地電源配線１１６を分離させ、ディジタル回路の第１の駆動電源配線１０２，アナログ回路の第２の駆動電源配線１０５および第３の駆動電源配線１１５を分離させ、第１の駆動電源配線１０２と第２の駆動電源配線１０５間、第１の接地電源配線１０１と第２の接地電源配線１０６間、第２の駆動電源配線１０５と第３の駆動電源配線１１５間、第２の接地電源配線１０６と第３の接地電源配線１１６間、第３の駆動電源配線１１５と第１の駆動電源配線１０２間、第３の接地電源配線１１６と第１の接地電源配線１０１間をダイオードによって静電気放電から保護する機能を有している。保護回路１１４は、第１の駆動電源配線１０２と第２の接地電源配線１０６間、第２の駆動電源配線１０５と第３の接地電源配線１１６間、第３の駆動電源配線１１５と第１の接地電源配線１０１間、第１の接地電源配線１０１と第２の駆動電源配線１０５間、第２の接地電源配線１０６と第３の駆動電源配線１１５間を各々ダイオードによって静電気放電から保護する。

セル１１００は第１の駆動電源配線１０２と第１の接地電源配線１０１、あるいは第３の接地電源配線１１６と第３の駆動電源配線１１５を引き出し、図１４に示すように半導体集積回路内部を通って保護回路１１４と接続している（前記セル１１００は駆動電源セルや接地電源とみなしてもよい）。

その他にも、異なる駆動電源と接地電源の間にキャパシタを設けた専用のセルを使用することによってノイズ対策を行う技術もあった（例えば、特許文献１参照）。
また、ダイオードによって静電気放電から保護する保護回路としては特許文献２記載の内容の回路が一例として挙げられる。
特開平５−１９０６７０号公報特許第２５４９７４１号公報

上述のように従来の半導体集積回路においては、ノイズを低減させる為にディジタル回路とアナログ回路の接地電源と駆動電源を分離させる分離セルや異なる駆動電源や接地電源の間にダイオードによって静電気放電から保護する保護回路が必要となり、半導体集積回路のサイズが大きくなってしまうという問題点があった。

本発明は上記問題点を解決するものであって、半導体集積回路のサイズを大きくすること無く、異なる電源間のノイズを低減させ、静電気放電から保護することの出来る半導体集積回路を提供することを目的とする。

上記目的を達成するために、本発明の請求項１記載の半導体集積回路は、少なくとも２組以上の駆動電源配線及び接地電源配線を有する半導体集積回路であって、電源分離用コーナーセルを有し、前記電源分離用コーナーセルが１組の駆動電源配線及び接地電源配線と他の１組の駆動電源配線及び接地電源配線を電気的に分離することを特徴とする。

請求項２記載の半導体集積回路は、少なくとも２組以上の駆動電源配線及び接地電源配線を有する半導体集積回路であって、電源分離用コーナーセルを有し、前記電源分離用コーナーセルが、１組の駆動電源配線及び接地電源配線と他の１組の駆動電源配線及び接地電源配線を電気的に電源分離し、さらに、前記一方の駆動電源配線と前記他方の駆動電源配線を静電気放電から保護する第１の保護回路と前記一方の接地電源配線と前記他方の接地電源配線を静電気放電から保護する第２の保護回路とを備えることを特徴とする。

請求項３記載の半導体集積回路は、少なくとも２組以上の駆動電源配線及び接地電源配線を有する半導体集積回路であって、電源分離用コーナーセルを有し、前記電源分離用コーナーセルが、１組の駆動電源配線及び接地電源配線と他の１組の駆動電源配線及び接地電源配線を電気的に電源分離し、さらに、前記一方の組の駆動電源配線と前記他方の組の接地電源配線を静電気放電から保護する第３の保護回路と前記一方の組の接地電源配線と前記他方の組の駆動電源配線を静電気放電から保護する第４の保護回路とを備えることを特徴とする。

請求項４記載の半導体集積回路は、請求項２記載の半導体集積回路において、前記第１の駆動電源を静電気放電から保護する第５の保護回路と前記第１の接地電源を静電気放電から保護する第６の保護回路、あるいは前記第２の駆動電源を静電気放電から保護する第５の保護回路と前記第２の接地電源を静電気放電から保護する第６の保護回路を有し、前記第５の保護回路と前記第６の保護回路に電気的に接続可能とするために、入力端子を設けたことを特徴とする。

請求項５記載の半導体集積回路は、請求項３記載の半導体集積回路において、前記第１の駆動電源を静電気放電から保護する第５の保護回路と前記第１の接地電源を静電気放電から保護する第６の保護回路、あるいは前記第２の駆動電源を静電気放電から保護する第５の保護回路と前記第２の接地電源を静電気放電から保護する第６の保護回路を有し、前記第５の保護回路と前記第６の保護回路に電気的に接続可能とするために、入力端子を設けたことを特徴とする。

請求項６記載の半導体集積回路は、少なくとも２組以上の駆動電源配線及び接地電源配線を有する半導体集積回路であって、電源分離用コーナーセルを有し、前記電源分離用コーナーセルが、１組の駆動電源配線及び接地電源配線と他の１組の駆動電源配線及び接地電源配線を電気的に電源分離し、さらに、前記一方の駆動電源配線と前記他方の駆動電源配線を保護する第１の保護回路，前記一方の接地電源配線と前記他方の接地電源配線を静電気放電から保護する第２の保護回路，前記一方の組の駆動電源配線と前記他方の組の接地電源配線を静電気放電から保護する第３の保護回路ならびに前記一方の組の接地電源配線と前記他方の組の駆動電源配線を静電気放電から保護する第４の保護回路とを備えることを特徴とする。

請求項７記載の半導体集積回路は、少なくとも２種類以上のコントロール信号配線を有する半導体集積回路であって、コントロール切断セルを有し、前記コントロール切断セルが１本のコントロール信号配線と他の１本のコントロール信号配線を電気的に分離することを特徴とする。

以上により、半導体集積回路のサイズを大きくすること無く、異なる電源間のノイズを低減させ、静電気放電から保護することのできる半導体集積回路を提供することができる。

本発明によれば、コーナーセルにおいて電源配線の分離，保護を行うことにより、半導体集積回路のサイズを大きくすること無く、異なる電源間のノイズを低減させ、静電気放電から保護することができる。また、コーナーセルにおいてコントロール信号配線の切断を行うことにより、半導体集積回路のサイズを小さくすることができる。

以下、本発明の実施の形態を、図面を参照しながら説明する。
（実施の形態１）
図１は実施の形態１における半導体集積回路の構成図で、使用電源電圧が２系統あり、コーナー部で電源分離可能な場合の本発明の図である。コーナー部とは、半導体集積回路の四隅に存在する領域であって、かつ半導体集積回路の機能的部分であるディジタル回路、及びアナログ回路と異なる領域を指し、コーナーセルとは、当該コーナー部に存在するセルを指す。従来、コーナーセル内部には接地電源配線、駆動電源配線とセルのコントロール信号配線が引き回されているだけのものであった。

図１において、コーナーセル１０３内部で第１の駆動電源配線１０２と第２の駆動電源配線１０５を電源分離し、かつ第１の接地電源配線１０１と第２の接地電源配線１０６を分離することによって、従来必要であったスペース１０４の電源分離セル１０７が不必要となり、必要な入出力セルの数を削減できるため、結果としてチップサイズを小さくすることが可能となり、半導体集積回路のサイズを大きくすること無く、異なる電源間のノイズを低減させ、静電気放電から保護することができる半導体集積回路を提供することができる。

なお、図１において、コーナーセル１０３は左下に配置されているが、図１は一例であって、電源分離セル１０７が隣り合わせるコーナーセル内部に分離機能を持たせることが重要であり、電源分離セル１０７が隣り合わせる左上、左下、右上、右下のどの辺のコーナーセルに分離する機能を持たせてもよい。
（実施の形態２）
図２は実施の形態２における半導体集積回路の構成図で、ディジタル回路とアナログ回路があり、コーナー部にて第１の駆動電源配線１０２と第２の駆動電源配線１０５、さらに第１の接地電源配線１０１と第２の接地電源配線１０６を電源分離し、第１の駆動電源配線１０２と第２の駆動電源配線１０５を静電気放電から保護する保護回路Ａと第１の接地電源配線１０１と第２の接地電源配線１０６を静電気放電から保護する保護回路Ｂを内部に組み込んだ場合の本発明の図である。

図２において、コーナーセル１０８内部で第１の駆動電源配線１０２と第２の駆動電源配線１０５を電源分離かつ静電気放電から保護する保護回路Ａと第１の接地電源配線１０１と第２の接地電源配線１０６を電源分離かつ静電気放電から保護する保護回路Ｂを内蔵させることによって、従来電源分離セルがあったスペース１０４に、第１の駆動電源配線１０２と第２の駆動電源配線１０５を分離かつ静電気放電から保護する保護回路Ａと第１の接地電源配線１０１と第２の接地電源配線１０６を分離かつ静電気放電から保護する保護回路Ｂを内蔵した電源分離セル１１０が不必要となり、必要な入出力セルの数を削減できるため、結果としてチップサイズを小さくすることが可能となり、半導体集積回路のサイズを大きくすること無く、異なる電源間のノイズを低減させ、静電気放電から保護することができる半導体集積回路を提供することができる。

なお、図２において、コーナーセル１０８は左下に配置されているが、図２は一例であって電源分離セルが隣り合わせるコーナーセル内部に電源分離し静電気放電から保護する機能を持たせることが重要であり、電源分離セル１１０が隣り合わせる左上、左下、右上、右下のどの辺のコーナーセルに分離する機能を持たせてもよい。
（実施の形態３）
図３は実施の形態３における半導体集積回路の構成図であり、ディジタル回路とアナログ回路があり、コーナー部にて第１の駆動電源配線１０２と第２の駆動電源配線１０５、さらに第１の接地電源配線１０１と第２の接地電源配線１０６を電源分離し、第１の駆動電源配線１０２と第２の接地電源配線１０６を静電気放電から保護する保護回路Ｄ、さらに第１の接地電源配線１０１と第２の駆動電源配線１０５を静電気放電から保護する保護回路Ｃを内部に組み込んだ場合の本発明の図である。

図３において、コーナーセル１１１内部で第１の駆動電源配線１０２と第２の駆動電源配線１０５、第１の接地電源配線１０１と第２の接地電源配線１０６を電源分離し、第１の駆動電源配線１０２と第２の接地電源配線１０６を静電気放電から保護する保護回路Ｄ、第２の駆動電源配線１０５と第１の接地電源配線１０１を静電気放電から保護する保護回路Ｃを内蔵させることによって、従来電源分離セルがあったスペース１０４に第１の駆動電源配線１０２と第２の駆動電源配線１０５、第１の接地電源配線１０１と第２の接地電源配線１０６を電源分離し、第１の駆動電源配線１０２と第２の接地電源配線１０６を静電気放電から保護する保護回路Ｄ、第２の駆動電源配線１０５と第１の接地電源配線１０１を静電気放電から保護する保護回路Ｃを内蔵した電源分離セル１０９が不必要となり、必要な入出力セルの数を削減できるため、結果としてチップサイズを小さくすることが可能となり、半導体集積回路のサイズを大きくすること無く、異なる電源間のノイズを低減させ、静電気放電から保護することができる半導体集積回路を提供することができる。

なお、図３において、コーナーセル１１１は左下に配置されているが、図３は一例であって電源分離セル１０９が隣り合わせるコーナーセル内部に電源分離し静電気放電から保護する機能を持たせることが重要であり、電源分離セルが隣り合わせる左上、左下、右上、右下のどの辺のコーナーセルに分離する機能を持たせてもよい。
（実施の形態４）
図４は実施の形態４における半導体集積回路の構成図であり、異なる電源が３個かつコーナー部にて電源分離可能で、実施の形態２のコーナーセル１０８にコーナー部にて、第１の駆動電源配線１０２と第２の接地電源配線１０６を静電気放電から保護する保護回路Ｅ、さらに第１の接地電源配線１０１と第２の駆動電源配線１０５を静電気放電から保護する保護回路Ｆを組み込み、前記保護回路Ｅに前記第２の接地電源１０６、前記保護回路Ｆに前記第２の駆動電源１０５を電気的に接続可能とするために、入力端子を設け、入力可能とした本発明の図である。図５は実施の形態４における半導体集積回路の変形例を示す構成図である。

図４において、コーナーセル１１３内部で第１の駆動電源配線１０２と第２の駆動電源配線１０５、さらに第１の接地電源配線１０１と第２の接地電源配線１０６を電源分離し、第１の駆動電源配線１０２と第２の駆動電源配線１０５を静電気放電から保護する保護回路Ａと第１の接地電源配線１０１と第２の接地電源配線１０６を静電気放電から保護する保護回路Ｂを内部に組み込み、第１の駆動電源配線１０２と第２の接地電源配線１０６を静電気放電から保護する保護回路Ｅ、さらに第１の接地電源配線１０１と第２の駆動電源配線１０５を静電気放電から保護する保護回路Ｆを有し、前記保護回路Ｅにセル１１００から引き出された前記第２の接地電源１０６、前記保護回路Ｆにセル１１００から引き出された前記第２の駆動電源１０５を電気的に接続可能とするために、入力端子を設けることで、従来電源分離セルがあったスペース１０４に第１の駆動電源配線１０２と第２の駆動電源配線１０５と第１の接地電源配線１０１と第２の接地電源配線１０６を電源分離し、静電気放電から保護する保護回路を内蔵した電源分離セル１１０が不必要となり、必要な入出力セルの数を削減できるため、結果としてチップサイズを小さくすることが可能となり、半導体集積回路のサイズを大きくすること無く、異なる電源間のノイズを低減させ、静電気放電から保護することができる半導体集積回路を提供することができる。

さらに、従来のコーナーセルは保護回路１１０や保護回路１１４と比べてもサイズが大きいため、コーナーセル１１３はコーナーセル１１１に単純に保護回路１１４を加えたサイズよりも小さくなることは明確であり、更なるスペース１１２だけチップサイズを小さくすることが可能である。ただしスペース１１２はスペース１０４より小さい。

なお、図４において、コーナーセル１１３は左下に配置されているが、図４は一例であって電源分離セル１１０あるいは電源分離セル１１４が隣り合わせるコーナーセル内部に電源分離し静電気放電から保護する機能を持たせることが重要であり、電源分離セル１１０と電源分離セル１１４が隣り合わせる左上、左下、右上、右下のどの辺のコーナーセルに分離する機能を持たせてもよい。

なお、図５は図４のコーナーセル１１３から引き出す配線の場所を変えた場合の本発明の図であり、コーナーセル１１７のように第１の接地電源配線１０１と第２の駆動電源配線１０５を静電気放電から保護する保護回路Ｆを有し、前記保護回路Ｅにセル１１００から引き出された前記第２の接地電源１０６、前記保護回路Ｆにセル１１００から引き出された前記第２の駆動電源１０５を電気的に接続可能とするために、入力端子を設け、引き出す配線の場所を変えても同様にチップサイズを小さくすることが可能である。
（実施の形態５）
図６は実施の形態５における半導体集積回路の構成図であり、異なる電源が３個かつコーナー部にて電源分離可能で、実施の形態３における図３のコーナーセル１１１に第１の駆動電源配線１０２と第２の駆動電源配線１０５を静電気放電から保護する保護回路Ｅ、さらに第１の接地電源配線１０１と第２の接地電源配線１０６を静電気放電から保護する保護回路Ｆを組み込み、第２の接地電源配線１０６あるいは第２の駆動電源配線１０５を入力可能とした本発明の図である。図７は実施の形態５における半導体集積回路の変形例を示す構成図である。

図６において、コーナーセル１２０内部で第１の駆動電源配線１０２と第２の駆動電源配線１０５、第１の接地電源配線１０１と第２の接地電源配線１０６を電源分離し、第１の駆動電源配線１０２と第２の接地電源配線１０６を静電気放電から保護する保護回路Ｄ、第２の駆動電源配線１０５と第１の接地電源配線１０１を静電気放電から保護する保護回路Ｃを内蔵させ、前記第１の駆動電源１０２と前記第２の駆動電源１０５を静電気放電から保護する保護回路Ｅと前記第１の接地電源１０１と前記第２の接地電源１０６を静電気放電から保護する保護回路Ｆを有し、前記保護回路Ｆにセル１１００から引き出された前記第２の接地電源１０６、前記保護回路Ｅにセル１１００から引き出された前記第２の駆動電源１０５を電気的に接続可能とするために、入力端子を設けることで、従来電源分離セルがあったスペース１０４に第１の駆動電源配線１０２と第２の駆動電源配線１０５、第１の接地電源配線１０１と第２の接地電源配線１０６を電源分離し、第１の駆動電源配線１０２と第２の接地電源配線１０６を分離かつ静電気放電から保護する保護回路Ｄ、第２の駆動電源配線１０５と第１の接地電源配線１０１を静電気放電から保護する保護回路Ｃを内蔵した電源分離セル１０９が不必要となり、必要な入出力セルの数を削減できるため、結果としてチップサイズを小さくすることが可能となり、半導体集積回路のサイズを大きくすること無く、異なる電源間のノイズを低減させ、静電気放電から保護することができる半導体集積回路を提供することができる。

さらに、従来のコーナーセルは保護回路１１４と比べてもサイズが大きいため、コーナーセル１２０は図３のコーナーセル１１１に単純に保護回路１１４を加えたサイズよりも小さくなることは明確であり、更なるスペース１１９だけチップサイズを小さくすることが可能である。ただしスペース１１９はスペース１０４より小さい。

なお、図６において、コーナーセル１２０は左下に配置されているが、図４は一例であって電源分離セルが隣り合わせるコーナーセル内部に電源分離し静電気放電から保護する機能を持たせることが重要であり、電源分離セル１０９と保護回路１１４が隣り合わせる左上、左下、右上、右下のどの辺のコーナーセルに分離する機能を持たせてもよい。

なお、図７は図６のコーナーセル１２１から引き出す配線の場所を変えた場合の本発明の図であり、コーナーセル１２０のように引き出す配線の場所を変えても同様にチップサイズを小さくすることが可能である。
（実施の形態６）
図８は実施の形態６における半導体集積回路の構成図であり、図２のコーナーセル１０８と図３のコーナーセル１１１の機能を合わせたコーナーセル１２４を組み込んだ場合の本発明の図である。

図８において、コーナーセル１２４内部で第１の駆動電源配線１０２と第２の駆動電源配線１０５、第１の接地電源配線１０１と第２の接地電源配線１０６を電源分離し、第１の駆動電源配線１０２と第２の駆動電源配線１０５を静電気放電から保護する保護回路Ａ、第１の接地電源配線１０１と第１の接地電源配線１０６を静電気放電から保護する保護回路Ｂと第１の駆動電源配線１０２と第２の接地電源配線１０６を静電気放電から保護する保護回路Ｄ、第２の駆動電源配線１０５と第１の接地電源配線１０１を静電気放電から保護する保護回路Ｃを内蔵させることにより、分離セル１０９あるいは分離セル１１０があったスペース１０４だけ空きスペースが出来、必要な入出力セルの数を削減できるため、結果としてチップサイズを小さくすることが可能となり、半導体集積回路のサイズを大きくすること無く、異なる電源間のノイズを低減させ、静電気放電から保護することができる半導体集積回路を提供することができる。

さらに、従来のコーナーセルは保護回路１１４と比べてもサイズが大きいため、コーナーセル１２４はコーナーセル１０８あるいはコーナーセル１１１に単純に保護回路１１４を加えたサイズよりも小さくなることは明確であり、更なるスペース１２３とスペース１２５だけチップサイズを小さくすることが可能である。ただしスペース１２３とスペース１２５はスペース１０４より小さい。

なお、図８において、コーナーセル１２４は左下に配置されているが、図８は一例であって電源分離セル１１０あるいは電源分離セル１１４が隣り合わせるコーナーセル内部に電源分離し静電気放電から保護する機能を持たせることが重要であり、電源分離セル１１０と電源分離セル１１４が隣り合わせる左上、左下、右上、右下のどの辺のコーナーセルに分離する機能を持たせてもよい。

なお、図８において、コーナーセル１２４によって更なるスペース１２３とスペース１２５を見込んでいるが、コーナーセル１２４の形状によってはスペース１２３だけ、あるいはスペース１２５だけになることもある。
（実施の形態７）
図９は実施の形態７における半導体集積回路の構成図であり、使用する電源範囲が２つあり、コーナーセル１２９にてＩＯセルのコントロール信号配線配線を切断できる機能を組み込んだ場合の本発明の図である。

図９において、コーナーセル１２９内部で第１のコントロール信号配線１２６と第２のコントロール信号配線１３１を分離することによって従来必要であったコントロール切断セル１３２が不必要となり、コントロール切断セル１３２だけ空きスペース１２８ができ、チップサイズを小さくすることが可能となる。ここで、１２７は第１のコントロール信号配線入力セルであり、半導体集積回路内部から第１のコントロール信号配線１２６となる信号を入力することができる。同じく、１３０は第２のコントロール信号配線入力セルであり、半導体集積回路内部から第２のコントロール信号配線１３１となる信号を入力することができる。

なお、図９において、コーナーセル１２９は左下に配置されているが、図９は一例であってコントロール切断セル１２８が隣り合わせるコーナーセル内部にコントロール信号配線を切断する機能を持たせることが重要であり、コントロール切断セル１２８が隣り合わせる左上、左下、右上、右下のどの辺のコーナーセルに分離する機能を持たせてもよい。
（実施の形態８）
図１０は実施の形態８における半導体集積回路の構成図であり、使用する電源範囲が２つあり、コーナーセル１３４にてＩＯセルのコントロール信号配線を切断し、第１のコントロール信号配線１２６を入力可能とした場合の本発明の図である。図１１は実施の形態８における半導体集積回路の変形例を示す構成図である。

図１０において、コーナーセル１３４内部で第１のコントロール信号配線１２６と第２のコントロール信号配線１３１を分離し、コーナーセル１３４を介して第１のコントロール信号配線１２６を半導体集積回路内部から入力可能とすることで、従来必要であった第１のコントロール信号配線入力セル１２７とコントロール切断セル１３２が不必要となり、コントロール切断セル１３２の領域がスペース１２８となり、チップサイズを小さくすることが可能となる。

さらに、従来のコーナーセルは第１のコントロール信号配線入力セル１２７と比べてもサイズが大きく、第１のコントロール信号配線入力セル１２７は第１のコントロール信号配線１２６を接続しているだけのものである為、コーナーセル１３４はコーナーセル１２９に単純にコントロール信号配線入力セル１２７を加えたサイズよりも小さくなることは明確であり、更なるスペース１３３だけチップサイズを小さくすることが可能である。ただしスペース１３３はスペース１２８より小さい。

なお、図１１は図１０のコーナーセル１３４から入力するコントロール信号配線を第１のコントロール信号配線１２６から第２のコントロール信号配線１３１に変えたコーナーセル１３５を示した本発明の図であり、コーナーセル１３４のように入力するコントロール信号配線を変えても同様にチップサイズを小さくすることが可能である。

なお、図１０、図１１において、コーナーセル１３４、コーナーセル１３５は左下に配置されているが、図１０、図１１は一例であってコントロール切断セル１３２が隣り合わせるコーナーセル内部にコントロール信号配線を切断する機能を持たせることが重要であり、コントロール切断セル１３２が隣り合わせる左上、左下、右上、右下のどの辺のコーナーセルに分離する機能を持たせてもよい。
（実施の形態９）
図１２は実施の形態９における半導体集積回路の構成図であり、図１０のコーナーセル１３４と図１１のコーナーセル１３５の機能を合わせたコーナーセル１３８を組み込んだ場合の本発明の図である。

図１２において、コーナーセル１３８内部で第１のコントロール信号配線１２６と第２のコントロール信号配線１３１を分離し、第１のコントロール信号配線１２６と第２のコントロール信号配線１３１の両方を半導体集積回路内部から入力可能とすることで、従来必要であったコントロール切断セル１３２が不必要となり、空きスペース１２８ができ、チップサイズを小さくすることが可能となる。

さらに、従来のコーナーセルは第１のコントロール信号配線入力セル１２７、第２のコントロール信号配線入力セル１３０と比べてもサイズが大きく、第１のコントロール信号配線入力セル１２７は第１のコントロール信号配線１２６を、第２のコントロール信号配線入力セル１３０は第２のコントロール信号配線１３１を接続しているだけのものである為、コーナーセル１３８はコーナーセル１２９に単純に第１のコントロール信号配線入力セル１２７と第２のコントロール信号配線入力セル１３０を加えたサイズよりも小さくなることは明確であり、更なるスペース１３７、スペース１３９だけチップサイズを小さくすることが可能である。ただし、スペース１３７、スペース１３９はスペース１２８より小さい。

なお、図１２において、コーナーセル１３８は左下に配置されているが、図１２は一例であってコントロール切断セル１３２が隣り合わせるコーナーセル内部にコントロール信号配線を切断する機能を持たせることが重要であり、コントロール切断セル１３２が隣り合わせる左上、左下、右上、右下のどの辺のコーナーセルに分離する機能を持たせてもよい。

本発明によると、半導体集積回路のサイズを小さくすることができ、少なくとも２つ以上の異なる電源電圧が入力される半導体集積回路等に有用である。

実施の形態１における半導体集積回路の構成図実施の形態２における半導体集積回路の構成図実施の形態３における半導体集積回路の構成図実施の形態４における半導体集積回路の構成図実施の形態４における半導体集積回路の変形例を示す構成図実施の形態５における半導体集積回路の構成図実施の形態５における半導体集積回路の変形例を示す構成図実施の形態６における半導体集積回路の構成図実施の形態７における半導体集積回路の構成図実施の形態８における半導体集積回路の構成図実施の形態８における半導体集積回路の変形例を示す構成図実施の形態９における半導体集積回路の構成図従来の２つの電源を電源分離する半導体集積回路の構成図従来の３つの電源を電源分離する半導体集積回路の構成図

符号の説明

１０１第１の接地電源配線
１０２第１の駆動電源配線
１０３コーナーセル
１０４スペース
１０５第２の駆動電源配線
１０６第２の接地電源配線
１０７分離セル
１０８コーナーセル
１０９分離セル
１１０分離セル
１１１コーナーセル
１１２スペース
１１３コーナーセル
１１４保護回路
１１５第３の駆動電源配線
１１６第３の接地電源配線
１１７コーナーセル
１１９スペース
１２０コーナーセル
１２１コーナーセル
１２３スペース
１２４コーナーセル
１２５スペース
１２６第１のコントロール信号配線
１２７第１のコントロール信号配線入力セル
１２８コントロール切断セル
１２９コーナーセル
１３０第２のコントロール信号配線入力セル
１３１第２のコントロール信号配線
１３２コントロール切断セル
１３３スペース
１３４コーナーセル
１３５コーナーセル
１３７スペース
１３８コーナーセル
１３９スペース
１１００セル

Claims

少なくとも２組以上の駆動電源配線及び接地電源配線を有する半導体集積回路であって、
電源分離用コーナーセルを有し、
前記電源分離用コーナーセルが１組の駆動電源配線及び接地電源配線と他の１組の駆動電源配線及び接地電源配線を電気的に分離することを特徴とする半導体集積回路。
少なくとも２組以上の駆動電源配線及び接地電源配線を有する半導体集積回路であって、
電源分離用コーナーセルを有し、
前記電源分離用コーナーセルが、１組の駆動電源配線及び接地電源配線と他の１組の駆動電源配線及び接地電源配線を電気的に電源分離し、さらに、前記一方の駆動電源配線と前記他方の駆動電源配線を静電気放電から保護する第１の保護回路と前記一方の接地電源配線と前記他方の接地電源配線を静電気放電から保護する第２の保護回路とを備えることを特徴とする半導体集積回路。
少なくとも２組以上の駆動電源配線及び接地電源配線を有する半導体集積回路であって、
電源分離用コーナーセルを有し、
前記電源分離用コーナーセルが、１組の駆動電源配線及び接地電源配線と他の１組の駆動電源配線及び接地電源配線を電気的に電源分離し、さらに、前記一方の組の駆動電源配線と前記他方の組の接地電源配線を静電気放電から保護する第３の保護回路と前記一方の組の接地電源配線と前記他方の組の駆動電源配線を静電気放電から保護する第４の保護回路とを備えることを特徴とする半導体集積回路。
前記第１の駆動電源を静電気放電から保護する第５の保護回路と前記第１の接地電源を静電気放電から保護する第６の保護回路、あるいは前記第２の駆動電源を静電気放電から保護する第５の保護回路と前記第２の接地電源を静電気放電から保護する第６の保護回路を有し、前記第５の保護回路と前記第６の保護回路に電気的に接続可能とするために、入力端子を設けたことを特徴とする請求項２記載の半導体集積回路。
前記第１の駆動電源を静電気放電から保護する第５の保護回路と前記第１の接地電源を静電気放電から保護する第６の保護回路、あるいは前記第２の駆動電源を静電気放電から保護する第５の保護回路と前記第２の接地電源を静電気放電から保護する第６の保護回路を有し、前記第５の保護回路と前記第６の保護回路に電気的に接続可能とするために、入力端子を設けたことを特徴とする請求項３記載の半導体集積回路。
少なくとも２組以上の駆動電源配線及び接地電源配線を有する半導体集積回路であって、
電源分離用コーナーセルを有し、
前記電源分離用コーナーセルが、１組の駆動電源配線及び接地電源配線と他の１組の駆動電源配線及び接地電源配線を電気的に電源分離し、さらに、前記一方の駆動電源配線と前記他方の駆動電源配線を静電気放電から保護する第１の保護回路，前記一方の接地電源配線と前記他方の接地電源配線を静電気放電から保護する第２の保護回路，前記一方の組の駆動電源配線と前記他方の組の接地電源配線を静電気放電から保護する第３の保護回路ならびに前記一方の組の接地電源配線と前記他方の組の駆動電源配線を静電気放電から保護する第４の保護回路とを備えることを特徴とする半導体集積回路。
少なくとも２種類以上のコントロール信号配線を有する半導体集積回路であって、
コントロール切断セルを有し、
前記コントロール切断セルが１本のコントロール信号配線と他の１本のコントロール信号配線を電気的に分離することを特徴とする半導体集積回路。