JP2006170642A

JP2006170642A - バイオセンサアレイ及びその製造方法

Info

Publication number: JP2006170642A
Application number: JP2004359637A
Authority: JP
Inventors: Masatoshi Wakagi; 政利若木; Nobuaki Kitano; 延明北野
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2004-12-13
Filing date: 2004-12-13
Publication date: 2006-06-29
Anticipated expiration: 2024-12-13
Also published as: JP4513540B2

Abstract

【課題】大規模で高精度のバイオセンサを提供するためには各サイトの温度を高精度に制御する必要がある。
【解決手段】基板と、該基板上にマトリクス状に配置した多数の加熱装置と、該加熱装置に電流を供給する電力配線と、該加熱装置に対応してマトリクス状に配列された薄膜トランジスターと、該薄膜トランジスターに制御信号を与えるゲート配線と、上記加熱装置及び該薄膜トランジスターに対応する位置にマトリクス状に形成されＤＮＡプローブを担持するセンサとを有することを特徴とするバイオセンサアレイ。
【選択図】図１

Description

本発明は、バイオセンサアレイ及びその製造方法に関するものであって、このバイオセンサアレイは、特に多種類のＤＮＡのハイブリダイゼーション反応を同時に検出又は迅速に検出するＤＮＡチップに好適なバイセンサアレイに関する。

分子生物学や生化学では病気の診断などに遺伝子の解析が進められている。この場合、試料中のターゲット分子とハイブリダイゼーションする分子を探索し同定する手法が用いられている。特に、ＤＮＡを同定することにより診断に有用な情報を得ることができる。これまでにマトリクス状に設定したバイオチップ上にＤＮＡプローブを担持したＤＮＡチップが実用化されている。これは、バイオチップ上で検査対象となるＤＮＡをハイブリダイゼーションすることによりＤＮＡ配列を解析、同定するものである。しかし、ＤＮＡによってハイブリダイゼーションの最適温度が異なるため精度の高い解析ができなかった。

そこで、温度を変えながら蛍光強度を測定することにより、各温度における各サイトの状態を測定し精度を高める試みが下記特許文献１に記載されている。

また、各サイトごとに温度を独立に制御して最適温度に設定する試みが下記特許文献２に記載されている。

特開２００１‐２５５３２８号公報特開２００１‐２３５４６９号公報

しかし、上記特許文献１に記載の方法では温度の上昇にともなう時間が必要となり、迅速な解析ができないという欠点がある。

また、上記特許文献２に記載の発明では各サイトに配線を引き回す構成となる。このため、大規模なマトリクスに適用できず多種のＤＮＡに対応できるチップの製造が難しいという欠点がある。

そこで、本発明は、各サイトの温度を独立に制御することにより解析の制度を高め、また大規模なマトリクスに対応できるバイオセンサを提供することを目的とする。

本発明は、基板と、該基板上にマトリクス状に配置した多数の加熱装置と、該加熱装置に電流を供給する電力配線と、該加熱装置に対応してマトリクス状に配列された薄膜トランジスターと、該薄膜トランジスターに制御信号を与えるゲート配線と、上記加熱装置及び該薄膜トランジスターに対応する位置にマトリクス状に形成されＤＮＡプローブを担持し、又は担持することができる領域を有するセンサとを有することを特徴とするバイオセンサアレイを提供するものである。

本発明によれば、ゲート配線電極とヒーター電力配線により所定の加熱装置を選択でき、各サイトの加熱装置に個別に電力を供給することが可能になる。このため、各サイトの温度を個別に制御することが可能になる。また、ＴＦＴによるスイッチングを導入することにより大規模なマトリクスに対応することが可能になる。さらに、各サイトのセンサにより温度を計測することにより高精度の解析を進めることができる。

本発明では、所望の加熱装置を駆動するために薄膜トランジスターを介して目的のセンササイトをセレクトする方法を考えた。図１に本発明の回路模式図を示す。この場合、加熱装置としてヒーターを適用している。各ヒーター１に薄膜トランジスター（ＴＦＴ：ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）２を配し、ゲート電極配線３を加えた。このゲート電極配線３とヒーター電力配線４をセレクトし、ヒーター電力配線からヒーターに電力を供給することにより所望のヒーターを駆動することが可能になる。また、同時にＴＦＴ５を介してセンサ６に信号配線７から電流を流しその電流値あるいは電圧値から温度を測定する。この値をもとにヒーター電力線の電流を設定し温度を制御する。

図２は本発明によるバイオセンサの一例の１サイトを示す平面模式図であり、図３はその断面模式図（Ａ−Ａ’断面）を示す。このデバイスを形成するためには、まず基板８上にヒーター１を形成する。この方法としては、例えば、ＴａＮ膜、ＴａＳｉ_２膜などをスパッタリング法により形成し、フォトリソグラフィー工程によりパターン化する。その後、ヒーター膜を熱処理し安定化する。

この上に、ＴＦＴを形成する。ヒーター膜を形成した後、ＴＦＴを形成するのは、ヒーター膜の熱的安定性を十分に確保するためにヒーター膜を５００℃以上の高温で熱処理するため、先にＴＦＴを形成するとこの熱処理工程でＴＦＴ特性が劣化するおそれがあるためである。また、ＴＦＴの場合、Ｓｉ基板に形成するトランジスターと異なり、基板を半導体以外のもの、例えば絶縁体を使用することができるので、熱伝導率が低減できるため高精度の温度制御が可能となる。また、ガラスなどの安価な材料を使用できるためコスト低減も可能になる。

ＴＦＴは逆スタガ、正スタガ、コプラナ構造が考えられる。図２、図３では、逆スタガ構造の平面模式図と断面模式図を示している。逆スタガ構造の場合、まず層間絶縁層９を形成する。ついでフォトリソグラフィー法によりスルーホール１０を形成する。さらに、ゲート電極配線３とコモン電極配線１１を形成する。これらの配線電極にはＡｌ、Ｃｒ、Ｍｏ、Ｔａ、Ｔｉ、Ｗ、Ｎｂ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ及びそれらの合金を有するものが考えられる。また、コンタクト特性及び電気導電度を向上するため、異なる種類の金属膜を積層しても良い。これらの材料をスパッタリング法あるいは蒸着法で成膜し、フォトリソグラフィー工程でパターニングする。この際、コモン電極配線１１はスルーホール１０を介してヒーター膜１と電気的に接続する。

この上にゲート絶縁層１２を形成する。ゲート絶縁層１２としては窒素あるいは酸素を含有するＳｉ膜が考えられる。この膜の形成法としては、ＰＥＣＶＤ法などがある。窒素を含むＳｉ膜はＳｉＨ_４とＮＨ_３やＮ_２などを原料ガスとし、これらにＨ_２やＡｒなどの希ガスを加えても良い。また、酸素を含むＳｉ膜は、ＳｉＨ_４、Ｓｉ（Ｏ（Ｃ_２Ｈ_５））_４（ＴＥＯＳ）、Ｏ_２などを原料ガスとして、成膜室に導入し、ＲＦ放電を行い、原料ガスを分解し、成膜する。

この上に、半導体層１３、コンタクト層１４を成膜する。半導体層１３には、Ｓｉを主成分とした薄膜を適用する。半導体層としては、非晶質Ｓｉ、結晶質Ｓｉ、微結晶Ｓｉ等が考えられる。ＳｉにＩＶ族成分（Ｃ、Ｇｅ、Ｓｎ）を混入しても良い。ＩＶ族成分を混入することにより結晶性を向上することが可能になる。コンタクト層にはＰなどのＶ族元素あるいはＢなどのＩＩＩ族元素をドープしたＳｉ膜やＳｉにＩＶ族元素を混入した膜を適用する。

これらの膜の形成方法には、ＰＥＣＶＤ法、熱ＣＶＤ法などがある。窒素を含むＳｉ膜はＳｉＨ_４などを原料ガスとし、これらにＨ_２やＡｒなどの希ガスを加えても良い。これらのガスを成膜室に導入しＰＥＣＶＤ法などにより分解して成膜する。ＩＶ族元素を添加するためには、ＳｉＨ_４、Ｓｉ_２Ｈ_６などのＳｉ_ｎＨ_２ｎ＋２（ｎ：整数）、ＳｉＦ_４、ＧｅＨ_４などＧｅ_ｎＨ_２ｎ＋２（ｎ：整数）、ＧｅＦ_４や、ＣＨ_４、ＳｎＨ_４、Ｆ_２、Ｈ_２、Ａｒなどの希ガスを混合しＰＥＣＶＤ法、熱ＣＶＤ法などで形成する。また、Ｐを含有するＳｉ膜は、ＰＨ_３とＳｉ_ｎＨ_２ｎ＋２と混合しＰＥＣＶＤ法、熱ＣＶＤ法などにより形成する。

ついで、フォトリソグラフィー法によりコンタクト層１４、半導体層１３を島状に加工し、さらにフォトリソグラフィーによりゲート絶縁層１２と層間絶縁膜９にヒーターとなる薄膜に接続するようにスルーホール１５を形成する。ついで、金属膜を形成する。この金属としては、Ａｌ、Ｃｒ、Ｍｏ、Ｔａ、Ｔｉ、Ｗ、Ｎｂ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｇ、Ａｕ及びそれらの合金を有するものが考えられる。また、コンタクト特性及び電気導電度を向上するため、異なる種類の金属膜を積層しても良い。金属層をフォトリソグラフィーにより加工し、ソース電極１６、ヒーター電力配線４及び信号配線７を形成する。この際、ソース電極１６とヒーター１と前記のスルーホール１５で接続する。

ついで、ソース電極１６とヒーター電力配線４あるいは信号配線７の間にあるコンタクト層をエッチングする。この上に保護層１７を形成する。保護層としては、窒素を含むＳｉや酸素を含むＳｉなどが考えられる。ついで、フォトリソグラフィーによりスルーホール１８及びゲート電極配線３、コモン電極配線１１、ヒーター電力配線４、信号配線７の端子部のスルーホールを形成する。ついで、金属膜あるいは半導体膜をスパッタリング法により成膜した後、フォトリソグラフィー法によりセンサ６に加工する。ここで、金属膜や半導体膜は温度により抵抗率が変わるためセンサとして機能する。

この後、熱的な絶縁性を確保する溝１９を加工するため、ＷＳｉ膜を成膜した後、フォトリソグラフィーによりＷＳｉ膜を加工し、それをマスクとしてＲＩＥにより溝のエッチング加工をする。溝１９の加工後、ＷＳｉ膜を除去する。図２、図３において、薄膜トランジスターの領域にバイオセンサ領域が形成される。このセンサ領域に予めＤＮＡプローブを担持しても良いし、測定時に所望のＤＮＡセンサを担持することもできる。

図４及び図５に、ヒーターの発熱をサイト面に均一に拡散するために、均熱層を設けたデバイスの１サイトの平面模式図と断面模式図（Ｂ−Ｂ’断面）を示す。均熱層２０は第２の保護層２１を形成した後、溝１９の形成前に形成する。均熱層としては金属、半導体、絶縁物などが考えられる。この上に第３の保護層を形成しない場合、耐蝕性の優れた材料を適用する必要がある。この材料としては、Ａｕ等の貴金属、グラファイトやダイヤモンド薄膜、ダイヤモンドライクカーボン（ＤＬＣ；ＤｉａｍｏｎｄＬｉｋｅＣａｒｂｏｎ）膜などの炭素を含む材料が考えられる。これらの膜をスパッタリングあるいはＣＶＤ法で形成した後、フォトリソグラフィー法によりパターニングする。この層により温度を均一化でき反応を精度良く制御することが可能になる。

また、図６に示した断面模式図のようにさらに第３の保護層２２を形成しても良い。この場合、均熱層２０の耐蝕性はあまり重要で無くなり材料選択の範囲を広げることができる。この場合、均熱層は第２の保護層２１を形成した後、形成加工し、その後第３の保護層２２を形成し、フォトリソグラフィー法によりゲート電極配線３、コモン電極配線１１、ヒーター電力配線４、信号配線７の端子部のスルーホールを形成した後、溝１８を形成する。

ＴＦＴとして正スタガ構造を採用する場合の断面模式図を図７に示す。逆スタガの場合について記述したように、ヒーター１を作製する。ついで、絶縁層８を形成した後、スルーホール１５を形成する。この上に、ヒーター電力配線４及び信号配線７を形成する。この材料としては、前述の逆スタガ構造ＴＦＴの場合に記述したものが考えられる。この際、ソース電極１６は、スルーホール１８を介してヒーター１と電気的に接続する。この上に、コンタクト層１４を形成する。コンタクト層としては、逆スタガの場合と同様にＩＩＩ族あるいはＶ族をドープしたＳｉ膜などが考えられる。コンタクト層はフォトリソグラフィーにより加工する。また、コンタクト層はヒーター電力配線４及びソース電極１６と積層して成膜し、同時にフォトリソグラフィー法により一括して加工しても良い。ついで、半導体層１３を形成する。半導体層としては逆スタガの場合と同様にＳｉを主成分とした材料を適用する。半導体層はフォトリソグラフィーにより島状に加工する。ついでゲート絶縁層を形成する。この材料としては、前述の逆スタガ構造ＴＦＴの場合に記述したものが考えられる。

ついで、ゲート電極配線３を形成する。この材料としては、前述の逆スタガ構造ＴＦＴの場合に記述したものが考えられる。この上に保護層１７を形成する。保護層としては、窒素を含むＳｉや酸素を含むＳｉなどが考えられる。ついで、フォトリソグラフィーによりスルーホール１８を形成する。

この後、前述の逆スタガ型ＴＦＴを用いた場合と同様に、センサ６を形成し、第２の保護層２１、均熱層２０、ゲート電極配線３、コモン電極配線１１、ヒーター電力配線４、信号配線７の端子部のスルーホール、溝１９を形成しバイオセンサを完成する。

ＴＦＴとしてコプラナ構造を採用する場合の断面模式図を図８に示す。前述の逆スタガの場合と同様に、ヒーター１を作製する。この上に層間絶縁層９を形成する。この材料としては、前述の逆スタガ構造ＴＦＴの場合に記述したものが考えられる。ついで、半導体層１３を形成する。材料としてはＳｉを主成分としたものが挙げられる。半導体層はフォトリソグラフィー工程により島状に加工する。この上に、ゲート絶縁層１２を形成する。この材料としては、前述の逆スタガ構造ＴＦＴの場合に記述したものが考えられる。さらに、この上にゲート電極を形成した。この材料としては、前述の逆スタガ構造ＴＦＴの場合に記述したものが考えられる。また、ＳｉにＩＩＩ族あるいはＶ族元素をドープして低抵抗化したものも適用可能である。ゲート電極配線はフォトリソグラフィー工程により加工する。

さらに、不純物活性層２１を形成するために、ＢなどのＩＩＩ族元素あるいはＰなどのＶ族元素イオンを注入する。ついで、この上に層間絶縁層９を形成する。この材料としては、前述の逆スタガ構造ＴＦＴの場合に記述したものが考えられる。ついで、フォトリソグラフィー法により、スルーホール１５を層間絶縁層９とゲート絶縁層１２に形成する。ついで、ヒーター電力配線４、ソース電極１６、信号配線７を形成する。この材料としては、前述の逆スタガ構造ＴＦＴの場合に記述したものが考えられる。

この上に保護層１７を形成する。この材料としては、前述の逆スタガ構造ＴＦＴの場合に記述したものが考えられる。ついでフォトリソグラフィー法によりスルーホール１８を形成し、さらにセンサ６を成膜加工する。この上に第２の保護層２１を成膜した後、フォトリソグラフィーによりゲート電極配線、コモン電極配線、ヒーター電力配線、信号配線の端子部にスルーホールを形成する。

この後、前述の逆スタガ型ＴＦＴを用いた場合と同様に、溝１９を形成しバイオセンサを完成する。

以上の工程により作製したバイオセンサは、ゲート電極配線３とヒーター電力配線４により所定のヒーターを選択でき、液体移動に必要な電流を指定したヒーターに供給することが可能になる。また、ゲート電極配線と信号線を選択することにより所定のセンサを選択でき温度などを計測することが可能である。温度などの計測データを基にヒーターに流す電流を決定し各サイトを所定の温度に設定することが可能になる。ＤＮＡチップとして適用する場合、担持したＤＮＡのハイブリダイゼーションの適正温度に設定することにより精度高い解析を短時間ですることが可能になる。

以下、本発明の実施例について図面を用いて詳細に説明する。

以下、本発明の第１実施例を図２及び図３を用いて説明する。まず石英基板上にヒーター１としてＴａＮ膜をスパッタリングにより形成した。ついでフォトリソグラフィー工程によりパターン化した。さらに６００℃で熱処理した。さらにＴＥＯＳを原料としたＰＥＣＶＤ法によりＳｉＯ_２膜を５００ｎｍ堆積した。さらにフォトリソグラフィー法によりスルーホール１０を形成した。

この上に、ＴＦＴを形成した。まず、ゲート電極配線３とコモン電極配線１１を形成した。これは、ＣｒＭｏ合金をスパッタリング法により成膜した後、フォトリソグラフィー工程でコモン電極配線及びコンタクト膜にパターニングした。この際、コモン電極配線１１はヒーター１と電気的に接続する。

この上にゲート絶縁層３を形成した。ゲート絶縁層としてＳｉＮ膜をＰＥＣＶＤ法でＳｉＨ_４、ＮＨ_３、Ｎ_２を原料ガスとして形成した。さらに半導体層１３としてａ−Ｓｉ膜を形成した。ａ−Ｓｉ膜は、ＰＥＣＶＤ法によりＳｉＨ_４とＨ_２を用いて形成した。ついで、コンタクト層１４としてｎ^＋Ｓｉ膜をＰＥＣＶＤ法により形成した。ｎ^＋Ｓｉ膜は、ＳｉＨ_４、ＰＨ_３、Ｈ_２を原料としたＰＥＣＶＤ法で形成した。

ついで、フォトリソグラフィー法によりコンタクト層１４、半導体層１３を島状に加工し、さらにフォトリソグラフィーによりゲート絶縁層１２にヒーターに接続するようにスルーホール１５を形成した。ついで、ＣｒＭｏ膜をスパッタリング法で形成した。ＣｒＭｏ膜をフォトリソグラフィーにより加工し、ソース電極１６及びヒーター電力配線４、信号配線７を形成した。この際、ソース電極１７とヒーター１を前記のスルーホール１５を通して接続した。

ついで、ソース電極１６とヒーター電力配線４及び信号配線７の間にあるｎ^＋Ｓｉ膜をエッチングした。オーバエッチしａ−Ｓｉ膜も若干エッチングした。この上に保護層１７としてＳｉＮ膜をＰＥＣＶＤ法でＳｉＨ_４、ＮＨ_３、Ｎ_２の混合ガスを用いて形成した。さらに、保護層１７にフォトリソグラフィー工程によりスルーホール１８及びゲート電極配線３、コモン電極配線１１、ヒーター電力配線４、信号配線７の端子部のスルーホールを形成した。その後、Ｐｔ膜をスパッタリング法で成膜した後、フォトリソグラフィーにより加工しセンサ６を形成した。

この後、溝を加工するため、ＷＳｉ膜をスパッタリング法により成膜しフォトリソグラフィーによりＷＳｉ膜を加工し、それをマスクとしてＲＩＥにより溝のエッチング加工をした。溝の加工後、ＷＳｉ膜をエッチングにより除去した。

この後、各サイトにプローブＤＮＡを担持した。ゲート電極を走査することによりセンサに定電流を流し、発生する電圧から各サイトの温度を測定した。この値を基に各サイトのヒーターに供給する電流を決定し、ゲート電極配線で走査し各サイトのヒーターに電流を供給し温度をプローブＤＮＡのハイブリダイゼーションに最適な温度に設定した。このチップ上に蛍光標識した試料ＤＮＡを供給しハイブリダイゼーションし、その後励起光を照射して蛍光強度を測定した。この方法により、短時間で高精度の試料ＤＮＡ解析をすることができた。

本発明の第２実施例を図４及び図５を用いて説明する。実施例１と同様な方法でヒーター１、層間絶縁層９、ＴＦＴ、保護層１７、センサ６を形成した。ついで第２の保護層２１としてＳｉＮ膜をＰＥＣＶＤ法により形成した。さらに、その上にスパッタリング法によりグラファイト膜を成膜し、フォトリソグラフィー法により均熱層２０を加工した。この後、実施例１と同様の方法で溝を加工した。

この後、各サイトにプローブＤＮＡを担持した。ゲート電極を走査することによりセンサ６に定電流を流し、発生する電圧から各サイトの温度を測定した。この値を基に各サイトのヒーターに供給する電流を決定し、ゲート電極配線で走査し各サイトのヒーターに電流を供給し温度をプローブＤＮＡのハイブリダイゼーションに最適な温度に設定した。このチップ上に蛍光標識した試料ＤＮＡを供給しハイブリダイゼーションし、その後励起光を照射して蛍光強度を測定した。この方法により、短時間で高精度の試料ＤＮＡ解析をすることができた。

本発明の第３実施例を図６を用いて説明する。実施例２と同様な方法でヒーター１、層間絶縁層９、ＴＦＴ、保護層１７、センサ、第２の保護層２１を形成した。ついで、スパッタリング法によりＡｕを成膜した後、フォトリソグラフィー法により均熱層２０を加工した。この上に、第３の保護層としてＳｉ_３Ｎ_４膜をＰＥＣＶＤ法により形成した。この後実施例１と同様の方法で溝を加工した。

本発明の第４実施例を図７を用いて説明する。実施例１と同様な方法でガラス基板上にヒーター１を形成した。ついで層間絶縁層９としてＳｉ_３Ｎ_４膜をＰＥＣＶＤ法により成膜した後、フォトリソグラフィー法によりスルーホール１０を形成した。ついで、スパッタリング法でＣｒＭｏ膜を成膜した。さらにＰＥＣＶＤ法によりｎ^＋Ｓｉ膜を実施例１と同様な方法で形成し、フォトリソグラフィー法を用いｎ^＋Ｓｉ膜とＣｒＭｏ膜を一括エッチし、ヒーター電力配線４、信号配線７、ソース電極１６に加工した。

ついで、半導体層としてａ−Ｓｉ膜を実施例１と同様な方法で成膜した後、フォトリソグラフィー法で島状に加工した。この際、ｎ^＋Ｓｉ膜も一括エッチした。さらに、ゲート絶縁層１２としてＳｉＮ膜を実施例１と同様の方法で成膜した後、フォトリソグラフィー法により、ゲート絶縁層１２と層間絶縁層９にスルーホールを形成した。

ついで、Ｃｒ膜をスパッタリングで成膜した後、フォトリソグラフィー法を用いてゲート電極配線３、コモン電極配線４に加工した。ついで、保護膜１７としてＳｉＮ膜を実施例と同様の方法で形成し、フォトリソグラフィー法を用いてスルーホール１８を形成した。ついで、ａ−Ｓｉ膜をＰＥＣＶＤ法により成膜した後、フォトリソグラフィー法を用いてセンサ６に加工した。さらに、第２の保護層２１としてＳｉ_３Ｎ_４膜をＰＥＣＶＤ法により成膜し、その上にＰｔ膜をスパッタリング法により形成した。ついでフォトリソグラフィー法により均熱層２０に加工し、さらに第３の保護層２２としてＳｉＮ膜をＰＥＣＶＤ法により形成した。さらに、フォトリソグラフィー法により、ゲート電極配線３、コモン電極配線１１、ヒーター電力配線４、信号配線７の端子部のスルーホールを形成した。ついで、実施例１と同様の方法で溝１９を加工した。

この後、各サイトにプローブＤＮＡを担持し、実施例１と同様の方法で試料ＤＮＡを解析した。この方法により、短時間で高精度の解析をすることができた。

本発明の第５実施例を図８を用いて説明する。実施例１と同様な方法で石英基板上にヒーター１を形成した。ついで層間絶縁層９としてＳｉＯ_２膜をＰＥＣＶＤ法により成膜した後、フォトリソグラフィー法によりスルーホール１０を形成した。ついで、ＰＥＣＶＤ法によりａ−Ｓｉ膜を成膜した。さらに６００℃でアニールし膜中の水素を低減した後、エキシマレーザを用いたレーザアニールにより結晶化した。ついで結晶化したＳｉをフォトリソグラフィー法を用いて島状に加工し半導体層１３を形成した。ついでゲート絶縁層１２としてＳｉＯ_２膜をＰＥＣＶＤ法により成膜し、さらにスパッタリング法によりＭｏＷ膜を形成した。ＭｏＷ膜をフォトリソグラフィー法を用いてゲート電極配線３、コモン電極配線１１に加工した。ついで、イオン打ち込みによりＢを打ち込み６００℃でアニールし活性化し、不純物活性層を形成した。

ついで、保護膜１７としてＳｉＯ_２膜をＰＥＣＶＤ法で成膜した後、フォトリソグラフィー法を用いてスルーホールを形成した。ついで、Ｐｔ膜をスパッタリング法により成膜し、フォトリソグラフィー法を用いてセンサ６に加工した。さらに、第２の保護層２１としてＳｉＮ膜をＰＥＣＶＤ法により成膜した後、その上にＤＬＣ膜をμ波ＣＶＤ法により形成した。ついでフォトリソグラフィー法により均熱層２０に加工した。ついで、実施例１と同様の方法で、ゲート電極配線３、コモン電極配線１１、ヒーター電力配線４、信号配線７の端子部のスルーホールを形成し、溝１９を加工した。

本発明の実施例によるバイオセンサの回路模式図。本発明の第１実施例によるバイオセンサの１サイトの平面模式図。図２に示す第１実施例のバイオセンサの断面模式図。本発明の第２実施例によるバイオセンサの平面模式図。図４に示す第２実施例によるバイオセンサの断面模式図。本発明の第３実施例によるバイオセンサの断面模式図。本発明の第４実施例によるバイオセンサの断面模式図。本発明の第５実施例によるバイオセンサの断面模式図。

符号の説明

１…ヒーター、２…薄膜トランジスター（ＴＦＴ）、３…ゲート電極配線、４…ヒーター電力配線、５…ＴＦＴ、６…センサ、７…信号配線、８…基板、９…層間絶縁層、１０…スルーホール、１１…コモン電極配線、１２…ゲート絶縁層、１３…半導体層、１４…コンタクト層、１５…スルーホール、１６…ソース電極、１７…保護層、１８…スルーホール、１９…溝、２０…均熱層、２１…第２の保護層、２２…第３の保護層、２３…不純物活性層。

Claims

基板と、該基板上にマトリクス状に配置した多数の加熱装置と、該加熱装置に電流を供給する電力配線と、該加熱装置に対応してマトリクス状に配列された薄膜トランジスターと、該薄膜トランジスターに制御信号を与えるゲート配線と、上記加熱装置及び該薄膜トランジスターに対応する位置にマトリクス状に形成されＤＮＡプローブを担持したセンサとを有することを特徴とするバイオセンサアレイ。
基板と、該基板上にマトリクス状に配置した多数の加熱装置と、該加熱装置に電流を供給する電力配線と、該加熱装置に対応してマトリクス状に配列された薄膜トランジスターと、該薄膜トランジスターに制御信号を与えるゲート配線と、上記加熱装置及び該薄膜トランジスターに対応する位置にマトリクス状に形成されＤＮＡプローブを担持するためのセンサ領域を有することを特徴とするバイオセンサアレイ。
該薄膜トランジスターを介してセンサからの電気信号を測定し温度を計測することを特徴とする請求項１又は２記載のバイオセンサアレイ。
上記薄膜トランジスターが、逆スタガ構造、正スタガ構造及びコプラナ構造のいずれかであることを特徴とする請求項１又は２記載のバイオセンサアレイ。
上記薄膜トランジスターがＳｉを含む半導体材料からなることを特徴とする請求項１又は２記載のバイオセンサアレイ。
上記薄膜トランジスターの半導体層が結晶質又は非晶質であることを特徴とする請求項１記載のバイオセンサアレイ。
上記薄膜トランジスターを介して上記センサからの電気信号を計測し、さらに別の薄膜トランジスターを介して上記加熱装置に電流を流し温度を制御することを特徴とする請求項１記載のバイオセンサアレイ。
上記加熱装置上にさらに均熱層を設けたことを特徴とする請求項１又は２記載のバイオセンサアレイ。
上記均熱層が金属膜からなることを特徴とする請求項８記載のバイオセンサアレイ。
上記均熱層が炭素を含む物質からなることを特徴とする請求項８記載のバイオセンサアレイ。
各センサの周辺の領域に溝を形成したことを特徴とする請求項１又は２記載のバイオセンサアレイ。
基板面にマトリクス状に加熱装置アレイを形成するステップ、ヒーターアレイ上に薄膜トランジスターアレイを形成するステップ、必要な配線を形成するステップ、ヒーターアレイ及び薄膜トランジスターアレイ上にセンサアレイを形成するステップ、及び該センサアレイ面にＤＮＡプローブを担持するステップを有するバイオセンサアレイの製造方法。
更にセンサアレイの周辺の空き領域に断熱溝を加工するステップを有することを特徴とする請求項１２記載のバイオセンサアレイの製造方法。
加熱装置アレイを形成した後、他の要素を形成する前に、他の要素を形成する温度よりも高い温度で該加熱装置アレイを熱処理するステップを有することを特徴とする請求項１２記載のバイオセンサアレイの製造方法。
５００℃以上の熱プロセスを用いて加熱装置アレイを形成した後、薄膜トランジスターを形成することを特徴とする請求項１２記載のバイオセンサアレイの製造方法。
薄膜トランジスターを形成した後、各センサ周辺の配線の無い領域に溝を形成するステップを有することを特徴とする請求項１２記載のバイオセンサアレイの製造方法。