JP2006166682A - 昇圧回路および昇圧回路を備えるイオン発生装置 - Google Patents

Abstract

【課題】 低消費電力や小型化を図ることが可能な昇圧回路、およびそのような昇圧回路を備えるイオン発生装置を提供する。
【解決手段】 １次側回路の固有周波数（非減衰固有周波数）ｆ１は、静電容量Ｃ１とインダクタンスＬ１と結合係数τとで決定され、２次側回路の固有周波数ｆ２は、静電容量Ｃ２とインダクタンスＬ２と結合係数τとにより決定される。固有周波数ｆ１と固有周波数ｆ２との比が１：０．８〜１：１．５になるように、各々の回路定数を設定することにより出力電圧Ｖ２を最大にする。
【選択図】 図２

Description

この発明は、巻線トランスを用いた昇圧回路および昇圧回路を備えるイオン発生装置に関し、特に、低消費電力であるとともに小型である昇圧回路、およびそのような昇圧回路を備えるイオン発生装置に関する。

従来、巻線トランスを用いた昇圧回路において２次側回路の出力電圧を上げる方法として、トランスの結合を上げたり、１次側巻線と２次側巻線との巻線比を上げたりする方法などが知られている。

低消費電力化や小型化が求められた昇圧回路として、たとえば特開２００４−８０９４０号公報（特許文献１）では部品点数を極力減らした小型で雑音が少なく、安価な高電圧を発生させるイオン発生器用電源装置として開示されている。

この回路では、巻数比の大きいパルストランスの一次側にパルス電圧を印加し、そのパルストランスの２次側に蓄電用のコンデンサと高圧ダイオードを配置し高電圧を発生させる構成になっている。

また特開平９−３５９３１号公報（特許文献２）には、電源を小型化することが可能な交流用超電導マグネットの駆動回路が開示される。

この駆動回路では１次側回路の駆動用コイルおよび２次側回路の超電導コイルが近接配置されて超電導トランスを構成する。各回路の進相用コンデンサのキャパシタンスおよびコイルのインダクタンスは１次側回路と２次側回路とが共振するよう設定されるとともに、２次側回路は損失が極めて少ない回路になる。このような構成によって、電源に要求される電圧および容量が従来のものに比較して小さくなる結果、電源を小型化することが可能になる。
特開２００４−８０９４０号公報 特開平９−３５９３１号公報

２次側回路からより高い出力電圧を得るために、従来はトランスの回路定数や材料に対する検討や改善が行なわれていたが、トランスの周辺回路の回路定数、特に１次側と２次側の関係については十分な検討がされていなかった。

この発明は上述の課題を解決するものであって、その目的は低消費電力や小型化を図ることが可能な昇圧回路、およびそのような昇圧回路を備えるイオン発生装置を提供することである。

この発明は要約すれば、昇圧回路であって、トランスの１次巻線を含む１次側回路と、トランスの２次巻線を含む２次側回路とを備え、１次側回路の第１の非減衰固有周波数に対し、２次側回路の第２の非減衰固有周波数は０．８倍以上、かつ、１．５倍以下である。

好ましくは、１次側回路は、１次巻線の両端に接続される第１のコンデンサをさらに含み、２次側回路は、２次巻線の両端に接続される第２のコンデンサをさらに含む。

より好ましくは、第１の非減衰固有周波数をｆ１とし、第２の非減衰固有周波数をｆ２とするとき、ｆ１とｆ２とはそれぞれ以下の式に従う：
ｆ１＝１／｛２π×（１−τ²)×Ｌ１×Ｃ１｝^1/2
ｆ２＝１／｛２π×（１−τ²)×Ｌ２×Ｃ２｝^1/2
但し、Ｌ１は１次巻線のインダクタンスを示し、Ｌ２は２次巻線のインダクタンスを示し、Ｃ１は第１のコンデンサの静電容量を示し、Ｃ２は第２のコンデンサの静電容量を示し、τはトランスの結合係数を示す。

イオン発生装置の場合は第２のコンデンサの静電容量はイオン発生のための電極パネル５６がその役割となり、上述の昇圧回路を備える。

この発明の昇圧回路によれば、１次側回路に接続されるコンデンサの静電容量が従来の回路と同じであっても、トランスの巻線のインダクタンスや結合係数、２次側回路に接続されるコンデンサの静電容量を調整することによって２次側回路の出力電圧を最大限に引き上げることができる。

また、この発明の昇圧回路によれば、同じ出力電圧を得るのであれば、１次側に接続されるコンデンサの値を下げることができ、回路の消費電力の低減や回路の小型化が可能になる。

以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。

図１は、本発明の昇圧回路を含むイオン発生装置の構成を簡略化して示した回路図である。

図１を参照して、イオン発生装置５０の入力端子１，２には外部電源として交流電源、もしくは直流電源が接続される。ダイオードＤ１は外部電源が交流電源の場合は整流用として機能し、外部電源が直流電源の場合は印加方向の誤りによる逆電圧印加を防止するために用いられる。抵抗１１０を通じ、コンデンサ１２０に充電され、充電に要する時間は前記抵抗１１０の抵抗値と前記コンデンサ１２０の静電容量できまる時定数で決定される。半導体スイッチＳＤはブレークオーバー素子（新電元社の商品名ではサイダック）やサイリスタ、トランジスタなどが使用できる。サイリスタやトランジスタの場合はこれらをＯＮさせるためのトリガ信号をつくるトリガ回路（図示せず）が別途必要となる。

前記コンデンサ１２０に充電された電圧が前記サイダックＳＤのブレークオーバー電圧を超えると前記サイダックＳＤがＯＮして、前記コンデンサ１２０に充電された電荷がトランスＴ１の１次巻線１０１を通じ放電されることで、１次巻線１０１に電流が流れる。この電流によりトランスＴ１のコア内に磁束が生じ、同じコアに巻かれている２次巻線１０２にその磁束が伝わることで、２次巻線１０２の両端に電圧が誘起される。２次巻線１０２の電圧がイオン発生電極５６に印加されることでイオンが放出される。サイダックＳＤがサイリスタやトランジスタの場合は前記コンデンサ１２０に充電された電圧が規定値をこえると、トリガ回路（図示せず）からサイリスタのゲート端子やトランジスタのベース端子に信号が送られることでサイリスタやトランジスタはＯＮする。その後の動作は前述の動作と同じである。これらの回路は本発明者が過去に出願したイオン発生器に採用している回路構成と同様である。

図２は、本発明の昇圧回路のトランスおよび周辺回路のモデルを示す図である。

図２を参照して、前記図１の１次巻線１０１は理想的な巻線１０１Ａおよび巻線抵抗ＲＬ１であり、２次巻線１０２は理想的な巻線１０２Ａおよび巻線抵抗ＲＬ２である。

図中、静電容量Ｃ１，Ｃ２はコンデンサ１２０および放電電極１１３の静電容量をそれぞれ示す。インダクタンスＬ１，Ｌ２は巻線１０１Ａ，巻線１０２Ａのインダクタンスをそれぞれ示す。抵抗Ｒ１，Ｒ２は巻線抵抗ＲＬ１，ＲＬ２の抵抗値をそれぞれ示す。相互インダクタンスＭはトランスＴ１の相互インダクタンスを示す。なお、トランスの結合係数をτとするとＭ＝τ×（Ｌ１×Ｌ２）^1/2となる。結合係数τはトランスの１次巻線と２次巻線との磁気結合の良否を示し、０＜τ＜１となる定数である。

１次側回路に流れる電流を電流ｉ１とし、２次側回路に流れる電流を電流ｉ２とする。この昇圧回路における微分方程式は式（１）、式（２）のようになる。

式（１）、式（２）のそれぞれの両辺を微分し、まとめると、以下の式（３）、式（４）のようになる。

式（３）、式（４）から１次側回路の非減衰固有周波数ｆ１および２次側回路の非減衰固有周波数ｆ２はそれぞれ以下の式（５）、式（６）のようになる。

式（５）、式（６）より、１次側回路の非減衰固有周波数ｆ１は、静電容量Ｃ１とインダクタンスＬ１と結合係数τとで決定され、２次側回路の非減衰固有周波数ｆ２は、静電容量Ｃ２とインダクタンスＬ２と結合係数τとにより決定される。非減衰固有周波数ｆ１と非減衰固有周波数ｆ２との比が１：０．８〜１：１．５になるように、各々の回路定数を設定することにより出力電圧Ｖ２を最大にする。

よって、たとえば１次側回路に接続されるコンデンサの静電容量が従来の回路と同じであっても、トランスの巻線のインダクタンスや結合係数および２次側回路に接続されるコンデンサの静電容量を調整することにより、２次側回路の出力電圧を最大限に引き上げることができ、回路の消費電力の低減や回路の小型化が可能になる。各回路定数ができるだけ小さく、かつ、出力電圧Ｖ２が最大になるように設定されることによって、昇圧回路の低消費電力や小型化を図ることができる。

このように回路定数を設定するための設計手順は設計上の制約や設計者により様々である。一例としては、静電容量Ｃ１，Ｃ２、インダクタンスＬ１，Ｌ２，抵抗Ｒ１，Ｒ２、結合係数τ、１次側回路の両端の初期電圧をパラメータとし、１次側回路および２次側回路の微分方程式を決定し、この微分方程式を解くことにより最適な回路定数の組合せをシミュレーションにより決定する。ただし、このような手順や手法以外の手順や手法が用いられてもよい。

次に、静電容量Ｃ１、Ｃ２、結合係数τを任意の定数とし、インダクタンスＬ１、Ｌ２を変化させたときの出力電圧Ｖ２のピーク値、および非減衰固有周波数ｆ１、ｆ２の比に対する出力電圧Ｖ２のピーク値を示す。

図３は、Ｌ１、Ｌ２を変化させたときの出力電圧Ｖ２のピーク値を示すグラフである。

図３を参照して、グラフの横軸はＬ１を示す。また、グラフの縦軸は出力電圧Ｖ２のピーク値を示す。また「第１波」とは、２次側回路の出力電圧が一般的に減衰振動波形になるため、出力電圧Ｖ２の最初のピーク波形のことをいう。縦軸の単位であるｋＶｏｐとは、ゼロピークでの電圧をｋＶ（キロボルト）の単位で示したものである。

なお、図３のグラフにおいて静電容量Ｃ１は１μＦであり、静電容量Ｃ２は１ｐＦである。

図３では、インダクタンスＬ２の値が０．４Ｈ，２Ｈ，４Ｈの各場合に対し、インダクタンスＬ１を変化させると出力電圧Ｖ２の絶対値が最大になるインダクタンスＬ１の条件が存在することが示される。

図４は、非減衰固有周波数ｆ１、ｆ２の比に対する出力電圧Ｖ２のピーク値を示すグラフである。

図４を参照して、グラフの横軸は非減衰固有周波数の比（ｆ２／ｆ１）を示し、グラフの縦軸は出力電圧Ｖ２のピーク値を示す。

図４より、出力電圧Ｖ２の絶対値が最大になる条件はｆ２／ｆ１の値が１近傍（０．８〜１．５）であることが示される。

なお、非減衰固有周波数ｆ１、ｆ２の値は特に限定されないが、一例を示すと１０ｋＨｚから１０００ｋＨｚの範囲の値に設定される。

以上のように、この発明の昇圧回路によれば、トランスの周辺回路の回路定数を適切に組合せることによって２次側回路の出力電圧を最大限に引き出すことができるので、回路の消費電力の低減や回路の小型化が可能になる。

また、この発明のイオン発生装置は、内蔵される昇圧回路の消費電力が低減され、かつ、昇圧回路が小型化されることによって、消費電力が低減されるとともに小型化が可能になる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の昇圧回路を含むイオン発生装置の構成を簡略化して示した回路図である。 本発明の昇圧回路のトランスおよび周辺回路のモデルを示す図である。 Ｌ１、Ｌ２を変化させたときの出力電圧Ｖ２のピーク値を示すグラフである。 非減衰固有周波数ｆ１、ｆ２の比に対する出力電圧Ｖ２のピーク値を示すグラフである。

符号の説明

１，２ 入力端子、５０ イオン発生装置、５６ イオン発生電極、１０１ １次巻線、１０２ ２次巻線、１０１Ａ，１０２Ａ 巻線、１１０ 抵抗、１１３ 放電電極、１２０ コンデンサ、Ｄ１ ダイオード、ＲＬ１，ＲＬ２ 巻線抵抗、ＳＤ 半導体スイッチ、Ｔ１ トランス。

Claims (4)

1. トランスの１次巻線を含む１次側回路と、
   前記トランスの２次巻線を含む２次側回路とを備え、
   前記１次側回路の第１の非減衰固有周波数に対し、前記２次側回路の第２の非減衰固有周波数は０．８倍以上、かつ、１．５倍以下である、昇圧回路。
2. 前記１次側回路は、前記１次巻線の両端に接続される第１のコンデンサをさらに含み、
   前記２次側回路は、前記２次巻線の両端に接続される第２のコンデンサをさらに含む、請求項１に記載の昇圧回路。
3. 前記第１の非減衰固有周波数をｆ１とし、前記第２の非減衰固有周波数をｆ２とするとき、ｆ１とｆ２とはそれぞれ以下の式に従う、請求項２に記載の昇圧回路：
   ｆ１＝１／｛２π×（１−τ²)×Ｌ１×Ｃ１｝^1/2
   ｆ２＝１／｛２π×（１−τ²)×Ｌ２×Ｃ２｝^1/2
   但し、Ｌ１は前記１次巻線のインダクタンスを示し、Ｌ２は前記２次巻線のインダクタンスを示し、Ｃ１は前記第１のコンデンサの静電容量を示し、Ｃ２は前記第２のコンデンサの静電容量を示し、τは前記トランスの結合係数を示す。
4. 請求項１から３のいずれか１項に記載の昇圧回路を備える、イオン発生装置。

Images