JPS5869463A - カレントスナバ−回路 - Google Patents
カレントスナバ−回路Info
- Publication number
- JPS5869463A JPS5869463A JP56169257A JP16925781A JPS5869463A JP S5869463 A JPS5869463 A JP S5869463A JP 56169257 A JP56169257 A JP 56169257A JP 16925781 A JP16925781 A JP 16925781A JP S5869463 A JPS5869463 A JP S5869463A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- capacitor
- transistor
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08146—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in bipolar transistor switches
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はスイッチング電源におけるスイッチング素子の
カレントスナバ−回路に関する。
カレントスナバ−回路に関する。
一般にスイッチング電源においては、電カドランスの漏
れインダクタンスによってスイッチング素子のターンオ
フ時に該素子に過大なサージ電圧が印加されるのを防ぐ
ため、保護回路が必要である。サラに、電カドランスの
コアの飽和により、１次巻線間が短絡状態となりスイッ
チング素子が過大電流によって破壊されるのを防ぐため
、スイッチング素子の導通時に電カドランスに励磁され
たエネルギーを非導通時に零にもどすリセット回路が必
要である。そのため、従来、たとえばジオワード形スイ
ッチング電源においては、スイッチング素子の保護回路
として、カレントスナバ−回路が必要であシ、ｔた。コ
アの励磁エネルギーのリセット回路として反磁化巻線に
よる入力帰還形の電圧クランプ回路が設けられていた。
れインダクタンスによってスイッチング素子のターンオ
フ時に該素子に過大なサージ電圧が印加されるのを防ぐ
ため、保護回路が必要である。サラに、電カドランスの
コアの飽和により、１次巻線間が短絡状態となりスイッ
チング素子が過大電流によって破壊されるのを防ぐため
、スイッチング素子の導通時に電カドランスに励磁され
たエネルギーを非導通時に零にもどすリセット回路が必
要である。そのため、従来、たとえばジオワード形スイ
ッチング電源においては、スイッチング素子の保護回路
として、カレントスナバ−回路が必要であシ、ｔた。コ
アの励磁エネルギーのリセット回路として反磁化巻線に
よる入力帰還形の電圧クランプ回路が設けられていた。
第１図は従来のカレントスナバ−回路及びリセ、ト回路
を示すプロ、り図であって、これらの回路は、直流入力
電源１と、ダイオード２と、電カドランス３と、ダイオ
ード７と、抵抗器８と、コンデンサ９と、スイッチング
トランジスタ１０と。
を示すプロ、り図であって、これらの回路は、直流入力
電源１と、ダイオード２と、電カドランス３と、ダイオ
ード７と、抵抗器８と、コンデンサ９と、スイッチング
トランジスタ１０と。
パルス幅制御回路１１と、整流平滑回路１２と、負荷抵
抗１３と、帰還器Ｗ６１４とで構成されている。第１図
で、４，５．６は電カドランス３の１次巻線、２次巻線
およびクランプ巻線をそれぞれ示す。
抗１３と、帰還器Ｗ６１４とで構成されている。第１図
で、４，５．６は電カドランス３の１次巻線、２次巻線
およびクランプ巻線をそれぞれ示す。
この従来の回路の動作は次の通シである。負荷抵抗器１
３の両端電圧を検出した信号は、帰還回路１４を介して
パルス幅制御回路１１へ送られる。
３の両端電圧を検出した信号は、帰還回路１４を介して
パルス幅制御回路１１へ送られる。
パルス幅制御回路１１は帰還回路１４からの出力検出信
号によって、出力電圧が一定になるようにパルス幅を制
御する。
号によって、出力電圧が一定になるようにパルス幅を制
御する。
定常状態において、スイッチングトランジスタ１０の導
通時に励磁された電カドランス３の励磁エネルギーはス
イッチングトランジスタｌＯの非導通時に、クランプ巻
線６及びダイオード２を通して入力電源ｌへ帰還される
結果、完全にリセ。
通時に励磁された電カドランス３の励磁エネルギーはス
イッチングトランジスタｌＯの非導通時に、クランプ巻
線６及びダイオード２を通して入力電源ｌへ帰還される
結果、完全にリセ。
トされる。冑、このリセット回路は、スイッチングトラ
ンジスター０の非導通時にスイッチングトランジスター
Ｏに印加される電圧を所定の電圧に之 おさ詐る電圧クランプの機能をあわせもつ。また。
ンジスター０の非導通時にスイッチングトランジスター
Ｏに印加される電圧を所定の電圧に之 おさ詐る電圧クランプの機能をあわせもつ。また。
−次巻線４の漏れインダクタンス分によるエネルギーは
、ダイオード７を通してコンデンサ９に吸収されるので
、スイッチングトランジスター０に過大なサージ電圧が
印加されることはない。
、ダイオード７を通してコンデンサ９に吸収されるので
、スイッチングトランジスター０に過大なサージ電圧が
印加されることはない。
次に、スイッチングトランジスター０が導通すると、ス
イッチングトランジスター０の非導通時（コンデンサ９
に蓄えられた電荷は、抵抗器８とスイッチングトランジ
スター０からなる放電回路によって放電される。
イッチングトランジスター０の非導通時（コンデンサ９
に蓄えられた電荷は、抵抗器８とスイッチングトランジ
スター０からなる放電回路によって放電される。
しかし、従来のスナバ−回路は、次のような欠点を有し
ている。即ち、スイッチングトランジスターＯの非導通
時に蓄えられたコンデンサ９の静電エネルギーが、スイ
ッチングトランジスター０の導通時に抵抗器８とトラン
ジスター０の抵抗器によってすべて消費されるため電力
の損失を生じる。しかもその損失分は、動作周波数に比
例して増大するため、高周波スイッチング電源において
は、電力変換効率低下の主たる要因となる。さらに、電
カドランス３のリセット回路とカレントスナバ−回路が
別々の回路で構成されており１回路、構成が複雑である
。
ている。即ち、スイッチングトランジスターＯの非導通
時に蓄えられたコンデンサ９の静電エネルギーが、スイ
ッチングトランジスター０の導通時に抵抗器８とトラン
ジスター０の抵抗器によってすべて消費されるため電力
の損失を生じる。しかもその損失分は、動作周波数に比
例して増大するため、高周波スイッチング電源において
は、電力変換効率低下の主たる要因となる。さらに、電
カドランス３のリセット回路とカレントスナバ−回路が
別々の回路で構成されており１回路、構成が複雑である
。
本発明の目的はかかる従来方式の欠点を除き、簡単な回
路構成でありて、電カドランスの励磁エネルギーのリセ
、ト機能を有し、かつ電力損失が極めて少ない高周波動
作に適したスイッチング素子のカレントスナバ−回路を
提供することにある。
路構成でありて、電カドランスの励磁エネルギーのリセ
、ト機能を有し、かつ電力損失が極めて少ない高周波動
作に適したスイッチング素子のカレントスナバ−回路を
提供することにある。
本発明のカレントスナバ−回路は、入力電流を開閉する
第１のスイッチング素子と電カドランスの１次巻線とか
ら構成された直列回路が、直流入力電源に並列に接続さ
れたスイッチング電源に設けられたカレントスナバ−回
路において、ダイオードとコンデンサとから構成された
直列回路を。
第１のスイッチング素子と電カドランスの１次巻線とか
ら構成された直列回路が、直流入力電源に並列に接続さ
れたスイッチング電源に設けられたカレントスナバ−回
路において、ダイオードとコンデンサとから構成された
直列回路を。
前記第１のスイッチング素子と並列に且つ前記ダイオー
ドの導通方向が前記第１のスイッチング素子の導通方向
と同一になるよう接続し、第２のスイッチング素子と、
インダクタとから構成された直列回路を前記ダイオード
と前記コンデンサの接続点と、前記直流入力電源と前記
電カドランスの１次巻線の接続点との間に接続し、前記
電力〜トランスに設けた駆動巻線の誘起電圧によって前
記第２のスイッチング素子が前記第１のスイッチング素
子の開閉と同期して開閉するように構成したことを４１
像とする。
ドの導通方向が前記第１のスイッチング素子の導通方向
と同一になるよう接続し、第２のスイッチング素子と、
インダクタとから構成された直列回路を前記ダイオード
と前記コンデンサの接続点と、前記直流入力電源と前記
電カドランスの１次巻線の接続点との間に接続し、前記
電力〜トランスに設けた駆動巻線の誘起電圧によって前
記第２のスイッチング素子が前記第１のスイッチング素
子の開閉と同期して開閉するように構成したことを４１
像とする。
以下１本発明を図面に示す実施例に基づいて説明する。
第２図は本発明カレントスナバ−回路の一実施例を示す
回路図である。同図において１、本発明カレントスナバ
−回路１７は、ダイオード７とコンデンサ９との直列回
路と、第２のスイッチング素子を構成するトランジスタ
１５とインダクタ１９の直列回路と、トランス３′の駆
動巻線１８を含む開閉駆動回路１６とを有して構成され
、入力電流を開閉する第１のスイッチング素子たるトラ
ンジスタ１０と電カドランス３′の１次巻線４とから構
成された直列回路を直流入力電源１に並列接続してなる
スイッチング電源に備えられる。
回路図である。同図において１、本発明カレントスナバ
−回路１７は、ダイオード７とコンデンサ９との直列回
路と、第２のスイッチング素子を構成するトランジスタ
１５とインダクタ１９の直列回路と、トランス３′の駆
動巻線１８を含む開閉駆動回路１６とを有して構成され
、入力電流を開閉する第１のスイッチング素子たるトラ
ンジスタ１０と電カドランス３′の１次巻線４とから構
成された直列回路を直流入力電源１に並列接続してなる
スイッチング電源に備えられる。
上記ダイオード７とコンデンサ９の直列回路は。
トランジスタｌＯと並列に接続される。この場合。
ダイオード７の導通方向が該トランジスタＩＯの導通方
向と同一になるよう接続する。このコンデンサ９は、コ
アの励磁エネルギー等によりて誘起される起電力を吸収
するためのものである。
向と同一になるよう接続する。このコンデンサ９は、コ
アの励磁エネルギー等によりて誘起される起電力を吸収
するためのものである。
上記トランジスタ１５とインダクタ１９の直列回路は、
上記ダイオコド７とコンデンサ９の接点と、上記直流入
力電源１と上記１次巻線４の接点との間に接続され、コ
ンテンｔ９とは直列回路を構成する。上記コンデンサ９
の電荷は、このトランジスタ１５とインダクタ１９を介
して放電されろう 上記駆動巻線１８は、トランス３′に設けられ、一端を
上記直流入力電源１と上記１次巻線４の接点に接続し、
他端を適当な抵抗を介して上記トランジスタ１５のベー
スに接続し、該トランジスタ１５を開閉する開閉駆動回
路１６を構成する。こンオンした際、トランジスタ１５
を導通させる起電力を生ずるよう定める。なお、この巻
線１８は、１次巻線と密結合の必要はなく、巻数の少な
い簡単なものでよい。
上記ダイオコド７とコンデンサ９の接点と、上記直流入
力電源１と上記１次巻線４の接点との間に接続され、コ
ンテンｔ９とは直列回路を構成する。上記コンデンサ９
の電荷は、このトランジスタ１５とインダクタ１９を介
して放電されろう 上記駆動巻線１８は、トランス３′に設けられ、一端を
上記直流入力電源１と上記１次巻線４の接点に接続し、
他端を適当な抵抗を介して上記トランジスタ１５のベー
スに接続し、該トランジスタ１５を開閉する開閉駆動回
路１６を構成する。こンオンした際、トランジスタ１５
を導通させる起電力を生ずるよう定める。なお、この巻
線１８は、１次巻線と密結合の必要はなく、巻数の少な
い簡単なものでよい。
このような回路構成による本発明カレントスナバ−回路
の動作は次のようである。まず、トランジスタｌＯがタ
ーンオフすると、該トランジスタ１０の導通時に電カド
ランス３′のコアに励磁されティたエネルギーと電カド
ランス３′の漏れインダクタンス分によるエネルギーと
が、１次巻線４に起電力を誘起せしめ、これにより電荷
がダイオ−“ドアを介して、コンテンｔ９に充電され、
上記両エネルギーが静電エネルギーとして蓄積される。
の動作は次のようである。まず、トランジスタｌＯがタ
ーンオフすると、該トランジスタ１０の導通時に電カド
ランス３′のコアに励磁されティたエネルギーと電カド
ランス３′の漏れインダクタンス分によるエネルギーと
が、１次巻線４に起電力を誘起せしめ、これにより電荷
がダイオ−“ドアを介して、コンテンｔ９に充電され、
上記両エネルギーが静電エネルギーとして蓄積される。
したがって通常生じるターンオフ時のサージがコンデン
サ９に吸収されることになる。
サ９に吸収されることになる。
次に、トランジスタ１ｏが導通すると駆動巻線１８Ｋ）
ランジスタ１５を導通させる向きに電圧が生じ、その結
果コンデンサ９に蓄えられた静電エネルギーはトランジ
スタ１５を通して、上記インダクタ１９とコンデンサ９
との共振作用にょシ急激に放電することなく、直流入力
電源１へ帰還される。即ち、コンデンサ９の端子電圧は
第３図のようにトランジスタ１０の非導通時には、該コ
ンデンサ９と上記−次巻線４のインダクタンスとのＬＣ
共振作用により、電カドランス３′の励磁エネルギーと
り一ケージエネルギーとを吸収した分だけ正弦波状カー
ブを描いて上昇し、トランジスタｌＯの導通時には、コ
ンデンサ９と上記インダクタ１９との共振作用により、
その電荷がトランジスタ１５を通して直流入力電源１に
帰還されるため、正弦波状カーブを描いて減少する。し
かし、コンデンサ９の端子電圧が上昇する時には、ダイ
オード７によフ、また、減少する時には、トランジスタ
１５によりそれぞれ放電又は充電が妨げられるためにコ
ンデンサ９の端子電圧は最大値Ｖｃｙｎａｘ又は、最小
値Ｖｃ、ｍｉｎをトランジスタ１０の状態が変わるまで
維持し続ける。
ランジスタ１５を導通させる向きに電圧が生じ、その結
果コンデンサ９に蓄えられた静電エネルギーはトランジ
スタ１５を通して、上記インダクタ１９とコンデンサ９
との共振作用にょシ急激に放電することなく、直流入力
電源１へ帰還される。即ち、コンデンサ９の端子電圧は
第３図のようにトランジスタ１０の非導通時には、該コ
ンデンサ９と上記−次巻線４のインダクタンスとのＬＣ
共振作用により、電カドランス３′の励磁エネルギーと
り一ケージエネルギーとを吸収した分だけ正弦波状カー
ブを描いて上昇し、トランジスタｌＯの導通時には、コ
ンデンサ９と上記インダクタ１９との共振作用により、
その電荷がトランジスタ１５を通して直流入力電源１に
帰還されるため、正弦波状カーブを描いて減少する。し
かし、コンデンサ９の端子電圧が上昇する時には、ダイ
オード７によフ、また、減少する時には、トランジスタ
１５によりそれぞれ放電又は充電が妨げられるためにコ
ンデンサ９の端子電圧は最大値Ｖｃｙｎａｘ又は、最小
値Ｖｃ、ｍｉｎをトランジスタ１０の状態が変わるまで
維持し続ける。
本発明を実現するためには下記の制約がある。
第一に上町トランジスタ１０の導通時間内にコンデンサ
９は放電を完了し、両端電圧が最小値まで減少しなけれ
ばならない。従って、該コンデンサ９と上記インダクタ
１９の共振回路の微分方程式よルその周期を求める。
９は放電を完了し、両端電圧が最小値まで減少しなけれ
ばならない。従って、該コンデンサ９と上記インダクタ
１９の共振回路の微分方程式よルその周期を求める。
但し、こζでｑは；ンデンサ９の電荷ｓ Ｖｌ！ｌは直
流入力電源ｌの電圧である。（１）式を解き、コンデン
サ９の両端電圧■。を求める。
流入力電源ｌの電圧である。（１）式を解き、コンデン
サ９の両端電圧■。を求める。
Ｖ’ ＝Ｖｆｌｌ ＋（ｖ、 ｍａｌｔ −ＶＩＮ）Ｃ
ｏ’ 、１ｏ・・・（２）従ってトランジスター０の導
通時間をＴＯＮとすると Ｔｏ）１．１１１１１ ＞ ｗ ｖ’？で ・・・・
・・・・・・・・・・・・・・・・・・・・（３）が成
立しなければならない。
ｏ’ 、１ｏ・・・（２）従ってトランジスター０の導
通時間をＴＯＮとすると Ｔｏ）１．１１１１１ ＞ ｗ ｖ’？で ・・・・
・・・・・・・・・・・・・・・・・・・・（３）が成
立しなければならない。
第二に％上記コンデンサ９の両端電圧Ｖｏの最小値Ｖ＠
ｍ１ｍが負にならないための制約がある。
ｍ１ｍが負にならないための制約がある。
即ち（２）式でｔ−πｆｒでとして
Ｖ（１，ｍｌ＋ａ ＝ ２Ｖｔ＊ −ＶＯ，ｗａｘ ≧
０従って Ｖａ□８≦２Ｖｘ＊ ・・・・・・・・・・・・
・・・・・・・・・・・・・・・（４）が成立しなけれ
はならない。
０従って Ｖａ□８≦２Ｖｘ＊ ・・・・・・・・・・・・
・・・・・・・・・・・・・・・（４）が成立しなけれ
はならない。
最後に電カドランス３′の励磁エネルギーとり一ケージ
エネルギーをコンデンサ９が吸収できるための制約があ
る０ （Ｌｘ＋Ｌｅ）ニジ＜ 、 Ｃ（Ｖａ ｖｍ＊ｘ −ｖ
ＩＮ）” ””（５）但し％ Ｉｌｌは励磁電流のピー
ク値、Ｌｌは１次巻線４のインダクタンス、Ｌｅは漏れ
インダクタンスである。
エネルギーをコンデンサ９が吸収できるための制約があ
る０ （Ｌｘ＋Ｌｅ）ニジ＜ 、 Ｃ（Ｖａ ｖｍ＊ｘ −ｖ
ＩＮ）” ””（５）但し％ Ｉｌｌは励磁電流のピー
ク値、Ｌｌは１次巻線４のインダクタンス、Ｌｅは漏れ
インダクタンスである。
以上説明したように、本発明は第１のスイッチング素子
の非導通時に、保譲回路のコンデンサに電カドランスの
励磁エネルギーとり一ケージエネルギーの両者を吸収さ
せると共に、第１のスイッチング素子の導通時に、上記
吸収させたエネルギーを第２のスイッチング素子にて直
流入力電源に帰還するよう構成したもので、その際、イ
ンダクタと上記コンデンサのＬＣ共振作用を利用するこ
とによシ、電力損失が極めて少なく、且つ、高周波動作
に適したカレントスナノ（−回路を構成できる。又、電
カドランスに励磁エネルギーをリセットするための密結
合反磁化巻線は不要であシ、一方【動巻線は、簡単なも
のでよく、Ｊ！に、回路構成が簡単なため、安価で高信
頼性である等の効果を奏する。
の非導通時に、保譲回路のコンデンサに電カドランスの
励磁エネルギーとり一ケージエネルギーの両者を吸収さ
せると共に、第１のスイッチング素子の導通時に、上記
吸収させたエネルギーを第２のスイッチング素子にて直
流入力電源に帰還するよう構成したもので、その際、イ
ンダクタと上記コンデンサのＬＣ共振作用を利用するこ
とによシ、電力損失が極めて少なく、且つ、高周波動作
に適したカレントスナノ（−回路を構成できる。又、電
カドランスに励磁エネルギーをリセットするための密結
合反磁化巻線は不要であシ、一方【動巻線は、簡単なも
のでよく、Ｊ！に、回路構成が簡単なため、安価で高信
頼性である等の効果を奏する。
【図面の簡単な説明】
第１図は従来のカレントスナバ−回路及びリセット回路
を示すブロック図、第２図は本発明の一実施例を示す回
路図、第３図は第２図のコンデンサの両端電圧の時間変
化を示す波形図である。 １・・・・・・直流入力電源、２・・・・・・ダイオー
ド、３゜３′・・・・・・電カドランス、４・・・・・
・１次巻線、５・・・・・・２次巻線、６・−・・・・
クランプ巻線、７・・・・・・ダイオード、８・・・・
・・抵抗器、９・・・・・・コンデンサ、１０・・・・
・・トランジスタ、１１・・・・・・パルス幅制御回路
、１２・・・・・・整流平滑回路、１３・・・・・・負
荷抵抗器、１４・・・・・・帰還回路、１５・・・・・
・トランジスタ、１６・・・・・・開閉駆動回路、１７
・・・・・・カレントスナバ−回路、１８・・・・・・
駆動巻線、１９・・・・・・インダクタ。
を示すブロック図、第２図は本発明の一実施例を示す回
路図、第３図は第２図のコンデンサの両端電圧の時間変
化を示す波形図である。 １・・・・・・直流入力電源、２・・・・・・ダイオー
ド、３゜３′・・・・・・電カドランス、４・・・・・
・１次巻線、５・・・・・・２次巻線、６・−・・・・
クランプ巻線、７・・・・・・ダイオード、８・・・・
・・抵抗器、９・・・・・・コンデンサ、１０・・・・
・・トランジスタ、１１・・・・・・パルス幅制御回路
、１２・・・・・・整流平滑回路、１３・・・・・・負
荷抵抗器、１４・・・・・・帰還回路、１５・・・・・
・トランジスタ、１６・・・・・・開閉駆動回路、１７
・・・・・・カレントスナバ−回路、１８・・・・・・
駆動巻線、１９・・・・・・インダクタ。
Claims (1)
- 入力電流を開閉する第１のスイッチング素子と電カドラ
ンスの１次巻線とから構成された直列回路が、直流入力
電源に並列に接続されたスイッチング電源に設けられた
カレントスナバ−回路において、ダイオードとコンデン
サとから構成された直列回路を、前記第１のスイッチン
グ素子と並列に且つ前記ダイオードの導通方向が前記第
１のスイッチング素子の導通方向と同一にまるよう接続
し、第２のスイッチング素子と、インダクタとから構成
された直列回路を前記ダイオードと前記コンデンサの接
続点と、前記直流入力電源と前記電カドランスの１次巻
線の接続点との間に接続し、前記電カドランスに設けた
駆動巻線の誘起電圧によって前記第２のスイッチング素
子が前記第１のスイッチング素子の開閉と同期して開閉
するように構成したことを特徴とするカレントスナバ−
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56169257A JPS5869463A (ja) | 1981-10-21 | 1981-10-21 | カレントスナバ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56169257A JPS5869463A (ja) | 1981-10-21 | 1981-10-21 | カレントスナバ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5869463A true JPS5869463A (ja) | 1983-04-25 |
Family
ID=15883150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56169257A Pending JPS5869463A (ja) | 1981-10-21 | 1981-10-21 | カレントスナバ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5869463A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142274A (ja) * | 1984-07-31 | 1986-02-28 | Matsushita Electric Ind Co Ltd | スパイク電圧吸収回路 |
| WO1986001950A1 (en) * | 1984-09-17 | 1986-03-27 | Sundstrand Corporation | Energy recovery snubber |
| JPS6412865A (en) * | 1987-07-02 | 1989-01-17 | Fujitsu Denso | Snubber circuit |
| JPS6416262A (en) * | 1987-07-08 | 1989-01-19 | Fujitsu Denso | Snubber circuit |
| DE4135569C1 (ja) * | 1991-10-29 | 1993-04-01 | Abb Patent Gmbh, 6800 Mannheim, De | |
| US5880943A (en) * | 1996-05-15 | 1999-03-09 | Yamaha Corporation | Snubber circuit for a switching power source |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4426520Y1 (ja) * | 1966-02-16 | 1969-11-07 | ||
| JPS519958U (ja) * | 1974-07-11 | 1976-01-24 |
-
1981
- 1981-10-21 JP JP56169257A patent/JPS5869463A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4426520Y1 (ja) * | 1966-02-16 | 1969-11-07 | ||
| JPS519958U (ja) * | 1974-07-11 | 1976-01-24 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142274A (ja) * | 1984-07-31 | 1986-02-28 | Matsushita Electric Ind Co Ltd | スパイク電圧吸収回路 |
| JPH0313830B2 (ja) * | 1984-07-31 | 1991-02-25 | Matsushita Electric Ind Co Ltd | |
| WO1986001950A1 (en) * | 1984-09-17 | 1986-03-27 | Sundstrand Corporation | Energy recovery snubber |
| US4607322A (en) * | 1984-09-17 | 1986-08-19 | Sundstrand Corporation | Energy recovery snubber |
| JPS6412865A (en) * | 1987-07-02 | 1989-01-17 | Fujitsu Denso | Snubber circuit |
| JPS6416262A (en) * | 1987-07-08 | 1989-01-19 | Fujitsu Denso | Snubber circuit |
| DE4135569C1 (ja) * | 1991-10-29 | 1993-04-01 | Abb Patent Gmbh, 6800 Mannheim, De | |
| EP0539902A2 (de) * | 1991-10-29 | 1993-05-05 | ABBPATENT GmbH | Ausschaltentlastungsnetzwerk für einen Gleichspannungswandler |
| US5438501A (en) * | 1991-10-29 | 1995-08-01 | Abb Patent Gmbh | Turn-off relief network for a direct voltage converter |
| US5880943A (en) * | 1996-05-15 | 1999-03-09 | Yamaha Corporation | Snubber circuit for a switching power source |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4386395A (en) | Power supply for electrostatic apparatus | |
| US4873471A (en) | High frequency ballast for gaseous discharge lamps | |
| JPH04502399A (ja) | 共振フライバツク高電圧電源用の同期回路 | |
| JPS5869463A (ja) | カレントスナバ−回路 | |
| JP4718228B2 (ja) | 力率改善回路 | |
| US3928793A (en) | Power supply circuit with electro-magnetic feedback | |
| EP0239420B1 (en) | High frequency ballast for gaseous discharge lamps | |
| JP2002119054A (ja) | スイッチング電源装置 | |
| JPH041587B2 (ja) | ||
| US5892327A (en) | Circuit arrangement for operating a discharge lamp | |
| JP3215273B2 (ja) | スイッチング電源 | |
| WO1997030569A1 (en) | In-rush surge limiting electronic ballast | |
| JP2604668B2 (ja) | スイッチング回路のスナバー回路 | |
| JPH078143B2 (ja) | インバ−タ装置 | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JPS6229987B2 (ja) | ||
| JP3429420B2 (ja) | スイッチング電源 | |
| JP3401923B2 (ja) | １石電流複合共振型コンバーター回路 | |
| JPS63220763A (ja) | Ｄｃ／ａｃインバ−タの突入電流制限回路 | |
| SU896727A1 (ru) | Транзисторный инвертор | |
| JPH09215326A (ja) | スイッチング電源装置 | |
| JPS5925580A (ja) | スイツチングレギユレ−タ | |
| JPH03135367A (ja) | Ｄｃ―ｄｃコンバータ | |
| JP2724258B2 (ja) | スイッチング電源装置 | |
| SU1483568A1 (ru) | Многоканальный преобразователь дл зар да емкостных накопителей |