JP2006163223A - 転送信号のモニタリング方法及び装置、並びにクロック信号のタイミング調整方法、駆動回路、電気光学装置、及び電子機器 - Google Patents
転送信号のモニタリング方法及び装置、並びにクロック信号のタイミング調整方法、駆動回路、電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP2006163223A JP2006163223A JP2004357713A JP2004357713A JP2006163223A JP 2006163223 A JP2006163223 A JP 2006163223A JP 2004357713 A JP2004357713 A JP 2004357713A JP 2004357713 A JP2004357713 A JP 2004357713A JP 2006163223 A JP2006163223 A JP 2006163223A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- transfer signal
- signals
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 各種クロック信号の遅延時間を正確に計測する。
【解決手段】 ダミー回路27はカウンタ22の入力端STARTに出力する。ダミー回路のインバータ62gから出力された信号を検出信号MONとしてカウンタ26の入力端STOPに出力する。DX信号及び検出信号MONの位相差を計測することによって各駆動回路における各種クロック信号の遅延時間を算出する。
【選択図】 図6
【解決手段】 ダミー回路27はカウンタ22の入力端STARTに出力する。ダミー回路のインバータ62gから出力された信号を検出信号MONとしてカウンタ26の入力端STOPに出力する。DX信号及び検出信号MONの位相差を計測することによって各駆動回路における各種クロック信号の遅延時間を算出する。
【選択図】 図6
Description
本発明は、例えば液晶装置等の電気光学装置に適用される転送信号のモニタリング方法及び装置、並びにこの転送信号のモニタリング方法を応用したクロック信号のタイミング調整方法の技術分野に関する。加えて、上記転送信号のモニタリング方法を応用した駆動回路、電気光学装置、及び電子機器の技術分野に関する。
液晶パネルモジュールにおいて、ゴースト等の画質劣化への対策として、温度変化等によって遅延が生じる各種クロック信号のタイミングを自動的に調整するタイミング調整が行われている。このようなタイミング調整を行うための方法としては、液晶パネルのデータ側駆動回路と同一の一段当りの回路を模擬したダミー回路に通し、例えば温度変化等によるクロック信号等の遅延時間を、各種のクロック信号を生成するために必要なクロックカウンタIC等に反映させる方法が取られている。
ダミー回路に入力される信号、即ちモニタリングされる信号としては、データ線駆動回路のスタートパルスであるDX信号が使用されている(例えば、特許文献1参照。)。その理由としては、各種クロック信号の中でDX信号がモニタリングするのに適度な周期であることが挙げられる。加えて、DX信号以外の他の信号をモニタリングした場合、この信号を供給する信号線をダミー回路に電気的に接続することによってその信号線のみ時定数が変化しまう虞があるためである。より具体的には、例えば画素部に画像信号を供給するための信号を生成するためにDX信号を整形するイネーブル信号(以下、便宜“ENB信号”と称す。)をモニタリングする場合、イネーブル信号を伝達する信号線のみ時定数が変化してしまう可能性がある。このような信号線の時定数の変化は、画像を表示する際にゴーストを発生させる原因の一つになる。したがって、通常、ENB信号に比べてゴースト等の発生を抑制できるDX信号をモニタリングする方法が採用されることが多い。
しかしながら、DX信号はデータ線駆動回路等の駆動回路の入力側に供給される信号であるため、DX信号をモニタリングする方法では各種信号の遅延を正確に計測することは困難である。より具体的には、各種信号の実際の遅延時間を正確に計測する目的にのみ注目した場合、DX信号をモニタリングする方法は、駆動回路からみて画素部に近い信号伝達路に供給されるENB信号をモニタリングする場合に比べて、実際の遅延時間を正確に計測することが困難である。したがって、特許文献1に開示された技術は、各種クロック信号のタイミングを精密に調整するための十分な方法とは言い難い。
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば液晶装置等の電気光学装置に供給される各種クロック信号の遅延時間を正確に計測することによって高画質の画像を表示できる技術を提供することを課題とする。
本発明に係る転送信号のモニタリング方法は上記課題を解決するために、画素部を有する電気光学装置の駆動回路において、所定の周期のクロック信号に基づいてシフトレジスタの複数の段から順次出力される転送信号を複数の段階で整形する際に、各段階の整形にそれぞれ用いられる複数種のイネーブル信号のうち前記画素部に画像信号を供給するタイミングを規定する一系列のマスターイネーブル信号により整形された前記転送信号を抽出する抽出ステップと、該抽出された転送信号をモニタリングするモニタリングステップとを備える。
本発明に係る転送信号のモニタリング方法によれば、一系列のマスターイネーブル信号により整形された転送信号を抽出する。これにより、マスターイネーブル信号により整形された転送信号を所要のタイミングで抽出できる。マスターイネーブル信号は、例えば、イネーブル信号のうち転送信号を画素部に供給する際の最終段階において転送信号を整形する信号であり、通常、サンプリングパルスを生成するために用いられる一系列の信号である。したがって、スタートパルスであるDX信号に比べて高い周波数を有する。転送信号をモニタリングに適したパルス間隔を有する信号として抽出することによって、抽出された転送信号を容易にモニタリングできる。したがって、例えばマスターイネーブル信号によって整形された転送信号の遅延をモニタリングすることによって、信号遅延を計測できる。
尚、サンプリングパルスとは、画像信号をサンプリングする際のタイミング制御用の信号であり、通常、画素部に対する画像信号の入力側に設けられるサンプリングスイッチの開閉を制御する信号である。「一系列」とは、発生起源又は供給経路が同一であることを指しており、一系列のマスターイネーブル信号は、例えば段階的に整形された転送信号から適切なタイミングを有するサンプリング信号を生成できる。より具体的には、一系列のマスターイネーブル信号は、少なくとも、複数種のイネーブル信号のうち一系列のマスターイネーブル信号を除くイネーブル信号と比べると、極めて顕著にパルス幅等が均一である。したがって、一系列のマスターイネーブル信号は、例えば、前段階で整形された転送信号の各パルスの幅や間隔(即ち、周波数)、立ち上がり時及び立ち下がり時の歪み具合を含めた形状等をほぼ一定にでき、サンプリングパルスの幅は均一化される。即ち、一系列のマスターイネーブル信号は、先の整形段階で生じた転送信号のパルス幅の変動等を解消できる信号である。
尚、「複数の段階で」とは、転送信号を複数の段階を経て整形することによって転送信号を適切な波形に整形することを意味する。また、「整形する」とは、上述したように各パルスの幅や間隔(即ち、周波数)、立ち上がり時及び立ち下がり時の歪み具合を含めた形状等を所定の形状等に整えることを意味する。
マスターイネーブル信号は、例えばデータ線駆動回路等に含まれるシフトレジスタから順次出力される転送信号を段階的に整形する複数種のイネーブル信号のうち、画像信号をサンプリングするためのサンプリング信号を生成するために用いられるので、シフトレジスタ等を含むデータ線駆動回路等で発生する各種クロック信号の遅延は、マスターイネーブル信号によって整形された転送信号の遅延を計測すれば正確に把握されることになる。より具体的には、マスターイネーブル信号は、画像信号を画素部に供給するタイミングを規定するように転送信号を整形するために用いられるので、抽出された転送信号をモニタリングすることによって、例えば温度変化等に起因する各種クロック信号がデータ線駆動回路等で遅延する遅延時間がより正確に把握されることになる。
以上の結果、本発明に係る転送信号のモニタリング方法によれば、従来のDX信号をモニタリングする場合に比べて各種クロック信号の遅延をより正確に把握できる。これにより、例えば、この遅延時間に応じて各種クロック信号の遅延時間を補正しさえすれば、液晶装置等の電気光学装置は高品質の画像を表示できる。
本発明に係る転送信号のモニタリング方法の一の態様においては、前記シフトレジスタから出力された前記転送信号は、前記複数種のイネーブル信号のうち、複数系列でなる第1イネーブル信号で第1整形された後、前記マスターイネーブル信号により第2整形されてもよい。
この態様によれば、例えば、複数系列でなる第1イネーブル信号で転送信号を第1整形することによって、転送信号のパルス幅が第1イネーブル信号のパルス幅に制限される。その後、マスターイネーブル信号によって更に第2整形を行うことによって転送信号のパルス幅を狭めることができる。これにより、歪み等が少ないマスターイネーブル信号の波形に合わせて転送信号が整形されることになる。
尚、「複数系列」とは、例えば同一構成又は異なる構成を有すると共に相互に独立して設けられる、複数のイネーブル信号生成回路や複数のイネーブル信号供給経路など、信号の発生起源又は供給経路が互いに異なっていることを意味しており、最終的に重畳されて一つの連続信号として取り扱われる場合であっても、この概念に含まれる。そのような場合には、たとえ元々同一波形であることが意図されていても、回路素子の特性や素子や配線の電気的影響によって波形が僅かながら異なることがあり得る。複数系列のイネーブル信号は互いに独立した信号として取り扱うことができるため、一つの転送信号を時分割して複数の信号線に分配して供給できる。
本発明に係る転送信号のモニタリング方法の他の態様においては、前記シフトレジスタに入力され前記転送信号の出力の開始を指示するスタートパルスをスタート信号とし、前記抽出された転送信号をストップ信号とすることで前記転送信号をモニタリングしてもよい。
この態様によれば、例えば、スタート信号をモニタリングした時点と、ストップ信号をモニタリングした時点との時間差によって転送信号の遅延時間を計測することが可能である。したがって、整形された転送信号に基づいて正確に各種信号の遅延時間を取得できる。
この態様においては、前記モニタリングステップにおいて、前記転送信号を整形するために前記シフトレジスタの一の段に電気的に接続された論理回路を模擬したダミー回路に前記転送信号及び前記マスターイネーブル信号を入力し、該ダミー回路からの出力される前記駆動回路における前記抽出された転送信号の遅延時間を計測してもよい。
この態様によれば、ダミー回路にマスターイネーブル信号と共に入力された転送信号をダミー回路から出力し、この出力された転送信号によって転送信号の遅延時間を計測してもよい。このような転送信号によれば、各種信号遅延をより実際の遅延時間に近い値として計測できる。
本発明に係るクロック信号のタイミング調整方法は上記課題を解決するために、上述した本発明の転送信号のモニタリング方法と、前記計測された遅延時間に応じて前記クロック信号のタイミングを調整する調整ステップとを備える。
本発明に係るクロック信号のタイミング調整方法によれば、上述の転送信号のモニタリング方法を用いて計測された遅延時間に応じて各種クロック信号のタイミングを調整する。より具体的には、例えば、転送信号を順次転送するためにシフトレジスタ等の動作を制御するクロック信号、ドットクロック信号、スタートパルスであるDX信号等が各回路に供給されるタイミングを調整できる。これにより、適切なタイミングで供給される各種信号によって画素部に高品質の画像を表示することが可能である。
本発明に係る転送信号のモニタリング装置は上記課題を解決するために、所定の周期のクロック信号に基づいてシフトレジスタの複数の段から順次出力される転送信号を段階的に整形するための複数種のイネーブル信号のうち画素部に画像信号を供給するタイミングを規定する一系列のマスターイネーブル信号により整形された前記転送信号を抽出する抽出手段と、該抽出された転送信号をモニタリングするモニタリング手段とを備える。
本発明に係る転送信号のモニタリング装置によれば、上述の本発明の転送信号のモニタリング方法と同様に、各種クロック信号の遅延を正確に把握できる。これにより、例えば、この遅延時間に応じて各種クロック信号の遅延時間を補正しさえすれば、液晶装置等の電気光学装置に高品質の画像を表示させることが可能である。
本発明に係る駆動回路は上記課題を解決するために、画素部を有する電気光学装置の駆動回路であって、所定の周期のクロック信号に基づいてシフトレジスタの複数の段から順次出力される転送信号を複数の段階で整形する際に、各段階の整形にそれぞれ用いられる複数種のイネーブル信号のうち前記画素部に画像信号を供給するタイミングを規定する一系列のマスターイネーブル信号により整形された前記転送信号を所定の間隔で抽出する抽出手段と、該抽出された転送信号をモニタリングするモニタリング手段と、前記抽出された転送信号の遅延時間に応じて前記クロック信号のタイミングを調整する調整手段と、該タイミングが調整されたクロック信号に応じて前記画素部を駆動する駆動手段とを備える。
本発明に係る駆動回路によれば、上述の本発明の転送信号のモニタリング方法と同様に、適切なタイミングで供給される各種信号によって画素部に高品質の画像を表示させることが可能である。
本発明に係る駆動回路の一の態様においては、前記シフトレジスタから出力された前記転送信号は、前記複数種のイネーブル信号のうち、複数系列でなる第1イネーブル信号で第1整形された後、前記マスターイネーブル信号により第2整形されてもよい。
この態様によれば、本発明の転送信号のモニタリング方法と同様に、例えば、複数系列でなる第1イネーブル信号で転送信号を第1整形することによって、転送信号のパルス幅が第1イネーブル信号のパルス幅に制限される。その後、マスターイネーブル信号によって更に第2整形を行うことによって転送信号のパルス幅を狭めることができる。これにより、歪み等が少ないマスターイネーブル信号の波形に合わせて転送信号を整形できる。
本発明に係る駆動回路の他の態様においては、前記抽出手段は前記転送信号を整形するために前記シフトレジスタの一の段に電気的に接続された論理回路を模擬したダミー回路を含んでいてもよい。
この態様によれば、本発明の転送信号のモニタリング方法と同様に、各種信号遅延をより実際の遅延時間に近い値として計測できる。
本発明に係る駆動回路の他の態様においては、前記モニタリング手段は、前記シフトレジスタに入力され前記転送信号の出力の開始を指示するスタートパルスをスタート信号とし、前記抽出された転送信号をストップ信号することで前記転送信号をモニタリングしてもよい。
この態様によれば、本発明の転送信号のモニタリング方法と同様に、整形された転送信号に基づいて正確に各種信号の遅延時間を取得できる。
この態様においては、前記モニタリング手段は前記スタート信号と前記ストップ信号に基づき前記駆動回路における前記抽出された転送信号の遅延時間を計測してもよい。
この態様によれば、本発明の転送信号のモニタリング方法と同様に、各種信号の遅延時間を正確に計測できる。
本発明に係る電気光学装置は上記課題を解決するために、複数の走査線及びデータ線と、該走査線とデータ線との交差に対応して各々設けられた複数の画素と、転送信号を転送するシフトレジスタと、前記シフトレジスタから出力された転送信号に前記複数の段階の整形を施した信号をサンプリング信号として前記データ線に画像信号をサンプリングするサンプリング回路と、上述した本発明の駆動回路とを備える。
本発明に係る電気光学装置によれば、上述の本発明の駆動回路と同様に高品質の画像を表示可能な電気光学装置を提供することができる。
本発明に係る電気光学装置の一の態様においては、前記抽出手段は、前記シフトレジスタの一段分を模擬した回路と、前記サンプリング回路を模擬した回路とを含んでいてもよい。
この態様によれば、本発明の駆動回路と同様に高品質の画像を表示可能な電気光学装置を提供できる。
本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。
本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。更には電気光学装置を露光用ヘッドとして用いたプリンタ、コピー、ファクシミリ等の画像形成装置などの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)等も実現することが可能である。
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。
以下、図面を参照しながら本実施形態に係る転送信号のモニタリング方法及び装置、クロック信号のタイミング調整方法、駆動回路を適用した電気光学装置の一例である液晶装置、並びにこの液晶装置を応用した電子機器の態様について説明する。
先ず、図1乃至図3を参照しながら、本実施形態の液晶装置1の構成を説明する。図1は、液晶装置1の電気的な接続構成を示すブロック図である。
図1において、液晶装置1は、画像表示領域10aを有する基板部11、本発明に係る「転送信号のモニタリング装置」の一例を構成するタイミング回路100、データ線駆動回路101及び走査線駆動回路104を備えている。尚、データ線駆動回路101及び走査線駆動回路104はタイミング回路100と共に、本発明に係る「駆動回路」の一例を構成する。
基板部11は、例えば石英基板、ガラス基板或いはシリコン基板等からなるTFTアレイ基板10と不図示の対向基板とを備えている。TFTアレイ基板10及び対向基板は液晶層を介して対向配置されている。液晶装置1は、画像を表示するための各画素部の駆動方法としてTFTアクティブマトリクス駆動方式を採用している。TFTアレイ基板10の画像表示領域10aには、マトリクス状に配置された複数の画素電極9aと、互いに交差して配列された複数の走査線2及びデータ線3とが形成されている。加えて、画像表示領域10a内には、画素に対応する画素部が構築されている。尚、ここでは図示しないが、各画素電極9aとデータ線3との間には、走査線2を介して夫々供給される走査信号に応じて導通、非導通が制御されるTFTや、画素電極9aに印加した電圧を維持するための蓄積容量が形成されている。液晶装置1は、基板部11の画像表示領域10aにおいて区画配列された画素電極9aに印加する電圧を制御し、液晶層に加わる電界を画素毎に変調する。これにより、TFT基板10及び対向基板間の透過光量が制御され、画像が階調表示される。尚、後述するデータ線駆動回路101、走査線駆動回路104、及びタイミング回路100等の各種回路は、画像表示領域10aの周辺領域に設けられている。
データ線駆動回路101は、シフトレジスタ51、論理回路55及びサンプリング回路7を備えている。データ線駆動回路101は、後に詳細に説明するように、データ線駆動回路101内に入力される所定周期のX側クロック信号CLX(及びその反転信号CLXINV)、シフトレジスタ51のスタートパルスであるDX信号に基づいて、画像信号VIDをサンプリングして得られるデータ信号を各データ線3に供給する。尚、後述するように画像信号VIDは、シリアルーパラレル変換されることによって複数のサンプリングスイッチ71にサンプリングされるため、サンプリングされる各画像信号に対応して複数の画像信号供給線6が設けられるが、本実施形態では説明の簡便のため一部の画像信号供給線を省略している。より具体的には、本実施形態では、サンプリング回路駆動信号S0i(i=1、・・・、n)の夫々が12個のサンプリング信号に分岐されて各データ線3に供給されるため、画像信号VIDはシリアルーパラレル変換された画像信号VID1〜VID12として対応するデータ線3に供給される。
走査線駆動回路104は、マトリクス状に配置された複数の画素電極9aを走査線2の配列方向に走査するために、各種走査信号を走査線2に順次印加するように構成されている。より具体的には、走査線駆動回路104は、走査信号を印加する際の基準クロックであるY側クロック信号CLY、走査線駆動回路104のスタートパルスであるDY信号に基づいて生成される走査信号を、複数の走査線2に順次印加するように構成されている。走査線2に走査信号を印加する際には、各走査線2の右側から電圧が印加される。尚、本実施形態では、図中両側に走査線駆動回路104が設けられているため、走査線2の両側から同時に走査信号を供給することも可能である。クロック信号等の各種タイミング信号はタイミング回路100によって生成され、TFTアレイ基板10上の各回路に供給される。データ線駆動回路101及び走査線駆動回路104を駆動するために必要な電源電圧もこれら駆動回路の外部回路から供給される。上下導通端子106から引き出された信号線には、外部回路から対向電極電位LCCが供給される。対向電極電位LCCは、上下導通端子106を介して不図示の対向電極に供給される。対向電極電位LCCは、対向電極及び画素電極9aとの電位差を適正に保持して液晶保持容量を形成するための対向電極の基準電位となる。
タイミング回路100は、TFTアレイ基板10において画像表示領域10aの片側に設けられた走査線駆動回路104側に設けられている。タイミング回路100は、後に詳細に説明するようにドットクロック信号DC等の各種クロック信号をデータ線駆動回路101及び走査線駆動回路104に供給し、これら回路の動作のタイミングを制御する。
図1及び図2を参照しながらデータ線駆動回路101の詳細な構成について説明する。図2は、データ線駆動回路101の電気的な接続構成を示すブロック図である。データ線駆動回路101は、シフトレジスタ51、論理回路55及びサンプリング回路7を備えている。尚、図2において、画像信号VIDがシリアル−パラレル変換されることにより、12個の画像信号VID1〜VID12としてデータ線3に供給されるが、説明を簡便にするために複数の画像信号供給線の一部を省略している。また、図2では、サンプリング回路駆動信号S0i(i=1、・・・、n)の夫々は最終的に12個のサンプリング信号に分岐されて各サンプリングスイッチ71に供給されるが、説明を簡便にするため、サンプリング信号が供給されるサンプリングスイッチ71の一部を省略している。より具体的には、例えばサンプリング回路駆動信号S01はサンプリング信号S1〜S12に分岐され、夫々のサンプリング信号がサンプリングスイッチ71に供給されるため、図中ではサンプリング信号S2〜S11が供給されるサンプリングスイッチ71を省略している。同様に、サンプリング信号S14〜S24等が供給されるサンプリングスイッチ71も図示を省略している。これらサンプリング信号が供給されるサンプリングスイッチ71に接続されたデータ線3には、夫々画像信号VID1〜VID12が供給されることになる。尚、図2では、画像信号VID1〜VID12のうち画像信号VID1を供給する画像信号供給線に接続されたサンプリングスイッチ71のみを示している。
図1及び図2において、シフトレジスタ51は、データ線駆動回路101内に入力される所定周期のX側クロック信号CLX(及びその反転信号CLXINV)、シフトレジスタスタート信号であるDX信号に基づいて、各段から転送信号Pi(i=1、・・・、n)を順次出力する。
論理回路55は、シフトレジスタ51の各段から出力された転送信号Pi(i=1、・・・、n)を複数系列のイネーブル信号ENB1〜ENB4に基づいて整形し、整形された転送信号Pi(i=1、・・・、n)を基に最終的にサンプリング回路駆動信号S0i(i=1、・・・、n)を出力する。論理回路55は、その入力側がシフトレジスタ51の各段に電気的に接続されており、出力側がサンプリングスイッチ71に電気的に接続された複数の単位回路52を有している。本実施形態では、シフトレジスタ51から出力された一の転送信号Piを基に出力されるサンプリング回路駆動信号S0i(i=1、・・・、n)の夫々は最終的に12個のサンプリング信号に分岐されて夫々サンプリングスイッチ71に入力される。より具体的には、例えばサンプリング回路駆動信号S01は、サンプリング信号1〜12に分岐され、夫々サンプリングスイッチ71に入力される。
単位回路52は、NAND回路52a、OR回路52b、AND回路52c、バッファ52d、52e、52f、及びインバータ52gを備えて構成されており、シリアル−パラレル変換される前のサンプリング回路駆動信号S0iを出力する。
NAND回路52aは、シフトレジスタ51から入力される転送信号Pi(i=1、・・・、n)と、4本のイネーブル供給線81の夫々から供給されるイネーブル信号ENB1〜ENB4のうちの一つとの否定論理積を演算し、その結果得られた信号を出力する。
OR回路52bは、NAND回路52aの後段、且つAND回路52cの前段に電気的に接続されている。NAND回路52aの出力と、バッファ52dを介して供給されるプリチャージタイミング信号NRG(Noise Reduction Gate)はOR回路52bに入力される。OR回路52bは、これらの信号の少なくとも一方が入力されたときに“High”を示す一次整形信号Qi(i=1、・・・、n)を出力する。尚、プリチャージタイミング信号NRGは、TFTアレイ基板10の外部から供給される。
プリチャージタイミング信号NRGは、画像信号VID1のサンプリング期間に先立つプリチャージ期間を規定し、バッファ52dを介してOR回路52bに一斉に供給される。プリチャージ期間において、AND回路52cには、イネーブル供給線82を介してプリチャージタイミング信号NRGと同様のマスターイネーブル信号MENBが入力される。従って、プリチャージタイミング信号NRGの入力期間には、全てのサンプリングスイッチ71が同時に導通し、全データ線3が一斉に画素信号線6に接続された導通状態とされる。プリチャージタイミング信号NRGの入力期間には、全てのサンプリングスイッチ71が同時に導通し、論理回路55は、全データ線3が一斉に画素信号線6に接続された導通状態とされるように動作する。このとき、データ線3は、プリチャージ期間において画像信号線6から画像信号の供給を受けるようにされてもよいし、画像信号の電位とは別の所定電位に接続されてもよい。データ線3は、画像信号線6により導通状態とされるのみで、画像信号線6から信号の供給を受けないように構成されていてもよい。
データ線3と対向電極との間に生じる容量や、サンプリングスイッチ71のトランジスタ容量及び画像信号線6の配線容量は、プリチャージ期間において、画像信号線6を通じて充電又は放電される。そのため、プリチャージ後のデータ線3の相互間の電位ばらつきは殆ど又は実践上全く問題とならない。その結果、後続するサンプリング期間でのデータ信号の書き込みばらつきが抑制され、表示斑が低減された高品位の表示が可能である。
尚、本実施形態では、データ線駆動回路101は、転送信号Piを段階的に整形することによってサンプリング回路駆動信号S0iを出力するが、一系列のマスターイネーブル信号による整形は、転送信号Piを段階的に整形する際の必ず最後に入れるようにする必要がある。
AND回路52cは、OR回路52bの後段に電気的に接続されており、一次整形信号Qi(i=1、・・・、n)及び一系列のマスターイネーブル信号MENBの論理積を演算する。AND回路52cは、AND回路52cの後段に順に電気的に接続されたバッファ52e、52f、インバータ52gを介してシリアル−パラレル変換前のサンプリング回路駆動信号S0i(i=1、・・・、n)を出力する。転送信号Pi(i=1、・・・、n)や一次整形信号Qi(i=1、・・・、n)の波形は、DX信号よりパルス幅の狭いイネーブル信号ENB1〜ENB4やマスターイネーブル信号MENBの波形に基づいてトリミングされる。より具体的には、サンプリング回路駆動信号S0i(i=1、・・・、n)のパルス幅は最終的にマスターイネーブル信号MENBのパルス幅によって制限される。ここで、イネーブル信号ENB1〜ENB4及びマスターイネーブル信号MENBが、本発明に係る「複数種のイネーブル信号」の一例である。
サンプリング回路7は、複数の画像信号線6に供給される画像信号VID1〜VID12を、サンプリング回路駆動信号S0i(i=1、・・・、n)を分岐して得られるサンプリング信号に応じてサンプリングし、サンプリングされた画像信号の夫々をデータ信号としてデータ線3に印加する。ここで、画像信号VID1〜VID12は、夫々対応するサンプリングスイッチ71に入力される。サンプリング回路7は、例えばPチャネル型又はNチャネル型の片チャネル型TFT若しくは相補型のTFTから構成されたサンプリングスイッチ71からなる。本実施形態では、画像信号供給線6は12本であり、画像信号VIDがシリアル−パラレル変換(即ち、相展開)されている。
論理回路55は、一対の単位回路52の組毎にシフトレジスタ51から転送信号Piが入力されるように構成されていてもよい。このような論理回路55によれば、シフトレジスタ51から転送信号Piを論理回路55に入力する段階で配線本数を半減できる。配線本数が低減されたデータ線駆動回路101によれば、液晶装置1のレイアウトを省スペースに設計でき、狭ピッチ化に寄与する。対をなすNAND回路52aには転送信号Pi(i=1、・・・、n)が同時に入力されるので、これらNAND回路52aには、イネーブル信号ENB1〜ENB4のうち相異なる信号が入力される。これにより、NAND回路52aの夫々が相異なるタイミングでパルス信号を出力できる。
図3を参照しながら、タイミング回路100の構成について詳細に説明する。図3は、タイミング回路100の電気的な接続構成を示すブロック図である。
図3において、タイミング回路100は、本発明に係る「調整手段」の一例であるタイミングジェネレータ200、及びダミー回路27を備えている。タイミングジェネレータ200は、タイミング信号出力回路部200a、及びタイミング調整回路部200bを備えている。
タイミング信号出力回路部200aは、発振回路21、カウンタ22、及びデコーダ23を備える。発振回路21は、ドットクロックDCの数倍の周波数を有するクロック信号OSCIを出力する。カウンタ22は、水平同期信号HSYNCの立ち上がりに同期してリセットされ、リセットされた後はクロック信号OSCIのパルス数をカウントする。ここで、カウンタ22は、リセットされた際のカウント値の初期値を入力する初期値入力端INITを有している。デコーダ23は、カウンタ22の出力値をデコードして、上述したドットクロックDC、DX信号、DY信号、クロック信号CLX及びCLY、並びに、反転クロック信号CLXINV等の各種のタイミング信号を出力する。
タイミング調整回路部200bは、レジスタ25及びカウンタ26を備える。カウンタ26は、その入力端STARTにおける信号がH´レベルに立上ると、クロック信号OSCIのカウントを開始するとともに、入力端STOPにおける信号がH´レベルに立上ると、カウントを終了させる。レジスタ25は、カウンタ26のカウント結果を記憶する記憶手段であり、垂直同期信号VSYNCに同期してカウンタ26のカウント結果をラッチする。
尚、後述するように、ダミー回路27の出力信号MONはカウンタ26に入力端の一つであるSTOPに入力される。ダミー回路27の出力信号のカウント結果は、データ線駆動回路101又は走査線駆動回路104における各種信号の遅延時間を示す。より具体的には、ダミー回路27への入力及び出力に基づいて、例えば、シフトレジスタ51の後段に電気的に接続された論理回路55における転送信号Piの遅延時間を計測できる。転送信号Piの遅延時間に基づいてカウンタ22における初期値がプリセットされるため、デコーダ23から出力されるドットクロックDC、DX信号、及びクロック信号CLX等の各種クロック信号、即ちデータ線駆動回路101等の動作のタイミングを規定するタイミング信号は、このカウント結果に相当する時間だけ早いタイミングで出力されることになる。以上のような動作により、タイミングジェネレータ200は、ダミー回路27からの出力信号をカウントすることによって遅延時間を測定すると共に、この測定された遅延時間に基づいてクロック信号のタイミング調整を行なうことが可能である。
次に、図1乃至図5を参照しながら、液晶装置1の動作について説明する。図4は、液晶装置1を動作させるためにデータ線駆動回路101で処理される各種信号のタイミングチャートであり、図5は走査線駆動回路104で処理される各種信号のタイミングチャートである。
図1乃至図4において、データ線駆動回路101にDX信号が入力されると、シフトレジスタ51から転送信号Pi(i=1、・・・、n)がP1、P2、・・・、Pnとして順に出力される。本実施形態では、サンプリング回路駆動信号S0i(i=1、・・・、n)の夫々が、シリアル−パラレル変換された複数の画像信号を、同時にサンプリングするように供給される。図4に示すように、本実施形態ではn個の転送信号Piを元にn個のサンプリング回路駆動信号S0nが生成される。サンプリング回路駆動信号S0iは夫々、シリアル−パラレル変換された画像信号数即ちパラレルな画像信号線数に等しい数に分岐され、複数のサンプリング信号として複数のデータ線3に夫々供給される。より具体的には、例えば、転送信号P1は最終的にデータ線3に供給されるサンプリング信号S1〜S12の元の信号になる。即ち、ENB信号1〜4による転送信号Piの整形前においては、サンプリング信号S1〜S12は転送信号P1の如き一つの信号である。尚、サンプリング回路駆動信号S0iを分岐して得られるサンプリング信号によれば、例えば論理回路55の出力側の配線を、一のサンプリング回路駆動信号S0nから分岐する複数のサンプリング信号数だけ分岐させ、分岐させた配線の夫々から各サンプリングスイッチ71にサンプリング信号を供給できる。尚、図4中、L−Shiftと示された整形後のサンプリング回路駆動信号S01、・・・、S0nは、図1中左側から右側に向かって順次サンプリング回路7に供給される。また、R−Shiftと示された整形後のサンプリング回路駆動信号S01、・・・、S0nは、図1中右側から左側に向かって順次サンプリング回路7に供給される。本実施形態では、R−Shiftと示されたサンプリング回路駆動信号S01、・・・、S0nに応じてデータ信号が各データ線3に供給されている。
NAND回路52aは、転送信号Pi(i=1、・・・、n)の夫々とイネーブル信号ENB1〜ENB4のいずれかとの論理積を演算する。これにより、転送信号パルスPiのパルス幅がイネーブル信号ENB1〜ENB4のパルス幅に制限される。即ち、転送パルスPiがイネーブル信号ENB1〜ENB4によって整形される。尚、本実施形態では、例えばイネーブル信号ENB1〜ENB4の夫々の周期は82nsである。また、クロック信号CLXの周波数は3.05MHz、DX信号の周波数は180kHzである。
図4に示すように、イネーブル信号ENB1〜ENB4は互いのパルスが重なり合わないように位相がずれているため、NAND回路52a及びOR回路52bを介して出力される一次整形信号Qi(i=1、・・・、n)はイネーブル信号ENB1〜ENB4に基づいて相異なるタイミングで互いに重ならないようなパルス信号として出力される。つまり、NAND回路52a及びOR回路52bは、転送信号Piに対する段階的な整形のうちの第1段階の整形工程を行う。転送信号Pi(i=1、・・・、n)は、シフトレジスタ51に入力されるクロック信号CLX及び反転クロック信号CLXINVに応じて出力されることから、その高周波化にはクロック周期による制限のために一定の限界があるが、イネーブル信号との論理積を演算することによってパルス幅を制限すれば、パルス幅を狭小化できる。
ここで、イネーブル信号ENB1〜ENB4は夫々系列の異なる信号であるために、波形が完全に揃わない場合が考えられる。そのような場合、一次整形信号Qi(i=1、…、n)内に他のパルスと比べて幅が異なるパルス信号が混在することになる。そこで、パルス幅が異なるパルスは、続く工程において一系列のマスターイネーブル信号MENBによって、パルス幅が揃ったパルス信号に整形される。NAND回路52a及びOR回路52bにおける転送信号Pi(i=1、・・・、n)の整形工程は、段階的に転送信号Piを整形する際の一次整形工程に過ぎず、後にAND回路52cにおける二次整形工程が行われる。
OR回路52bは、NAND回路52aの後段、且つAND回路52cの前段に設けられている。NAND回路52aの出力、及び、プリチャージタイミング信号NRG(Noise Reduction Gate)はOR回路52bに入力され、これらの信号の少なくとも一方が入力されたときにOR回路52bは“High”状態の信号を出力する。尚、プリチャージタイミング信号NRGは、TFTアレイ基板10の外部から供給される。
プリチャージタイミング信号NRGは、画像信号VIDのサンプリング期間に先立つプリチャージ期間を規定し、OR回路52bに一斉に供給される。プリチャージ期間において、イネーブル供給線82を介してプリチャージタイミング信号NRGと同様の信号がAND回路52cに入力される。従って、プリチャージタイミング信号NRGの入力期間には、全てのサンプリングスイッチ71が同時に導通し、全データ線3が一斉に画素信号線6に接続された導通状態とされる。即ち、論理回路55は、プリチャージタイミング信号NRGの入力期間において、全てのサンプリングスイッチ71が同時に導通し、全データ線3が一斉に画素信号線6に接続された導通状態とされるように動作する。このとき、データ線3は、プリチャージ期間において画像信号線6から画像信号VIDの供給を受けるようにされてもよいし、画像信号VIDの電位とは別の所定電位に設定されてもよい。また、データ線3は、画像信号線6により導通状態とされるのみで画像信号線6から信号の供給を受けなくてもよい。
プリチャージ期間では、データ線3と対向電極との間に生じる容量や、サンプリングスイッチ71のトランジスタ容量及び画像信号線6の配線容量が、画像信号線6を通じて、充電又は放電される。そのため、プリチャージ後のデータ線3相互間の電位ばらつきは殆ど又は実践上全く問題となることは無くなる。その結果、後続するサンプリング期間でのデータ信号の書き込みばらつきが抑制され、表示斑が低減された高品位の表示が可能となる。
OR回路52bから出力された一次整形信号Qi(i=1、・・・、n)の夫々は、AND回路52cにおいて、マスターイネーブル信号MENBとの論理積をとることによって、そのパルス幅がマスターイネーブル信号MENBのパルス幅に制限される。即ち、一次整形信号Qiが、マスターイネーブル信号MENBによって整形される。マスターイネーブル信号MENBは、イネーブル信号ENB1〜ENB4とは異なり、単一の系列からなる。したがって、マスターイネーブル信号MENBのパルス幅は常に一定である。加えてマスターイネーブル信号MENBのパルス幅は、イネーブル信号ENB1〜ENB4のパルス幅より狭い。したがって、AND回路52cは、一次整形信号Qiのパルス幅をマスターイネーブル信号MENBのパルス幅に制限し、一定のパルス幅が揃ったサンプリング回路駆動信号Siを出力できる。この後、各サンプリング回路駆動信号S0iは、12個のサンプリング信号に分岐され、各サンプリングスイッチ71に入力される。
このように、一次整形信号Qi(i=1、・・・、n)の各パルスは、単一のマスターイネーブル信号MENBの波形に基づいて整形されるので、出力されるサンプリング回路駆動信号S0i(i=1、・・・、n)のパルス幅はマスターイネーブル信号MENBのパルス幅に揃えられる。即ち、論理回路55では、最終的にパルス幅がマスターイネーブル信号MENBのパルス幅に規定されたサンプリング回路駆動信号S0i(i=1、…、n)が出力される。尚、本実施形態においては、一次整形工程及び二次整形工程の夫々で出力される信号は、パルス幅だけでなく、パルス周波数若しくはパルス同士の間隔、更に立ち上がり及び立ち下がりの歪み具合を含むパルス形状もまた、イネーブル信号の波形に支配されている。即ち、サンプリング回路駆動信号S0i(i=1、・・・、n)は、マスターイネーブル信号MENBによってパルス周波数若しくはパルス同士の間隔も所定値に規定され、パルス形状も所定形状に規定されている。
尚、本実施形態では、データ線駆動回路101は、転送信号Piを段階的に整形することによってサンプリング回路駆動信号S0iを出力するが、一系列のマスターイネーブル信号による整形は、転送信号Piの段階的に整形する際の必ず最後に入れるようにする必要がある。これにより、サンプリング回路駆動信号S0nが互いに重なることなく、且つサンプリング回路駆動信号S0iの波形にばらつきが生じることがない。
サンプリング回路駆動信号S0i(i=1、・・・、n)は、サンプリング回路7のサンプリングスイッチ71群を駆動し、サンプリングスイッチ71に画像信号線6から画像信号VID1〜VID12が供給される。サンプリング回路駆動信号S0i(i=1、…、n)はパルス幅が揃っているため、データ線3の夫々に供給されるデータ信号のパルス幅もマスターイネーブル信号MENBのパルス幅に規定され、且つ一様に揃えられる。したがって、サンプリング回路駆動信号S0i(i=1、・・・、n)のパルス周波数若しくはパルス間隔は一定の値になり、生成されるデータ信号のパルス周波数若しくはパルス間隔も一定の値に規定される。更に、サンプリング回路駆動信号S0i(i=1、・・・、n)のパルス形状が所定形状に規定されているため、生成されるデータ信号のパルス形状も所定形状に規定される。よって、パルス幅やパルス形状等が適正に制御されたデータ信号を得ることができる。より具体的には、一次整形信号Qiは、イネーブル信号ENB1〜ENB4の何れか一つの信号とマスターイネーブル信号MENBが重なるタイミングで出力され、且つパルス幅はマスターイネーブル信号MENBのパルス幅に制限される。したがって、サンプリング回路駆動信号S0iは、パルス形状、パルス幅、及びパルス間隔等が整形されたパルス信号である。
データ線3の夫々に供給されるデータ信号は、各データ線3から選択画素列の画素電極9aに印加され、不図示の蓄積容量を充電又は放電して、データの書き込みを行う。その際、データ信号は、上述したようにサンプリング回路駆動信号Siのパルス幅やパルス形状等が揃っているために輝度を相対的に適正値として表すことができる。表示上の輝度は、画素電極9aに供給されるデータ信号の高さ、幅、そして立ち上がり時及び立ち下がり時の歪み具合等によって左右されるため、上述したデータ信号によれば、表示像における輝度斑の発生を低減できる。
このように本実施形態によれば、イネーブル信号ENB1〜ENB4及びマスターイネーブル信号MENBによる2段階の整形工程を経て生成されたサンプリング回路駆動信号S0iを分岐して得られたサンプリング信号によってデータ信号のパルス幅が規定される。よって、一次整形工程に複数系列のイネーブル信号ENB1〜ENB4を用いながらも、イネーブル信号ENB1〜ENB4の系列差に起因する輝度斑を殆ど又は実践上全く生じさせないで済む。加えて、サンプリング回路駆動信号S0iによりデータ信号のパルス周波数若しくはパルス間隔、及びパルス形状が夫々所定値及び所定形状に規定されるので、データ線駆動回路101の適正な駆動が実現できる。
サンプリング回路駆動信号S0i(i=1、・・・、n)のパルス幅は、最終的にマスターイネーブル信号MENBのパルス幅に規定され、そのパルス形状も所定形状に規定されることから、一次整形工程における出力波形はそれほど形状精度が良くなくともよい。そこで、転送信号Pi(i=1、・・・、n)のパルス幅や周期、パルス形状等を、一次整形により粗く調整し、更に二次整形により高精度に調整することが考えられる。例えば、一次整形工程では、転送信号Pi(i=1、・・・、n)にイネーブル信号ENB1〜ENB4の系列差による変動以外にも形状誤差が残されていてもよく、それらの誤差は、二次整形工程においてマスターイネーブル信号MENBの精度に応じて修正できる。尚、一次整形工程では、マスターイネーブル信号MENBとのパルス幅やパルス形状等の差を、二次整形工程におけるマージンとして意図的に残しておいてもよい。
尚、本実施形態では、一次整形工程のイネーブル信号をイネーブル信号ENB1〜ENB4の4系列としたが、イネーブル信号の系列数はこれより少なくても(例えば2系列)、多くても(例えば8系列、或いはそれ以上)よい。高精細化に対応して駆動周波数の高波化が更に進めば、パルス幅を狭めるためにイネーブル信号の系列数は増大する。そのような場合は、系列間でパルス形状が異なる状況が一層起こりやすいので、このように複数系列のイネーブル信号による整形後に一系列のイネーブル信号による整形を行う手法が表示品質保持に有効である。
図1及び図5において、走査線駆動回路104は、スタートパルスDY信号、クロック信号CLYにタイミングによって各種処理のタイミング制御がなされる。DY信号は、別途供給されるイネーブル信号ENBY1及びENBY2によって整形され、走査信号として順次走査線2に入力される。ここで、イネーブル信号ENBY1及びENBY2は、夫々のパルス波が重ならないように位相をずらして供給されている。加えて、イネーブル信号ENBY1及びENBY2のパルス幅は、DY信号のパルス幅より狭い。したがって、イネーブル信号ENBY1及びENBY2によれば、互いのパルス波が重ならないように走査信号を順次走査線2に供給できる。尚、本実施形態では、走査線2は732本設けられており、走査信号は2系統に分けて供給されている。より具体的には、図5に示すように、走査信号G1〜G367を含む系統と、走査信号G372〜G732を含む系統に分けられる。これら各系統内では、互いの走査信号が重ならないように夫々の走査信号に対応する走査線2に供給される。加えて、これら2系統間でも走査信号が重ならない。尚、本実施形態では、クロック信号CLYの周波数は45kHzであり、DY信号の周波数は240Hzである。
次に、図3、図6、及び図7を参照しながら本実施形態に係る転送信号のモニタリング方法、及びクロック信号のタイミング調整方法を説明する。図6は、ダミー回路27の電気的な接続構成を示すブロック図であり、図7は、ダミー回路27における各種信号のタイミングチャートの一例である。尚、図7においては、説明を簡便にするために夫々の信号に含まれるパルス波を一つずつ示している。
図6において、ダミー回路27は、本発明に係る「抽出手段」の一例であり、NAND回路62a、OR回路62b、AND回路62c、及びバッファ62d、バッファ62e、62f、及びインバータ62gを備えている。即ち、ダミー回路27は、シフトレジスタ51の各段に電気的に接続された論理回路55の含まれる単位回路52と同様の構成を有している。
図3、図6、及び図7において、DX信号は、ダミー回路27に入力される手前でスタートパルスとしてカウンタ26に入力されると共に、これに平行してNAND回路62aに入力される。ここで、DX信号と共にイネーブル信号ENB1〜ENB4の一つがNAND回路62aに入力される。NAND回路62aの出力である信号SaはOR回路62bに入力される。ここで、図7に示すように、DX信号のうちイネーブル信号ENB1と重なる範囲の信号が信号Saとして出力される。続いて、バッファ62dを介して電源電圧VSSがOR回路62bに入力される。OR回路62bは、イネーブル信号ENB1及び電源電圧VSSの論理和を演算し、演算して得られた信号SbをAND回路62cに出力する。図7に示すように、信号Sbは信号Saを反転させたパルス波形を有する。続いて、マスターイネーブル信号MENBがAND回路62cに入力される。AND回路62cは、OR回路62bの出力及びマスターイネーブル信号MENBの論理積を演算し、信号Scを出力する。
図7に示すように、信号Scは、信号Sbのうちマスターイネーブル信号MENBのパルス幅分だけ抽出されることになる。通常マスターイネーブル信号MENBは、イネーブル信号ENB1〜ENB4に比べて高周波である。そこで、OR回路62bの出力及びマスターイネーブル信号MENBの論理積を演算することによって、高周波のマスターイネーブル信号MENBから信号Scを抽出できる。イネーブル信号ENB1〜ENB4のパルス幅が80から100nsであるのに対し、マスターイネーブル信号MENBのパルス幅は50から100nsであり、マスターイネーブル信号MENBから抽出された一のパルス信号をモニタリングするほうが、イネーブル信号ENB1〜ENB4をモニタリングする場合に比べて、より正確にクロック信号等の信号遅延を検出できる。ダミー回路27n出力端STARTからは、シフトレジスタの転送スタート信号DXがカウンタ22の入力端STARTに出力されると共に、ダミー回路27のバッファ62gから出力された信号を検出信号MONとしてカウンタ26の入力端STOPに出力する。尚、本実施形態では、複数系列のイネーブル信号ENB1〜ENB4のうちイネーブル信号ENB1を例に挙げて説明しているが、他のイネーブル信号ENB2〜ENB4も同様に処理される。
カウンタ26は、入力端STARTから入力される信号DXと、他の入力端STOPから入力される検出信号MONの位相差(すなわち駆動回路における転送信号Piの遅延時間)を基に、データ線駆動回路101等における各種クロック信号の遅延時間を算出する。即ち、この位相差がデータ線駆動回路101に含まれる論理回路55における各種クロック信号の遅延時間を示す値として、各種クロック信号のタイミングを補正する際に参照される。
タイミング信号出力回路部200aから出力されるドットクロックDC、DX信号、クロック信号CLX及びCLXINV、及びその他各種信号は、タイミング調整回路部200bからカウンタ22に出力される信号Scに応じて、データ線駆動回路101で各種クロック信号が遅延した分だけ早めにクロック信号等を出力される。より具体的には、タイミングジェネレータ200は、検出信号MON及び信号Scの位相差に基づいては、例えばサンプリング回路7に供給されるサンプリング信号の遅延時間が小さくなるように各種クロック信号が出力されるタイミングを調整するのである。
このように本実施形態に係る転送信号のモニタリング方法及び装置、クロック信号のタイミング調整方法、駆動回路、及びこれを備えた液晶装置1によれば、データ線駆動回路101等で発生する信号遅延が補正される。特に、本実施形態では、転送信号Piを段階的に整形する整形工程の最後に用いられるマスターイネーブル信号MENBにより整形された転送信号Piを抽出して、モニタリングすることにより、従来のDX信号をモニタリングする方法に比べてデータ線駆動回路101等で各種クロック信号が遅延する実際の遅延時間をより正確に計測できる。したがって、従来に比べてより高品質の画像表示が可能である。
次に、図8を参照しながら本発明の転送信号のモニタリング方法の他の実施形態を説明する。図8は、ダミー回路127の電気的な接続構成を示すブロック図である。尚、図8において、図6と共通する部分については同一の参照符号を付して説明する。
図8において、ダミー回路127はダミー回路27の別の形態である。ダミー回路127は、ダミー回路27の構成に加えて、シフトレジスタの一段分151、及び、サンプリングスイッチ171を模擬した回路を含むものである。サンプリングスイッチ171の入力端には電源電圧VDDが印加され、出力端から検出信号MONが出力される。シフトレジスタ51の一段分の回路151は、入力信号を反転したのち、ダミー回路127に反転後の転送信号を入力する。ダミー回路127によっても、駆動回路における転送信号Piの遅延時間をより正確に計測することができる。尚、ダミー回路127はシフトレジスタ51や論理回路55の一部として形成しても良い。つまり、シフトレジスタの一段をそのままダミー回路として利用しても良い。また、ダミー回路127は駆動回路中の別の箇所に形成してもよい。
(電子機器)
次に、本発明に係る電気光学装置を各種の電子機器に適用した例について説明する。
次に、本発明に係る電気光学装置を各種の電子機器に適用した例について説明する。
先ず、上述の液晶装置をライトバルブとして用いたプロジェクタについて説明する。図9は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶装置1110R、1110Bおよび1110Gに入射される。液晶装置1110R、1110Bおよび1110Gの構成は、上述した電気光学装置と同等であり、それぞれにおいて、画像信号処理回路から供給されるR、G、Bの原色信号が変調される。これらの液晶装置によって変調された光は、ダイクロイックプリズム1112に3方向から入射される。ダイクロイックプリズム1112では、RおよびBの光が90度に屈折する一方、Gの光が直進する。これにより各色の画像が合成され、投射レンズ1114を介して、スクリーン等にカラー画像が投写される。このようなライトバルブに上述したイネーブル信号のモニタリング方法を適用すれば、各種クロック信号の遅延時間が調整され、高品位の画像を表示できる。
次に、上述の液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図10は、このパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。液晶表示ユニット1206は、前述の電気光学装置としての液晶装置1005に、バックライトを付加した構成となっている。
さらに、上述の液晶装置を、携帯電話に適用した例について説明する。図11は、この携帯電話の構成を示す斜視図である。図10において、携帯電話1300は、複数の操作ボタン1302とともに、前述の電気光学装置としての反射型の液晶装置1005を備えるものである。この反射型の液晶装置1005にあっては、必要に応じてその前面にフロントライトが設けられる。
以上では、本発明の電気光学装置の一具体例として液晶装置を挙げて説明したが、本発明の電気光学装置は、その他にも例えば電子ペーパなどの電気泳動装置や、電子放出素子を用いた表示装置(Field Emission Display及びSurface-Conduction Electron-Emitter Display)等として実現することができる。また、このような本発明の電気光学装置は、先に説明した電子機器の他にも、テレビジョン受像機や、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などに適用可能である。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴うイネーブル信号のモニタリング方法及び装置、クロック信号のタイミング調整方法、駆動回路、該駆動回路を備えた電気光学装置、及び電子機器もまた本発明の技術的範囲に含まれるものである。
1・・・液晶装置、27・・・ダミー回路、51・・・シフトレジスタ、55・・・論理回路、100・・・タイミング回路、101・・・データ線駆動回路、102・・・走査線駆動回路、200・・・タイミングジェネレータ、
Claims (14)
- 画素部を有する電気光学装置の駆動回路において、所定の周期のクロック信号に基づいてシフトレジスタの複数の段から順次出力される転送信号を複数の段階で整形する際に、各段階の整形にそれぞれ用いられる複数種のイネーブル信号のうち前記画素部に画像信号を供給するタイミングを規定する一系列のマスターイネーブル信号により整形された前記転送信号を抽出する抽出ステップと、
該抽出された転送信号をモニタリングするモニタリングステップとを備えたこと
を特徴とする転送信号のモニタリング方法。 - 前記シフトレジスタから出力された前記転送信号は、前記複数種のイネーブル信号のうち、複数系列でなる第1イネーブル信号で第1整形された後、前記マスターイネーブル信号により第2整形されること
を特徴とする請求項1に記載の転送信号のモニタリング方法。 - 前記シフトレジスタに入力され前記転送信号の出力の開始を指示するスタートパルスをスタート信号とし、前記抽出された転送信号をストップ信号とすることで前記転送信号をモニタリングすること
を特徴とする請求項1又は2に記載の転送信号のモニタリング方法。 - 前記モニタリングステップにおいて、前記転送信号を整形するために前記シフトレジスタの一の段に電気的に接続された論理回路を模擬したダミー回路に前記転送信号及び前記マスターイネーブル信号を入力し、該ダミー回路からの出力される前記駆動回路における前記抽出された転送信号の遅延時間を計測すること
を特徴とする請求項3に記載の転送信号のモニタリング方法。 - 請求項4に記載の転送信号のモニタリング方法と、
前記計測された遅延時間に応じて前記クロック信号のタイミングを調整する調整ステップと
を備えたことを特徴とするクロック信号のタイミング調整方法。 - 所定の周期のクロック信号に基づいてシフトレジスタの複数の段から順次出力される転送信号を段階的に整形するための複数種のイネーブル信号のうち画素部に画像信号を供給するタイミングを規定する一系列のマスターイネーブル信号により整形された前記転送信号を抽出する抽出手段と、
該抽出された転送信号をモニタリングするモニタリング手段とを備えたこと
を特徴とする転送信号のモニタリング装置。 - 画素部を有する電気光学装置の駆動回路であって、
所定の周期のクロック信号に基づいてシフトレジスタの複数の段から順次出力される転送信号を複数の段階で整形する際に、各段階の整形にそれぞれ用いられる複数種のイネーブル信号のうち前記画素部に画像信号を供給するタイミングを規定する一系列のマスターイネーブル信号により整形された前記転送信号を所定の間隔で抽出する抽出手段と、
該抽出された転送信号をモニタリングするモニタリング手段と、
前記抽出された転送信号の遅延時間に応じて前記クロック信号のタイミングを調整する調整手段と、
該タイミングが調整されたクロック信号に応じて前記画素部を駆動する駆動手段とを備えたこと
を特徴とする駆動回路。 - 前記シフトレジスタから出力された前記転送信号は、前記複数種のイネーブル信号のうち、複数系列でなる第1イネーブル信号で第1整形された後、前記マスターイネーブル信号により第2整形されること
を特徴とする請求項7に記載の駆動回路。 - 前記抽出手段は前記転送信号を整形するために前記シフトレジスタの一の段に電気的に接続された論理回路を模擬したダミー回路を含むこと
を特徴とする請求項7又は8に記載の駆動回路。 - 前記モニタリング手段は、前記シフトレジスタに入力され前記転送信号の出力の開始を指示するスタートパルスをスタート信号とし、前記抽出された転送信号をストップ信号することで前記転送信号をモニタリングすること
を特徴とする請求項7から9の何れか一項に記載の駆動回路。 - 前記モニタリング手段は、前記スタート信号と前記ストップ信号に基づき前記駆動回路における前記抽出された転送信号の遅延時間を計測すること
を特徴とする請求項10に記載の駆動回路。 - 複数の走査線及びデータ線と、
該走査線とデータ線との交差に対応して各々設けられた複数の画素と、
転送信号を転送するシフトレジスタと、
前記シフトレジスタから出力された転送信号に前記複数の段階の整形を施した信号をサンプリング信号として前記データ線に画像信号をサンプリングするサンプリング回路と、
請求項7から11の何れか一項に記載の駆動回路とを備えたこと
を特徴とする電気光学装置。 - 前記抽出手段は、前記シフトレジスタの一段分を模擬した回路と、前記サンプリング回路を模擬した回路とを含むこと
を特徴とする請求項12に記載の電気光学装置。 - 請求項12又は13に記載の電気光学装置を具備してなること
を特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004357713A JP2006163223A (ja) | 2004-12-10 | 2004-12-10 | 転送信号のモニタリング方法及び装置、並びにクロック信号のタイミング調整方法、駆動回路、電気光学装置、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004357713A JP2006163223A (ja) | 2004-12-10 | 2004-12-10 | 転送信号のモニタリング方法及び装置、並びにクロック信号のタイミング調整方法、駆動回路、電気光学装置、及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006163223A true JP2006163223A (ja) | 2006-06-22 |
Family
ID=36665296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004357713A Withdrawn JP2006163223A (ja) | 2004-12-10 | 2004-12-10 | 転送信号のモニタリング方法及び装置、並びにクロック信号のタイミング調整方法、駆動回路、電気光学装置、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006163223A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009075507A (ja) * | 2007-09-25 | 2009-04-09 | Seiko Epson Corp | 電気光学装置の検査方法及び電気光学装置の製造方法 |
US11367408B2 (en) | 2019-11-11 | 2022-06-21 | Seiko Epson Corporation | Electro-optical device and electronic apparatus having two logical operation circuits |
-
2004
- 2004-12-10 JP JP2004357713A patent/JP2006163223A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009075507A (ja) * | 2007-09-25 | 2009-04-09 | Seiko Epson Corp | 電気光学装置の検査方法及び電気光学装置の製造方法 |
US11367408B2 (en) | 2019-11-11 | 2022-06-21 | Seiko Epson Corporation | Electro-optical device and electronic apparatus having two logical operation circuits |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3832125B2 (ja) | 電気光学装置及び電子機器 | |
US20200105219A1 (en) | Electro-optical device and electronic device | |
US6307532B1 (en) | Liquid crystal apparatus, driving method thereof, and projection-type display apparatus and electronic equipment using the same | |
US20020140662A1 (en) | Liquid crystal display device and driving method thereof | |
KR100612630B1 (ko) | 전기광학패널의 구동회로 및 이것을 구비한 전기광학장치및 전자기기 | |
JP2000081858A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
JP2002258817A (ja) | 液晶表示装置とその駆動装置及び駆動方法 | |
US7903077B2 (en) | Image display device | |
JP3704911B2 (ja) | 駆動回路、表示装置および電子機器 | |
JP7114875B2 (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
JP3613942B2 (ja) | 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置 | |
JP4581851B2 (ja) | 電気光学装置の駆動回路及び駆動方法、電気光学装置並びに電子機器 | |
JP6741046B2 (ja) | 液晶装置および電子機器 | |
JP4400508B2 (ja) | 電気光学装置用駆動回路並びに電気光学装置及び電子機器 | |
JPH11218738A (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
JP2018054877A (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
JP2017167426A (ja) | 電気光学装置、及び電子機器 | |
JP2006163223A (ja) | 転送信号のモニタリング方法及び装置、並びにクロック信号のタイミング調整方法、駆動回路、電気光学装置、及び電子機器 | |
JP5007495B2 (ja) | 電気光学装置及び電子機器 | |
JP2001166744A (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
KR100637642B1 (ko) | 전기 광학 장치의 구동 회로 및 구동 방법, 전기 광학 장치그리고 전자 기기 | |
JP4353203B2 (ja) | 電気光学装置及び電子機器並びに電気光学装置の駆動方法 | |
JP2005331983A (ja) | 電気光学装置及び電子機器並びに電気光学装置の駆動方法 | |
JP2006208599A (ja) | 電気光学装置及び電子機器 | |
JP2017167424A (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |