JP2006157188A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006157188A JP2006157188A JP2004341361A JP2004341361A JP2006157188A JP 2006157188 A JP2006157188 A JP 2006157188A JP 2004341361 A JP2004341361 A JP 2004341361A JP 2004341361 A JP2004341361 A JP 2004341361A JP 2006157188 A JP2006157188 A JP 2006157188A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- logic circuit
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 主回路2は、クリティカルパスの第1論理回路21と、比較的高速な第2論理回路22とから構成されている。第2論理回路22には低電位電源電圧VDD1が供給されている。第1論理回路21の電源電圧Vccは、第1論理回路21の消費電流Iに応じて調整される。具体的には、第1論理回路の消費電流Iが第1閾値電流より少ないとき、電源電圧Vccを低電位電源電圧VDD1とする。一方、第1論理回路21への入力信号の周波数が増大することにより又は前記入力信号が反転動作を行うことにより、前記消費電流が第1閾値電流より多くなったとき、電源電圧Vccを高電位電源電圧VDD2する。
【選択図】 図1
Description
以下、本発明に係る半導体装置の第1実施形態につき、図面を参照して説明する。図1は、第1実施形態の半導体装置の回路構成図である。
次に、図2を用い、第1論理回路21及びDFF23の電源電圧Vccが低電位電源電圧VDD1と高電位電源電圧VDD2とで切り換えられる動作について説明する。
次に、本発明に係る半導体装置の第2実施形態を説明する。第2実施形態における半導体装置の回路構成は図1におけるものと同一であるため、その構成の説明は省略する。図3を用いて、第1論理回路21及びDFF23の電源電圧Vccが低電位電源電圧VDD1と高電位電源電圧VDD2とで切り換えられる動作について説明する。
上述した第1実施形態及び第2実施形態においては、コンパレータ41の出力がハイレベルの時にのみ、昇圧回路52はイネーブル状態となって昇圧動作を行うと説明した。しかしながら、常に昇圧回路52がイネーブル状態となるように回路構成を変形してもよい。このような変形は、特に高電位電源電圧VDD2の立ち上がり時間が問題になる場合に有効である。また、DC/DCコンバータ51に高電位電源電圧VDD2を出力させるようにし、その高電位電源電圧VDD2を抵抗で分圧する等して低電位電源電圧VDD1を生成してもよい。この場合、昇圧回路52が省略できる。
2 主回路
3 電流検出回路
4 電源電圧調整回路
5 電源回路
6 クロック供給回路
21 第1論理回路
22 第2論理回路
23、24、25 DFF
31、32 MOSトランジスタ
33 抵抗
41 コンパレータ
42、44 レジスタ
43 DAC
51 DC/DCコンバータ
52 昇圧回路
53 マルチプレクサ
VDD1 低電位電源電圧
VDD2 高電位電源電圧
Claims (6)
- 第1論理回路、及び前記第1論理回路の前段又は後段に接続され、第1電源電圧にて動作する第2論理回路から構成される主回路と、
前記第1論理回路の消費電流の大きさに応じて前記第1論理回路に供給される電源電圧を調整する電源電圧調整回路と、
を備えたことを特徴とする半導体装置。 - 前記電源電圧調整回路は、前記消費電流が第1閾値電流より少ないとき、前記第1電源電圧が前記第1論理回路に供給されるように前記第1論理回路の電源電圧を調整する一方、
前記第1論理回路へのクロック信号の周波数が増大することにより及び/又は前記第1論理回路への入力信号が反転動作を行うことにより、前記消費電流が前記第1閾値電流より多くなったとき、電圧の大きさが前記第1電源電圧より大きい第2電源電圧が前記第1論理回路に供給されるように前記第1論理回路の電源電圧を調整する
ことを特徴とする請求項1に記載の半導体装置。 - 前記電源電圧調整回路により、前記第2電源電圧が前記第1論理回路に供給されるように前記第1論理回路の電源電圧が調整されているときにおいて、前記第1論理回路へのクロック信号の周波数が減少することにより及び/又は前記入力信号が反転動作を停止することにより前記消費電流が第2閾値電流より少なくなったとき、前記電源電圧調整回路は、前記第1電源電圧が前記第1論理回路に供給されるように前記第1論理回路の電源電圧を調整する
ことを特徴とする請求項2に記載の半導体装置。 - 前記電源電圧調整回路が、前記入力信号の反転動作に基づく前記消費電流の増加に応じて前記第1論理回路の電源電圧を前記第1電源電圧から前記第2電源電圧に切り換える場合には、その入力信号の最初にダミーデータを含む
ことを特徴とする請求項2又は請求項3に記載の半導体装置。 - 前記第1電源電圧を前記第2論理回路に供給するとともに、前記電圧電圧調整回路による制御に応じて前記第1電源電圧又は前記第2電源電圧を前記第1論理回路に供給する電源回路を更に備えた
ことを特徴とする請求項2〜請求項4の何れかに記載の半導体装置。 - 請求項1〜請求項5の何れかに記載の半導体装置を備えたことを特徴とする電気機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004341361A JP4568588B2 (ja) | 2004-11-26 | 2004-11-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004341361A JP4568588B2 (ja) | 2004-11-26 | 2004-11-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006157188A true JP2006157188A (ja) | 2006-06-15 |
JP4568588B2 JP4568588B2 (ja) | 2010-10-27 |
Family
ID=36634981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004341361A Expired - Fee Related JP4568588B2 (ja) | 2004-11-26 | 2004-11-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4568588B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018037817A (ja) * | 2016-08-31 | 2018-03-08 | 新日本無線株式会社 | アナログデジタル混在回路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59218042A (ja) * | 1983-05-26 | 1984-12-08 | Toshiba Corp | 半導体集積回路 |
JPH0738056A (ja) * | 1993-07-02 | 1995-02-07 | Hitachi Ltd | 半導体集積回路装置とその電源供給方法 |
JPH11317649A (ja) * | 1998-02-09 | 1999-11-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2002076874A (ja) * | 2000-08-28 | 2002-03-15 | Nec Kyushu Ltd | 出力インターフェース回路 |
JP2002312042A (ja) * | 2001-04-18 | 2002-10-25 | Toshiba Corp | 降圧回路 |
-
2004
- 2004-11-26 JP JP2004341361A patent/JP4568588B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59218042A (ja) * | 1983-05-26 | 1984-12-08 | Toshiba Corp | 半導体集積回路 |
JPH0738056A (ja) * | 1993-07-02 | 1995-02-07 | Hitachi Ltd | 半導体集積回路装置とその電源供給方法 |
JPH11317649A (ja) * | 1998-02-09 | 1999-11-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
JP2002076874A (ja) * | 2000-08-28 | 2002-03-15 | Nec Kyushu Ltd | 出力インターフェース回路 |
JP2002312042A (ja) * | 2001-04-18 | 2002-10-25 | Toshiba Corp | 降圧回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018037817A (ja) * | 2016-08-31 | 2018-03-08 | 新日本無線株式会社 | アナログデジタル混在回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4568588B2 (ja) | 2010-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6924669B2 (en) | Output buffer circuit and control method therefor | |
JP3076300B2 (ja) | 出力バッファ回路 | |
CN109716258B (zh) | 用以稳定供应电压的装置和方法 | |
US20080019204A1 (en) | Apparatus and Method for Supplying Power in Semiconductor Device | |
JP2006127727A (ja) | 半導体記憶素子の内部電圧発生器及び内部電圧の精密制御方法 | |
US20050030078A1 (en) | Delay circuit and method with delay relatively independent of process, voltage, and temperature variations | |
KR100852188B1 (ko) | 동적 전압 스케일링 시스템 및 방법 | |
US10367409B2 (en) | Apparatus and system for generating a signal with phase angle configuration | |
JP2006293802A (ja) | 半導体集積回路装置 | |
JPH08304478A (ja) | 電源電圧検出回路およびアナログ基準電圧発生器システム、ならびに信号を遅延し、チャージポンプ回路を制御する方法 | |
US20070146029A1 (en) | Programmable duty-cycle generator | |
JP3980431B2 (ja) | バッファ回路とバッファツリー及び半導体装置 | |
JP3596637B2 (ja) | 可調整電流源及びその制御方法 | |
JP2004228713A (ja) | 電圧変換回路ならびにそれを備える半導体集積回路装置および携帯端末 | |
US6535036B1 (en) | Conditional clock buffer circuit | |
JPH11238379A (ja) | 電源回路およびクロック信号検出回路 | |
US8514645B2 (en) | Current-mode sense amplifier for high-speed sensing | |
US7479767B2 (en) | Power supply step-down circuit and semiconductor device | |
US8334715B1 (en) | Method to achieve constant slew rate (over process corners) for an output buffer | |
JPH11513114A (ja) | Vccレベル検出回路 | |
JP3813435B2 (ja) | 同期遅延制御回路 | |
JP4568588B2 (ja) | 半導体装置 | |
JP4657252B2 (ja) | チャージポンプ回路及びスライスレベルコントロール回路 | |
JP6232726B2 (ja) | 半導体集積回路及び半導体集積回路の電源制御方法 | |
US10826467B1 (en) | High-accuracy dual-mode free running oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100809 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |