JP3813435B2 - 同期遅延制御回路 - Google Patents
同期遅延制御回路 Download PDFInfo
- Publication number
- JP3813435B2 JP3813435B2 JP2000339443A JP2000339443A JP3813435B2 JP 3813435 B2 JP3813435 B2 JP 3813435B2 JP 2000339443 A JP2000339443 A JP 2000339443A JP 2000339443 A JP2000339443 A JP 2000339443A JP 3813435 B2 JP3813435 B2 JP 3813435B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- clock
- output
- pulse
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、クロック同期型半導体装置に搭載され、外部クロックの一定のクロック周波数範囲で外部クロックに同期した内部クロックを発生するための同期遅延制御回路に関する。
【０００２】
【従来の技術】
従来より、コンピュータシステムでの高速データ処理を可能とする半導体メモリとして、ＳＤＲＡＭ等のクロック同期型半導体メモリが知られている。この種の同期型半導体メモリで高速のデータレートを実現するためには、外部クロックに対する内部クロックの遅延が無視できなくなる。そこで、所定のクロック周波数範囲で内部クロックを外部クロックに同期させるようにした同期ミラー遅延回路が、例えば次のような文献に開示されている。
【０００３】
▲１▼A 2.5-ns Clock Access,250-MHz,256-MbSDRAM with Synchronous Mirror Delay (IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.31,NOVEMBER 1996,pp.1656-1665)
▲２▼Digital Delay Locked Loop and Design Technique for High-Speed Synchronous Interface(IEICE TRANS.ELECTRON,VOL.E79-C,NO.6,JUNE 1996,pp.798-807)
【０００４】
同期ミラー遅延回路は、単位遅延素子を複数個縦続接続した前進パルス遅延線と、同様に単位遅延素子を複数個縦続接続した後退パルス遅延線とを用いて構成される。更に、外部クロックを受けるクロックバッファでの遅延と内部クロックを出力するクロックドライバでの遅延の合計遅延時間に相当する遅延を得る遅延モニター回路を備える。そして遅延モニター回路の出力パルスを前進パルス遅延線の初段に入力し、外部クロックに同期してその伝搬を停止する。この停止段の出力を受けて後退パルス遅延線で前進パルス遅延線と同じ伝搬時間を伝搬させて、その出力パルスをクロックドライバに供給する。
【０００５】
このような同期ミラー遅延回路を用いると、内部クロックを２周期遅れで外部クロックに同期させることができる。即ち、クロックバッファでの遅延時間をｄ１、クロックドライバでの遅延時間ｄ２とする。遅延モニター回路では、クロックバッファで受信したクロックにｄ１＋ｄ２の遅延を与えて前進パルス遅延線に与え、その伝搬をクロックに同期して停止させるから、この前進パルス遅延線での伝搬遅延は、クロック周期をｔＣＫとして、ｔＣＫ−（ｄ１＋ｄ２）である。後退パルス遅延線では前進パルス遅延線と同じ伝搬遅延を与えるから、結局外部クロックを受け付けるクロックバッファから内部クロックを出力するクロックドライバ出力までのトータルの遅延時間は、
２（ｄ１＋ｄ２）＋２｛ｔＣＫ−（ｄ１＋ｄ２）｝＝２ｔＣＫ
となり、２周期遅れで外部クロックに同期した内部クロックが得られることになる。
【０００６】
【発明が解決しようとする課題】
この様な同期遅延制御回路において、広いクロック周波数範囲、特に低周波の範囲まで同期制御可能とするためには、前進及び後退パルス遅延線の単位遅延素子の段数を多くすることが必要である。例えば、単位遅延素子の遅延時間をｔＵＤとし、その段数をｎとしたとき、前進及び後退パルス遅延線での最大遅延時間は、ｔＵＤ×ｎである。もし、ｔＵＤ×ｎ＜ｔＣＫ−（ｄ１＋ｄ２）であると、必要な遅延量が不足してしまう。単位遅延素子の段数を少なく抑えてしかも、広いクロック周波数までカバーするためには、単位遅延素子の遅延時間を大きくすればよい。
【０００７】
しかし、低いクロック周波数に対応できるように、単位遅延素子の段数を多くすると、前進及び後退パルス遅延線の占有面積が大きいものとなり、また容量増大によりこれらの遅延線を駆動するドライバにも大きな面積を必要とする。
一方、前進及び後退パルス遅延線の面積増大を抑えて広いクロック周波数までカバーすべく、単位遅延素子の遅延量を大きくすると、同期精度が劣化し、特に高周波クロックでの高精度の同期が得られなくなる。
【０００８】
この発明は、上記事情を考慮してなされたもので、比較的少ない単位遅延素子数で低周波クロックに対応でき、しかも高周波クロックでの高い同期精度が得られるようにした同期遅延制御回路を提供することを目的としている。
【０００９】
【課題を解決するための手段】
この発明は、外部クロックを受信するクロックバッファと、前記外部クロックに同期した内部クロックを出力するためのクロックドライバと、前記クロックバッファが出力する第１のパルスに前記クロックバッファとクロックドライバでの合計遅延時間を与えた第２のパルスを出力する遅延モニター回路と、縦続接続された複数段の単位遅延素子により構成され、前記遅延モニター回路から出力される第２のパルスが初段に入力されて前記外部クロックに同期したタイミングで前記第２のパルスに対して所定の伝搬遅延が与えられた第３のパルスを出す第１の遅延線と、縦続接続された複数段の単位遅延素子より構成され、前記第１の遅延線が出力する第３のパルスに前記第１の遅延線と同じ伝搬遅延を与えて前記クロックドライバに供給する第２の遅延線とを備えた同期遅延制御回路において、前記第１及び第２の遅延線は、初段から所定段数までが遅延時間可変である可変遅延素子により構成され、前記所定段数以降が遅延時間固定である固定遅延素子により構成されていることを特徴とする。
【００１０】
この発明による同期遅延制御回路では、ミラー遅延回路を構成する第１及び第２のパルス遅延線を構成する単位遅延素子を、遅延時間が可変である可変遅延素子と遅延時間が固定である固定遅延素子との組み合わせにより構成する。これにより、クロック周波数に応じて可変遅延素子を遅延時間制御を行うことで、少ない段数ながら、低いクロック周波数までの対応が可能になる。また、パルス遅延線の後段部には固定遅延素子、特に製造プロセスが許す限りの最小遅延時間を得る最小遅延素子を用いることにより、高周波クロックでの高精度の同期をとることが可能になる。
【００１１】
この発明において、第１及び第２の遅延線の可変遅延素子を制御するためには、外部クロックの周波数を検知する周波数検知回路と、この周波数検知回路の出力に応じて前記可変遅延素子の遅延時間を制御するコントローラとを備える。
【００１２】
この場合、周波数検知回路は例えば、クロックバッファの出力クロックに同期して一定パルス幅のパルス信号を発生するパルス発生器と、このパルス発生器が出力するパルス信号と前記クロックバッファの出力クロックの位相を比較する位相比較器とを備えて構成される。
【００１３】
この発明において、第１及び第２の遅延線を構成する固定遅延素子は例えば、固定の電源電圧が与えられるクロックトインバータにより構成し、可変遅延素子は例えば、可変の電源電圧が与えられるクロックトインバータにより構成することができる。この様な可変遅延素子を用いる場合、コントローラは、周波数検知回路の出力により切り換え制御されて、固定の電源電圧を可変遅延素子の電源端子に転送する転送経路と、固定の電源電圧をレベル低下させて可変遅延素子の電源端子に転送する転送経路とを備えて構成することができる。
【００１４】
また、周波数検知回路を構成するパルス発生器は例えば、クロックバッファの出力クロックを反転して遅延させる遅延回路と、この遅延回路の出力とクロックバッファの出力クロックとの論理により前記出力クロックのエッジでパルス信号を発生する論理ゲートと、前記遅延回路の素子特性をモニターしてその遅延特性を一定に保持する制御を行う回路素子モニター回路とを備えて構成される。これにより、プロセスのばらつきによるパルス出力のパルス幅のばらつきを抑制することができる。
【００１５】
またこの発明において、第１及び第２の遅延線を構成する固定遅延素子は例えば、固定の電源電圧が与えられるクロックトインバータにより構成し、可変遅延素子は、入力経路に可変抵抗素子が挿入されて固定の電源電圧が与えられるクロックトインバータにより構成することができる。この様な可変遅延素子を用いる場合、コントローラは、周波数検知回路の出力に応じて前記可変抵抗素子の抵抗を制御するものとして構成することができる。更にこの場合、周波数検知回路は、クロックバッファの出力クロックのエッジでパルス信号を発生するパルス発生器と、このパルス発生器の出力により電流源が制御されて外部クロックの周波数に応じて電位が変化する周波数検知信号を出す積分器とを備え、コントローラは、前記積分器から得られる周波数検知信号により前記可変抵抗素子の抵抗を制御するものとして構成することができる。
【００１６】
更にまた、固定遅延素子を、固定の電源電圧が与えられるクロックトインバータにより構成し、可変遅延素子を、可変の電源電圧が与えられるクロックトインバータにより構成した場合に、周波数検知回路を、クロックバッファの出力クロックのエッジでパルス信号を発生するパルス発生器と、このパルス発生器の出力により電流源が制御されて外部クロックの周波数に応じて電位が変化する周波数検知信号を出す積分器とを備えて構成し、コントローラを、前記積分器から得られる周波数検知信号と可変の電源電圧出力とが入力される差動増幅器と、この差動増幅器の出力により電流源が制御されて前記可変の電源電圧を出力する出力回路とを備えて構成することができる。
【００１７】
この発明において、好ましくは、周波数検知回路の出力とコントローラとの間に、周波数検知回路の出力をラッチするラッチ回路を備える。これにより、ジッタ増大の要因を効果的に減らすことができる。
【００１８】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
図１は、この発明の実施の形態による同期遅延制御回路の構成を示す。この同期遅延制御回路は、ＳＤＲＡＭ等のクロック同期型半導体装置に搭載されるものである。
【００１９】
同期遅延制御回路は、外部クロックＥＣＬＫが入力されるクロックバッファ１と、外部クロックＥＣＬＫに同期した内部クロックＩＣＬＫを出力するクロックドライバ４を有する。一定のクロック周波数の範囲で外部クロックＥＣＬＫと内部クロックＩＣＬＫの同期をとるために、クロックバッファ１とクロックドライバ４の間に、遅延モニター回路２と、遅延制御ユニット３とが設けられている。
【００２０】
遅延モニター回路２は、クロックバッファ１に得られるクロックＩＮについて、ドライクロックバッファ１での遅延時間ｄ１とクロックドライバ４での遅延時間ｄ２の合計の伝搬遅延（ｄ１＋ｄ２）を与えるためのダミー遅延回路である。遅延時間ｄ１，ｄ２は既知であり、遅延モニター回路２は、固定の伝搬遅延時間（ｄ１＋ｄ２）が得られるように設計される。
【００２１】
遅延制御ユニット３は、遅延モニター回路２から得られるパルス出力に対して、クロック周波数に応じて異なる伝搬遅延を与えるための２系統の遅延線３１，３２を有する。これらの遅延線３１，３２は、縦続接続された複数個の単位遅延素子により構成される。第１の遅延線３１は、遅延モニター回路２から得られるパルス出力をスタート信号ＳＴＡＲＴ、クロックバッファ１の出力をストップ信号ＳＴＯＰとし、クロック周期をｔＣＫとして、ｔＣＫ−（ｄ１＋ｄ２）なる伝搬遅延の出力パルスＤ１を得る。
【００２２】
即ち、図３に示すように、ストップ信号ＳＴＯＰは、外部クロックＥＣＬＫに対して、クロックバッファ１により時間ｄ１だけ遅延した信号であり、スタート信号ＳＴＡＲＴは、ストップ信号ＳＴＯＰに対して、遅延モニター回路２の遅延時間（ｄ１＋ｄ２）だけ遅延した信号である。従って、ストップ信号ＳＴＯＰにより制御されるセレクタ３５で第１の遅延線３１の各遅延素子出力を取り出すことにより、出力Ｄ１を得ることができる。
【００２３】
具体的には第１の遅延線３１のセレクタ出力Ｄ１より前段のセレクタ出力が活性化信号として第２の遅延線３２の各単位遅延素子に入り、出力Ｄ１により活性化される第２の遅延線３２の単位遅延素子段にクロックＩＮが入る。これにより、第２の遅延線３２は、実質的に第１の遅延線３１の伝搬遅延出力Ｄ１を同じ転送段で受けて第１の遅延線３１と逆方向に転送して、第１の遅延線３１と同じ伝搬遅延ｔＣＫ−（ｄ１＋ｄ２）を与えたパルス出力Ｄ２を出す。この第２の遅延線３１のパルス出力Ｄ２がクロックドライバ４に供給され、このクロックドライバ４で時間ｄ２の遅延を受けて、内部クロックＩＣＬＫが発生される。従って、図３に示すように、外部クロックＥＣＬＫの入力から内部クロックＩＣＬＫの出力までの合計遅延時間は、ｄ１＋２｛ｔＣＫ−（ｄ１＋ｄ２）｝＋ｄ２＝２ｔＣＫとなり、２周期遅れで外部クロックＥＣＬＫに同期した内部クロックＩＣＬＫが得られる。
【００２４】
遅延線３１，３２を構成する単位遅延素子には、図２に示すように、遅延時間が可変である可変遅延素子ｄと、遅延時間が製造プロセスが許す限りで最小値に固定された最小遅延素子δとの二種が用いられる。即ち、遅延線３１，３２はそれぞれ、２段に分けられ、前段（Ｃｏａｒｓｅ Ｓｔａｇｅ）には複数の可変遅延素子ｄが配置され、後段（Ｆｉｎｅ Ｓｔａｇｅ）には複数の最小遅延素子δが配置される。
【００２５】
また、図２に示すように、遅延線３１，３２の可変遅延素子ｄをクロック周波数に応じて制御するために、クロックバッファ１から得られる出力パルスＩＮに基づいてクロック周波数を検知する周波数検知回路３３と、この周波数検知回路３３の出力ＦＲＥＱに応じて可変遅延素子ｄを制御するコントローラ３４が設けられている。
【００２６】
遅延線３１，３２の単位遅延素子は、仕様で定められた外部クロック周波数の２周期程度の遅延を得るに必要な素子数とする。例えば、外部クロック周期１０ｎｓｅｃで動作する半導体装置の場合であれば、２０ｎｓｅｃ程度の遅延が得られる単位遅延素子群を用意する。もし、従来のように、各単位遅延素子の遅延時間が２００ｐｓｅｃこてであるとすると、単位遅延素子の配置数は、１００段となる。この場合、基準クロック周期で動作させる場合には、約５０段しか用いられないことになる。
【００２７】
これに対して、この実施の形態の場合、単位遅延素子に可変遅延素子ｄと最小遅延素子δの二種が用いられる。最小遅延素子δの遅延時間を２００ｐｓｅｃ、可変遅延素子の遅延時間を２００ｐｓｅｃ〜４００ｐｓｅｃの範囲で可変できるものとすれば、２００ｎｓｅｃ分の遅延を得るためには、可変遅延素子ｄを３８段、最小遅延素子δを２５段として、合計６３段で構成することができる。
【００２８】
この実施の形態の場合、クロック周波数に応じて、遅延線３１，３２の遅延量は、図４（ａ）〜（ｃ）のように制御される。図４（ｂ）が標準的なクロック周波数であるとする。このとき、遅延線３１，３２の可変遅延素子ｄは、最小遅延時間ｄｍｉｎに設定されて、全ての可変遅延素子（ｎ個）と、最小遅延素子δの適当な個数（ｍ個）が用いられる。
【００２９】
これに対して、クロック周波数が低い図４（ｃ）の場合には、遅延線３１，３２の可変遅延素子ｄは、最大遅延時間ｄｍａｘに設定されて、全ての可変遅延素子（ｎ個）と、最小遅延素子δの適当な個数（ｍ個）が用いられる。この様に、クロック周波数に応じて可変遅延素子ｄの遅延時間を制御することにより、少ない素子数でも広い周波数に対応することができる。しかも、図４（ｂ）（ｃ）いずれの場合も、遅延線３１，３２では最小遅延素子δを用いているから、ジッタの小さい高精度の同期制御が可能になる。
【００３０】
クロック周波数が図４（ｂ）よりも更に高い場合には、図４（ａ）に示すように、遅延線３１，３２において、可変遅延素子ｄのみを適当な個数ｘだけ用いることもできる。この場合、可変遅延素子ｄを最小遅延時間ｄｍｉｎに設定すれば、高精度の同期制御が可能である。
【００３１】
この実施の形態において、周波数検知回路３３とコントローラ３４は、この実施の形態の同期遅延制御回路を半導体装置に搭載する場合に同じ半導体装置内に搭載される。この様に半導体装置内部に、外部クロックの周波数を検出する回路を備えることにより、外部クロックに応じて特別なレジスタ設定やヒューズ設定を行う必要がなく、また使用クロック周波数が半導体装置の動作中に変化する場合にも、これに自動的に対応可能となる。
【００３２】
図５は、最小遅延素子δと可変遅延素子ｄの構成例を示している。最小遅延素子δは、インバータ本体を構成するＰＭＯＳトランジスタＱＰ１１とＮＭＯＳトランジスタＱＮ１１及び、相補クロックにより制御されるＰＭＯＳトランジスタＱＰ１２とＮＭＯＳトランジスタＱＮ１２を持つクロックトＣＭＯＳインバータであり、固定の電源電圧ＶＤＤが用いられる。この電源電圧ＶＤＤを高い値に設定することにより、最小遅延が得られる。
【００３３】
可変遅延素子ｄは、インバータ本体を構成するＰＭＯＳトランジスタＱＰ２１とＮＭＯＳトランジスタＱＮ２１及び、相補クロックにより制御されるＰＭＯＳトランジスタＱＰ２２とＮＭＯＳトランジスタＱＮ２２を持つクロックトＣＭＯＳインバータであり、可変の電源電圧ＶＶＤＤが用いられる。この電源電圧ＶＶＤＤをクロック周波数に応じて可変制御し、高い電源電圧で大きな遅延量が、低い電源電圧で小さい遅延量が得られるようにする。
【００３４】
周波数検知回路３３は、図６に示すように、クロックバッファ１の出力パルスＩＮに基づいて一定パルス幅Ｗのパルス出力Ｐｕを発生するパルス発生器３３１と、このパルス発生器３３１の出力パルスＰｕとクロックバッファ１の出力パルスＩＮの位相を比較する位相比較器３３２とから構成することができる。
【００３５】
図７に示すように、パルス出力ＩＮの立ち下がりエッジの位相θ１と、パルス出力Ｐｕの立ち下がりエッジの位相θ２を、位相比較器３３２により検出すれば、クロック周波数がある値より高いか低いかが判定できる。即ち、θ１＜θ２であれば、クロック周期ｔＣＫは、ｔＣＫ０＝２Ｗより小さく、従ってクロック周波数は高い。このとき例えば、周波数検知出力はＦＲＥＱＨ＝“Ｈ”とする。θ１＞θ２であれば、クロック周期ｔＣＫは、ｔＣＫ０より大きく、従ってクロック周波数は低い。そのとき、出力はＦＲＥＱＨ＝“Ｌ”となる。
【００３６】
この様に、エッジ検出と位相比較により、簡単にクロック周波数を検知することができる。特にこの様な回路構成では、原理的に外部クロックの１周期単位で周波数検出が可能であり、高速の周波数検出ができる。
また、この様なパルス発生器３３１と位相比較器３３２の組を複数個用意し、各パルス発生器３３１の出力パルス幅Ｗをそれぞれ異なる値に設定すれば、クロック周波数を複数段階に分けて判定することが可能である。
【００３７】
図８は、周波数検知回路３３の出力ＦＲＥＱＨを受けて、可変遅延素子ｄを制御するコントローラ３４の構成例である。このコントローラ３４は、周波数検知出力ＦＲＥＱＨ＝“Ｈ”のときオンして、固定の電源電圧ＶＤＤを転送出力するＣＭＯＳトランスファゲートＴＧ１と、周波数検知出力ＦＲＥＱ＝“Ｌ”のときにオンして、電源電圧ＶＤＤを一定電圧降下して出力電圧ＶＶＤＤを出力するＣＭＯＳトランスファゲートＴＧ２を有する。
【００３８】
ここでは、電源電圧ＶＤＤを降下させるために、ダイオード接続した一つのＮＭＯＳトランジスタＱＮ３１を用いている。これにより、ＮＭＯＳトランジスタＱＮ３１のしきい値電圧をＶｔｈとして、ＶＶＤＤ＝ＶＤＤ−Ｖｔｈなる電源電圧を得ることができる。即ち、クロック周波数がある値より高いときは、可変遅延素子ｄに電源電圧ＶＤＤを与えて、最小遅延時間を得ることができ、それより低いときは、電源電圧ＶＶＤＤを与えて、最小遅延時間より大きい遅延時間を与えることができる。
【００３９】
この様に、周波数検知出力ＦＲＥＱＨにより切り換え制御される二つの転送経路を設け、一方の転送経路は電源電圧ＶＤＤをそのまま、他方の転送経路は電源電圧ＶＤＤを低下させて、それぞれ可変遅延素子ｄの電源端子に転送することにより、遅延時間の切り換えが可能になる。
なお図８では、ダイオード接続した一つのＮＭＯＳトランジスタＱＮ３１を用いているが、このＮＭＯＳトランジスタＱＮ３１を複数個直列に設けて、その接続段数を切り換え可能としておけば、複数段階の可変電源電圧を得ることができる。また、ＮＭＯＳトランジスタＱＮ３１の配置個数が異なる複数個のコントローラを併置して、複数段階の周波数検出出力により切り換えられる電源電圧を用意すれば、周波数に応じた電源電圧の決定が速やかに行われる。これは特に、外部クロックが供給されてから半導体装置が通常動作に入るまでの時間を短縮したい場合に有効である。
【００４０】
図９は、図６に示した周波数検知回路３３におけるパルス発生器３３１の構成例である。このパルス発生器３３１は、取り込まれたクロックＩＮとこれをインバータＩＮＶ１〜ＩＮＶ３により反転して遅延した信号ＩＮＤＬＹとを、ＮＯＲゲートＧ１に入力して、クロックＩＮのエッジでパルスＰｕを発生する。その基本構成はよく知られているが、この実施の形態では、インバータＩＮＶ１〜ＩＮＶ３にクロックトＣＭＯＳインバータを用いて、ここでの遅延時間を可変制御し、プロセス変動によるパルス出力Ｐｕのパルス幅変動を抑制するようにしている。
【００４１】
具体的に、コンパレータＣＭＰ１，ＣＭＰ２が、遅延回路を構成するインバータＩＮＶ１〜ＩＮＶ３の回路素子特性をモニターするモニター回路を構成している。ＰＭＯＳトランジスタのしきい値電圧を、基準電圧ＶＲＥＦＰとゲート・ドレインを接続したＰＭＯＳトランジスタＱＰ４１の電圧降下とを入力したコンパレータＣＭＰ１により検出し、これが低い場合に、インバータＩＮＶ１〜ＩＮＶ３のＰＭＯＳ側制御信号Ｐｇａｔｅを上昇させる。また、ＮＭＯＳトランジスタＱＮ４１のしきい値を、基準電圧ＶＲＥＦＮとゲート・ドレインを接続したＮＭＯＳトランジスタＱＮ４１の電圧降下とを入力したコンパレータＣＭＰ２により検出し、これが低い場合に、インバータＩＮＶ１〜ＩＮＶ３のＮＭＯＳ側制御信号Ｎｇａｔｅを低下させる。この様な制御を行うことにより、プロセス変動によるパルス出力Ｐｕのパルス幅変動を抑えることができる。
【００４２】
図１０は、図６に示した位相比較器３３２の構成例である。パルス発生器３３１の出力パルスＰｕとクロック入力ＩＮとをＮＯＲゲートＧ２に入力して、信号ＰＤを得る。そして、クロックＩＮをインバータＩＮＶ６，ＩＮＶ７により僅かに遅延した信号で、信号ＰＤをラッチ回路ＬＡＴに取り込む。ＮＯＲゲートＧ２のパルスＰｕの入力側に設けたインバータＩＮＶ５は、入力インピーダンスのバランスをとるためのダミーである。
【００４３】
図１１（ａ）（ｂ）に示すように、クロック入力ＩＮが高周波の場合と低周波の場合とで、クロック入力ＩＮの立ち下がりタイミングに信号ＰＤの“Ｈ”，“Ｌ”が異なる。従って、ある周波数を基準として、それより高周波の場合にはＦＲＥＱＨ＝“Ｌ”が、低周波の場合にはＦＲＥＱＨ＝“Ｈ”がラッチされる。
【００４４】
図１２は、最小遅延素子δと可変遅延素子ｄの他の組み合わせを示している。最小遅延素子δは、図５のそれと同じである。可変遅延素子ｄは、固定の電源電圧ＶＤＤを与えるクロックトインバータであり、その信号入力経路に可変抵抗素子としてトランスファゲートＴＧ３が挿入されている。このトランスファゲートはＣＭＯＳ構造である。このトランスファゲートＴＧ３に、クロック周波数に応じて異なる制御電圧ＶＰ，ＶＮを与えることにより、トランスファゲートＴＧ３を可変抵抗として用いる。
【００４５】
クロック周波数が低いときは、制御電圧ＶＰを上げ、制御電圧ＶＮを下げる。これにより、トランスファゲートＴＧ３の抵抗を大きくし、遅延量を大きくすることができる。クロック周波数が高いときは、制御電圧ＶＰを下げ、制御電圧ＶＮを上げることにより、トランスファゲートＴＧ３の抵抗を小さくし、遅延量を小さくすることができる。
この様な可変遅延素子ｄを用いれば、遅延量をアナログ的に連続的に変化させることができるので、有利である。
【００４６】
図１３は、図１２に示す単位遅延素子構成を用いた場合の図２に示す周波数検知回路３３とコントローラ３４の構成例である。周波数検知回路３３は、奇数段のインバータＩＮＶ１０〜ＩＮＶ１２とＮＡＮＤゲートＧ５により、クロック入力ＩＮのエッジでパルスを発生するパルス発生器１０１を有する。また、パルス発生器１０１の出力により制御されるＰＭＯＳトランジスタＱＰ５１と、そのドレイン側に設けられたキャパシタＣ１により積分回路１０２が構成されている。キャパシタＣ１には並列に、積分器出力ＶＦＲＥＱを放電する定電流源Ｉ１が設けられている。
【００４７】
クロック周波数が低い場合には、単位時間当たりにＰＭＯＳトランジスタＱＰ５１がオンする回数が少なく、クロック周波数が高い場合には、ＰＭＯＳトランジスタＱＰ５１がオンする回数が多くなる。従って、積分器出力ＶＦＲＥＱの充電電位が周波数に応じて変化し、周波数検知が行われる。
【００４８】
コントローラ３４は、図１２に示した可変遅延素子ｄの入力段トランスファゲートＴＧ３の制御信号ＶＰ，ＶＮを発生する回路である。積分器出力ＶＦＲＥＱがゲートに入力されるＮＭＯＳトランジスタＱＮ５１と、ゲート・ドレインを共通接続した電流源ＰＭＯＳトランジスタＱＰ５２により、インバータが構成されている。このインバータの出力が制御信号ＶＰとなる。出力段には、電流源ＰＭＯＳトランジスタＱＰ５２とカレントミラー回路を構成するＰＭＯＳトランジスタＱＰ５３とこれにより電流が供給される、ゲート・ドレインを共通接続したＮＭＯＳトランジスタＱＮ５２とが設けられている。このＮＭＯＳトランジスタＱＮ５２のドレイン出力が制御信号ＶＮとなる。
【００４９】
即ち、クロック周波数が高く、積分器出力ＶＦＲＥＱが高電位の場合、ＮＭＯＳトランジスタＱＮ５１は深くオンする。これにより、制御信号ＶＰが低電位になる。このとき、ＰＭＯＳトランジスタＱＰ５３からは大きな電流が供給され、従って制御信号ＶＮは高くなる。この様にクロック周波数に応じて電位が変化する制御信号ＶＰ，ＶＮを図９の可変遅延素子ｄの入力段トランスファゲートＴＧ３に与えることにより、クロック周波数に応じて遅延時間をコントロールすることができる。
【００５０】
図１４は、図５に示した単位遅延素子構成を用いた場合について、図１３に示す周波数検知回路３３を用いて可変遅延素子ｄの電源電圧制御を行うコントローラ３４の構成例である。このコントローラ３４は、カレントミラー型差動増幅器１４１と、これにより電流駆動能力が制御される電流源ＰＭＯＳトランジスタＱＰ６３及び定電流源Ｉ３を持つ出力段１４２とから構成される。差動ＮＭＯＳトランジスタ対ＱＮ６１，ＱＮ６２の一方に、図１３に示す周波数検知回路３３の出力ＶＦＲＥＱが入力され、他方に出力段１４２の出力である可変電源電圧ＶＶＤＤが入力される。
【００５１】
クロック周波数が高く、ＶＦＲＥＱがＶＶＤＤより高いときは、ＰＭＯＳトランジスタＱＰ６３の電流駆動能力が増し、ＶＶＤＤが上昇して、ＶＶＤＤ＝ＶＦＲＥＱで安定する。ＶＦＲＥＱがＶＶＤＤより低いときは、ＰＭＯＳトランジスタＱＰ６３の電流駆動能力が低下し、ＶＶＤＤが低下して、ＶＶＤＤ＝ＶＦＲＥＱで安定する。これにより、図５の方式の可変遅延素子ｄの遅延時間をクロック周波数に可変することができる。
図１４のコントローラ３４の出力が適正値でない場合には、その出力にレベレシフタ等を挿入することにより、適正値を得るようにすればよい。
【００５２】
図１５は、図１０に示す位相比較器３３２と図８に示すコントローラ３４を組み合わせる場合に、周波数検知出力ＶＦＲＥＱをラッチして、不用意な電源切り替わりを防止するようにした回路構成である。即ち、周波数検知出力ＦＲＥＱＨを保持するためのラッチ回路ＬＡＴｂを設けて、その出力によりコントローラ３４の選択信号ＳＥＬＶＤＤを得るようにしている。
【００５３】
図１０の位相比較器３３２による周波数検知出力ＦＲＥＱＨを直接、図８のコントローラ３３４に供給すると、パルス出力Ｐｕのパルス幅と外部クロックに同期した内部クロックのパルス幅とが一致したときに電源電圧が変動することになり、ジッタが大きくなる。従って、外部クロックが供給されて周波数検出が行われた場合に、その結果を一定に保持することが望ましい。
【００５４】
例えばＤＲＡＭの場合を考える。通常ＤＲＡＭでは、コントローラから活性化信号を受け取るまでは、ＤＲＡＭの内部動作を停止している。この様な活性化信号に基づいて、図１５のラッチ信号ＦＲＥＱＬＡＴを生成し、これにより周波数検知出力ＦＲＥＱＨをラッチ回路ＬＡＴｂに保持するようにする。
【００５５】
この場合の動作タイミングを図１６に示す。ラッチ信号ＦＲＥＱＬＡＴが“Ｈ”でラッチ回路ＬＡＴｂがスルー状態の場合、周波数検知出力ＦＲＥＱＨの“Ｈ”，“Ｌ”に応じて、選択信号ＳＥＬＶＤＤが“Ｈ”，“Ｌ”となる。これに対して、周波数検知がなされてＦＲＥＱＨが“Ｈ”から“Ｌ”に変化したときに、即ちクロック周波数がある値より低いことが検出されたときに、ラッチ信号ＦＲＥＱＬＡＴを“Ｌ”にすると、選択信号ＳＥＬＶＤＤを“Ｌ”に保持することができる。これにより、可変遅延素子ｄの電源電圧ＶＶＤＤをＶＤＤより低い値に安定に保持して、大きな遅延時間を得ることが可能になる。従って、特定周波数でのジッタを防止することができる。
【００５６】
【発明の効果】
以上述べたようにこの発明による同期遅延制御回路では、遅延制御ユニットに用いる複数段の単位遅延素子からなる遅延線に、遅延時間可変の可変遅延素子と、遅延時間が固定の固定遅延素子を用いることにより、少ない単位遅延素子数で広いクロック周波数にわたって同期制御が可能であり、しかも高い同期精度を得ることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態による同期遅延制御回路の構成を示す図である。
【図２】同実施の形態の遅延ユニットの要部構成を示す図である。
【図３】同実施の形態の同期遅延制御回路の動作タイミングを示す図である。
【図４】同実施の形態においてクロック周波数との関係で単位遅延素子の組み合わせが変化する様子を示す図である。
【図５】同実施の形態の遅延線に用いられる単位遅延素子の構成例を示す図である。
【図６】図２の周波数検知回路の具体構成例を示す図である。
【図７】図６のパルス発生器の動作タイミング図である。
【図８】図２のコントローラの具体構成例を示す図である。
【図９】図６のパルス発生器の具体構成例を示す図である。
【図１０】図６の位相比較器の具体構成例を示す図である。
【図１１】同位相比較器による周波数検知の原理を説明するタイミング図である。
【図１２】単位遅延素子の他の構成例を示す図である。
【図１３】図２の周波数検知回路とコントローラの他の構成例を示す図である。
【図１４】図１３の周波数検知回路と組み合わされる他のコントローラの構成例を示す図である。
【図１５】図１１の位相比較器と図８のコントローラを組み合わせる場合の好ましい回路構成を示す図である。
【図１６】図１５の回路の動作タイミング図である。
【符号の説明】
１…クロックバッファ、２…遅延モニター回路、３…遅延制御ユニット、３１，３２…遅延線、４…クロックドライバ、ｄ…可変遅延素子、δ…最小遅延素子、３３…周波数検知回路、３４…コントローラ、３３１…パルス発生器、３３２…位相比較器。
【発明の属する技術分野】
この発明は、クロック同期型半導体装置に搭載され、外部クロックの一定のクロック周波数範囲で外部クロックに同期した内部クロックを発生するための同期遅延制御回路に関する。
【０００２】
【従来の技術】
従来より、コンピュータシステムでの高速データ処理を可能とする半導体メモリとして、ＳＤＲＡＭ等のクロック同期型半導体メモリが知られている。この種の同期型半導体メモリで高速のデータレートを実現するためには、外部クロックに対する内部クロックの遅延が無視できなくなる。そこで、所定のクロック周波数範囲で内部クロックを外部クロックに同期させるようにした同期ミラー遅延回路が、例えば次のような文献に開示されている。
【０００３】
▲１▼A 2.5-ns Clock Access,250-MHz,256-MbSDRAM with Synchronous Mirror Delay (IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.31,NOVEMBER 1996,pp.1656-1665)
▲２▼Digital Delay Locked Loop and Design Technique for High-Speed Synchronous Interface(IEICE TRANS.ELECTRON,VOL.E79-C,NO.6,JUNE 1996,pp.798-807)
【０００４】
同期ミラー遅延回路は、単位遅延素子を複数個縦続接続した前進パルス遅延線と、同様に単位遅延素子を複数個縦続接続した後退パルス遅延線とを用いて構成される。更に、外部クロックを受けるクロックバッファでの遅延と内部クロックを出力するクロックドライバでの遅延の合計遅延時間に相当する遅延を得る遅延モニター回路を備える。そして遅延モニター回路の出力パルスを前進パルス遅延線の初段に入力し、外部クロックに同期してその伝搬を停止する。この停止段の出力を受けて後退パルス遅延線で前進パルス遅延線と同じ伝搬時間を伝搬させて、その出力パルスをクロックドライバに供給する。
【０００５】
このような同期ミラー遅延回路を用いると、内部クロックを２周期遅れで外部クロックに同期させることができる。即ち、クロックバッファでの遅延時間をｄ１、クロックドライバでの遅延時間ｄ２とする。遅延モニター回路では、クロックバッファで受信したクロックにｄ１＋ｄ２の遅延を与えて前進パルス遅延線に与え、その伝搬をクロックに同期して停止させるから、この前進パルス遅延線での伝搬遅延は、クロック周期をｔＣＫとして、ｔＣＫ−（ｄ１＋ｄ２）である。後退パルス遅延線では前進パルス遅延線と同じ伝搬遅延を与えるから、結局外部クロックを受け付けるクロックバッファから内部クロックを出力するクロックドライバ出力までのトータルの遅延時間は、
２（ｄ１＋ｄ２）＋２｛ｔＣＫ−（ｄ１＋ｄ２）｝＝２ｔＣＫ
となり、２周期遅れで外部クロックに同期した内部クロックが得られることになる。
【０００６】
【発明が解決しようとする課題】
この様な同期遅延制御回路において、広いクロック周波数範囲、特に低周波の範囲まで同期制御可能とするためには、前進及び後退パルス遅延線の単位遅延素子の段数を多くすることが必要である。例えば、単位遅延素子の遅延時間をｔＵＤとし、その段数をｎとしたとき、前進及び後退パルス遅延線での最大遅延時間は、ｔＵＤ×ｎである。もし、ｔＵＤ×ｎ＜ｔＣＫ−（ｄ１＋ｄ２）であると、必要な遅延量が不足してしまう。単位遅延素子の段数を少なく抑えてしかも、広いクロック周波数までカバーするためには、単位遅延素子の遅延時間を大きくすればよい。
【０００７】
しかし、低いクロック周波数に対応できるように、単位遅延素子の段数を多くすると、前進及び後退パルス遅延線の占有面積が大きいものとなり、また容量増大によりこれらの遅延線を駆動するドライバにも大きな面積を必要とする。
一方、前進及び後退パルス遅延線の面積増大を抑えて広いクロック周波数までカバーすべく、単位遅延素子の遅延量を大きくすると、同期精度が劣化し、特に高周波クロックでの高精度の同期が得られなくなる。
【０００８】
この発明は、上記事情を考慮してなされたもので、比較的少ない単位遅延素子数で低周波クロックに対応でき、しかも高周波クロックでの高い同期精度が得られるようにした同期遅延制御回路を提供することを目的としている。
【０００９】
【課題を解決するための手段】
この発明は、外部クロックを受信するクロックバッファと、前記外部クロックに同期した内部クロックを出力するためのクロックドライバと、前記クロックバッファが出力する第１のパルスに前記クロックバッファとクロックドライバでの合計遅延時間を与えた第２のパルスを出力する遅延モニター回路と、縦続接続された複数段の単位遅延素子により構成され、前記遅延モニター回路から出力される第２のパルスが初段に入力されて前記外部クロックに同期したタイミングで前記第２のパルスに対して所定の伝搬遅延が与えられた第３のパルスを出す第１の遅延線と、縦続接続された複数段の単位遅延素子より構成され、前記第１の遅延線が出力する第３のパルスに前記第１の遅延線と同じ伝搬遅延を与えて前記クロックドライバに供給する第２の遅延線とを備えた同期遅延制御回路において、前記第１及び第２の遅延線は、初段から所定段数までが遅延時間可変である可変遅延素子により構成され、前記所定段数以降が遅延時間固定である固定遅延素子により構成されていることを特徴とする。
【００１０】
この発明による同期遅延制御回路では、ミラー遅延回路を構成する第１及び第２のパルス遅延線を構成する単位遅延素子を、遅延時間が可変である可変遅延素子と遅延時間が固定である固定遅延素子との組み合わせにより構成する。これにより、クロック周波数に応じて可変遅延素子を遅延時間制御を行うことで、少ない段数ながら、低いクロック周波数までの対応が可能になる。また、パルス遅延線の後段部には固定遅延素子、特に製造プロセスが許す限りの最小遅延時間を得る最小遅延素子を用いることにより、高周波クロックでの高精度の同期をとることが可能になる。
【００１１】
この発明において、第１及び第２の遅延線の可変遅延素子を制御するためには、外部クロックの周波数を検知する周波数検知回路と、この周波数検知回路の出力に応じて前記可変遅延素子の遅延時間を制御するコントローラとを備える。
【００１２】
この場合、周波数検知回路は例えば、クロックバッファの出力クロックに同期して一定パルス幅のパルス信号を発生するパルス発生器と、このパルス発生器が出力するパルス信号と前記クロックバッファの出力クロックの位相を比較する位相比較器とを備えて構成される。
【００１３】
この発明において、第１及び第２の遅延線を構成する固定遅延素子は例えば、固定の電源電圧が与えられるクロックトインバータにより構成し、可変遅延素子は例えば、可変の電源電圧が与えられるクロックトインバータにより構成することができる。この様な可変遅延素子を用いる場合、コントローラは、周波数検知回路の出力により切り換え制御されて、固定の電源電圧を可変遅延素子の電源端子に転送する転送経路と、固定の電源電圧をレベル低下させて可変遅延素子の電源端子に転送する転送経路とを備えて構成することができる。
【００１４】
また、周波数検知回路を構成するパルス発生器は例えば、クロックバッファの出力クロックを反転して遅延させる遅延回路と、この遅延回路の出力とクロックバッファの出力クロックとの論理により前記出力クロックのエッジでパルス信号を発生する論理ゲートと、前記遅延回路の素子特性をモニターしてその遅延特性を一定に保持する制御を行う回路素子モニター回路とを備えて構成される。これにより、プロセスのばらつきによるパルス出力のパルス幅のばらつきを抑制することができる。
【００１５】
またこの発明において、第１及び第２の遅延線を構成する固定遅延素子は例えば、固定の電源電圧が与えられるクロックトインバータにより構成し、可変遅延素子は、入力経路に可変抵抗素子が挿入されて固定の電源電圧が与えられるクロックトインバータにより構成することができる。この様な可変遅延素子を用いる場合、コントローラは、周波数検知回路の出力に応じて前記可変抵抗素子の抵抗を制御するものとして構成することができる。更にこの場合、周波数検知回路は、クロックバッファの出力クロックのエッジでパルス信号を発生するパルス発生器と、このパルス発生器の出力により電流源が制御されて外部クロックの周波数に応じて電位が変化する周波数検知信号を出す積分器とを備え、コントローラは、前記積分器から得られる周波数検知信号により前記可変抵抗素子の抵抗を制御するものとして構成することができる。
【００１６】
更にまた、固定遅延素子を、固定の電源電圧が与えられるクロックトインバータにより構成し、可変遅延素子を、可変の電源電圧が与えられるクロックトインバータにより構成した場合に、周波数検知回路を、クロックバッファの出力クロックのエッジでパルス信号を発生するパルス発生器と、このパルス発生器の出力により電流源が制御されて外部クロックの周波数に応じて電位が変化する周波数検知信号を出す積分器とを備えて構成し、コントローラを、前記積分器から得られる周波数検知信号と可変の電源電圧出力とが入力される差動増幅器と、この差動増幅器の出力により電流源が制御されて前記可変の電源電圧を出力する出力回路とを備えて構成することができる。
【００１７】
この発明において、好ましくは、周波数検知回路の出力とコントローラとの間に、周波数検知回路の出力をラッチするラッチ回路を備える。これにより、ジッタ増大の要因を効果的に減らすことができる。
【００１８】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
図１は、この発明の実施の形態による同期遅延制御回路の構成を示す。この同期遅延制御回路は、ＳＤＲＡＭ等のクロック同期型半導体装置に搭載されるものである。
【００１９】
同期遅延制御回路は、外部クロックＥＣＬＫが入力されるクロックバッファ１と、外部クロックＥＣＬＫに同期した内部クロックＩＣＬＫを出力するクロックドライバ４を有する。一定のクロック周波数の範囲で外部クロックＥＣＬＫと内部クロックＩＣＬＫの同期をとるために、クロックバッファ１とクロックドライバ４の間に、遅延モニター回路２と、遅延制御ユニット３とが設けられている。
【００２０】
遅延モニター回路２は、クロックバッファ１に得られるクロックＩＮについて、ドライクロックバッファ１での遅延時間ｄ１とクロックドライバ４での遅延時間ｄ２の合計の伝搬遅延（ｄ１＋ｄ２）を与えるためのダミー遅延回路である。遅延時間ｄ１，ｄ２は既知であり、遅延モニター回路２は、固定の伝搬遅延時間（ｄ１＋ｄ２）が得られるように設計される。
【００２１】
遅延制御ユニット３は、遅延モニター回路２から得られるパルス出力に対して、クロック周波数に応じて異なる伝搬遅延を与えるための２系統の遅延線３１，３２を有する。これらの遅延線３１，３２は、縦続接続された複数個の単位遅延素子により構成される。第１の遅延線３１は、遅延モニター回路２から得られるパルス出力をスタート信号ＳＴＡＲＴ、クロックバッファ１の出力をストップ信号ＳＴＯＰとし、クロック周期をｔＣＫとして、ｔＣＫ−（ｄ１＋ｄ２）なる伝搬遅延の出力パルスＤ１を得る。
【００２２】
即ち、図３に示すように、ストップ信号ＳＴＯＰは、外部クロックＥＣＬＫに対して、クロックバッファ１により時間ｄ１だけ遅延した信号であり、スタート信号ＳＴＡＲＴは、ストップ信号ＳＴＯＰに対して、遅延モニター回路２の遅延時間（ｄ１＋ｄ２）だけ遅延した信号である。従って、ストップ信号ＳＴＯＰにより制御されるセレクタ３５で第１の遅延線３１の各遅延素子出力を取り出すことにより、出力Ｄ１を得ることができる。
【００２３】
具体的には第１の遅延線３１のセレクタ出力Ｄ１より前段のセレクタ出力が活性化信号として第２の遅延線３２の各単位遅延素子に入り、出力Ｄ１により活性化される第２の遅延線３２の単位遅延素子段にクロックＩＮが入る。これにより、第２の遅延線３２は、実質的に第１の遅延線３１の伝搬遅延出力Ｄ１を同じ転送段で受けて第１の遅延線３１と逆方向に転送して、第１の遅延線３１と同じ伝搬遅延ｔＣＫ−（ｄ１＋ｄ２）を与えたパルス出力Ｄ２を出す。この第２の遅延線３１のパルス出力Ｄ２がクロックドライバ４に供給され、このクロックドライバ４で時間ｄ２の遅延を受けて、内部クロックＩＣＬＫが発生される。従って、図３に示すように、外部クロックＥＣＬＫの入力から内部クロックＩＣＬＫの出力までの合計遅延時間は、ｄ１＋２｛ｔＣＫ−（ｄ１＋ｄ２）｝＋ｄ２＝２ｔＣＫとなり、２周期遅れで外部クロックＥＣＬＫに同期した内部クロックＩＣＬＫが得られる。
【００２４】
遅延線３１，３２を構成する単位遅延素子には、図２に示すように、遅延時間が可変である可変遅延素子ｄと、遅延時間が製造プロセスが許す限りで最小値に固定された最小遅延素子δとの二種が用いられる。即ち、遅延線３１，３２はそれぞれ、２段に分けられ、前段（Ｃｏａｒｓｅ Ｓｔａｇｅ）には複数の可変遅延素子ｄが配置され、後段（Ｆｉｎｅ Ｓｔａｇｅ）には複数の最小遅延素子δが配置される。
【００２５】
また、図２に示すように、遅延線３１，３２の可変遅延素子ｄをクロック周波数に応じて制御するために、クロックバッファ１から得られる出力パルスＩＮに基づいてクロック周波数を検知する周波数検知回路３３と、この周波数検知回路３３の出力ＦＲＥＱに応じて可変遅延素子ｄを制御するコントローラ３４が設けられている。
【００２６】
遅延線３１，３２の単位遅延素子は、仕様で定められた外部クロック周波数の２周期程度の遅延を得るに必要な素子数とする。例えば、外部クロック周期１０ｎｓｅｃで動作する半導体装置の場合であれば、２０ｎｓｅｃ程度の遅延が得られる単位遅延素子群を用意する。もし、従来のように、各単位遅延素子の遅延時間が２００ｐｓｅｃこてであるとすると、単位遅延素子の配置数は、１００段となる。この場合、基準クロック周期で動作させる場合には、約５０段しか用いられないことになる。
【００２７】
これに対して、この実施の形態の場合、単位遅延素子に可変遅延素子ｄと最小遅延素子δの二種が用いられる。最小遅延素子δの遅延時間を２００ｐｓｅｃ、可変遅延素子の遅延時間を２００ｐｓｅｃ〜４００ｐｓｅｃの範囲で可変できるものとすれば、２００ｎｓｅｃ分の遅延を得るためには、可変遅延素子ｄを３８段、最小遅延素子δを２５段として、合計６３段で構成することができる。
【００２８】
この実施の形態の場合、クロック周波数に応じて、遅延線３１，３２の遅延量は、図４（ａ）〜（ｃ）のように制御される。図４（ｂ）が標準的なクロック周波数であるとする。このとき、遅延線３１，３２の可変遅延素子ｄは、最小遅延時間ｄｍｉｎに設定されて、全ての可変遅延素子（ｎ個）と、最小遅延素子δの適当な個数（ｍ個）が用いられる。
【００２９】
これに対して、クロック周波数が低い図４（ｃ）の場合には、遅延線３１，３２の可変遅延素子ｄは、最大遅延時間ｄｍａｘに設定されて、全ての可変遅延素子（ｎ個）と、最小遅延素子δの適当な個数（ｍ個）が用いられる。この様に、クロック周波数に応じて可変遅延素子ｄの遅延時間を制御することにより、少ない素子数でも広い周波数に対応することができる。しかも、図４（ｂ）（ｃ）いずれの場合も、遅延線３１，３２では最小遅延素子δを用いているから、ジッタの小さい高精度の同期制御が可能になる。
【００３０】
クロック周波数が図４（ｂ）よりも更に高い場合には、図４（ａ）に示すように、遅延線３１，３２において、可変遅延素子ｄのみを適当な個数ｘだけ用いることもできる。この場合、可変遅延素子ｄを最小遅延時間ｄｍｉｎに設定すれば、高精度の同期制御が可能である。
【００３１】
この実施の形態において、周波数検知回路３３とコントローラ３４は、この実施の形態の同期遅延制御回路を半導体装置に搭載する場合に同じ半導体装置内に搭載される。この様に半導体装置内部に、外部クロックの周波数を検出する回路を備えることにより、外部クロックに応じて特別なレジスタ設定やヒューズ設定を行う必要がなく、また使用クロック周波数が半導体装置の動作中に変化する場合にも、これに自動的に対応可能となる。
【００３２】
図５は、最小遅延素子δと可変遅延素子ｄの構成例を示している。最小遅延素子δは、インバータ本体を構成するＰＭＯＳトランジスタＱＰ１１とＮＭＯＳトランジスタＱＮ１１及び、相補クロックにより制御されるＰＭＯＳトランジスタＱＰ１２とＮＭＯＳトランジスタＱＮ１２を持つクロックトＣＭＯＳインバータであり、固定の電源電圧ＶＤＤが用いられる。この電源電圧ＶＤＤを高い値に設定することにより、最小遅延が得られる。
【００３３】
可変遅延素子ｄは、インバータ本体を構成するＰＭＯＳトランジスタＱＰ２１とＮＭＯＳトランジスタＱＮ２１及び、相補クロックにより制御されるＰＭＯＳトランジスタＱＰ２２とＮＭＯＳトランジスタＱＮ２２を持つクロックトＣＭＯＳインバータであり、可変の電源電圧ＶＶＤＤが用いられる。この電源電圧ＶＶＤＤをクロック周波数に応じて可変制御し、高い電源電圧で大きな遅延量が、低い電源電圧で小さい遅延量が得られるようにする。
【００３４】
周波数検知回路３３は、図６に示すように、クロックバッファ１の出力パルスＩＮに基づいて一定パルス幅Ｗのパルス出力Ｐｕを発生するパルス発生器３３１と、このパルス発生器３３１の出力パルスＰｕとクロックバッファ１の出力パルスＩＮの位相を比較する位相比較器３３２とから構成することができる。
【００３５】
図７に示すように、パルス出力ＩＮの立ち下がりエッジの位相θ１と、パルス出力Ｐｕの立ち下がりエッジの位相θ２を、位相比較器３３２により検出すれば、クロック周波数がある値より高いか低いかが判定できる。即ち、θ１＜θ２であれば、クロック周期ｔＣＫは、ｔＣＫ０＝２Ｗより小さく、従ってクロック周波数は高い。このとき例えば、周波数検知出力はＦＲＥＱＨ＝“Ｈ”とする。θ１＞θ２であれば、クロック周期ｔＣＫは、ｔＣＫ０より大きく、従ってクロック周波数は低い。そのとき、出力はＦＲＥＱＨ＝“Ｌ”となる。
【００３６】
この様に、エッジ検出と位相比較により、簡単にクロック周波数を検知することができる。特にこの様な回路構成では、原理的に外部クロックの１周期単位で周波数検出が可能であり、高速の周波数検出ができる。
また、この様なパルス発生器３３１と位相比較器３３２の組を複数個用意し、各パルス発生器３３１の出力パルス幅Ｗをそれぞれ異なる値に設定すれば、クロック周波数を複数段階に分けて判定することが可能である。
【００３７】
図８は、周波数検知回路３３の出力ＦＲＥＱＨを受けて、可変遅延素子ｄを制御するコントローラ３４の構成例である。このコントローラ３４は、周波数検知出力ＦＲＥＱＨ＝“Ｈ”のときオンして、固定の電源電圧ＶＤＤを転送出力するＣＭＯＳトランスファゲートＴＧ１と、周波数検知出力ＦＲＥＱ＝“Ｌ”のときにオンして、電源電圧ＶＤＤを一定電圧降下して出力電圧ＶＶＤＤを出力するＣＭＯＳトランスファゲートＴＧ２を有する。
【００３８】
ここでは、電源電圧ＶＤＤを降下させるために、ダイオード接続した一つのＮＭＯＳトランジスタＱＮ３１を用いている。これにより、ＮＭＯＳトランジスタＱＮ３１のしきい値電圧をＶｔｈとして、ＶＶＤＤ＝ＶＤＤ−Ｖｔｈなる電源電圧を得ることができる。即ち、クロック周波数がある値より高いときは、可変遅延素子ｄに電源電圧ＶＤＤを与えて、最小遅延時間を得ることができ、それより低いときは、電源電圧ＶＶＤＤを与えて、最小遅延時間より大きい遅延時間を与えることができる。
【００３９】
この様に、周波数検知出力ＦＲＥＱＨにより切り換え制御される二つの転送経路を設け、一方の転送経路は電源電圧ＶＤＤをそのまま、他方の転送経路は電源電圧ＶＤＤを低下させて、それぞれ可変遅延素子ｄの電源端子に転送することにより、遅延時間の切り換えが可能になる。
なお図８では、ダイオード接続した一つのＮＭＯＳトランジスタＱＮ３１を用いているが、このＮＭＯＳトランジスタＱＮ３１を複数個直列に設けて、その接続段数を切り換え可能としておけば、複数段階の可変電源電圧を得ることができる。また、ＮＭＯＳトランジスタＱＮ３１の配置個数が異なる複数個のコントローラを併置して、複数段階の周波数検出出力により切り換えられる電源電圧を用意すれば、周波数に応じた電源電圧の決定が速やかに行われる。これは特に、外部クロックが供給されてから半導体装置が通常動作に入るまでの時間を短縮したい場合に有効である。
【００４０】
図９は、図６に示した周波数検知回路３３におけるパルス発生器３３１の構成例である。このパルス発生器３３１は、取り込まれたクロックＩＮとこれをインバータＩＮＶ１〜ＩＮＶ３により反転して遅延した信号ＩＮＤＬＹとを、ＮＯＲゲートＧ１に入力して、クロックＩＮのエッジでパルスＰｕを発生する。その基本構成はよく知られているが、この実施の形態では、インバータＩＮＶ１〜ＩＮＶ３にクロックトＣＭＯＳインバータを用いて、ここでの遅延時間を可変制御し、プロセス変動によるパルス出力Ｐｕのパルス幅変動を抑制するようにしている。
【００４１】
具体的に、コンパレータＣＭＰ１，ＣＭＰ２が、遅延回路を構成するインバータＩＮＶ１〜ＩＮＶ３の回路素子特性をモニターするモニター回路を構成している。ＰＭＯＳトランジスタのしきい値電圧を、基準電圧ＶＲＥＦＰとゲート・ドレインを接続したＰＭＯＳトランジスタＱＰ４１の電圧降下とを入力したコンパレータＣＭＰ１により検出し、これが低い場合に、インバータＩＮＶ１〜ＩＮＶ３のＰＭＯＳ側制御信号Ｐｇａｔｅを上昇させる。また、ＮＭＯＳトランジスタＱＮ４１のしきい値を、基準電圧ＶＲＥＦＮとゲート・ドレインを接続したＮＭＯＳトランジスタＱＮ４１の電圧降下とを入力したコンパレータＣＭＰ２により検出し、これが低い場合に、インバータＩＮＶ１〜ＩＮＶ３のＮＭＯＳ側制御信号Ｎｇａｔｅを低下させる。この様な制御を行うことにより、プロセス変動によるパルス出力Ｐｕのパルス幅変動を抑えることができる。
【００４２】
図１０は、図６に示した位相比較器３３２の構成例である。パルス発生器３３１の出力パルスＰｕとクロック入力ＩＮとをＮＯＲゲートＧ２に入力して、信号ＰＤを得る。そして、クロックＩＮをインバータＩＮＶ６，ＩＮＶ７により僅かに遅延した信号で、信号ＰＤをラッチ回路ＬＡＴに取り込む。ＮＯＲゲートＧ２のパルスＰｕの入力側に設けたインバータＩＮＶ５は、入力インピーダンスのバランスをとるためのダミーである。
【００４３】
図１１（ａ）（ｂ）に示すように、クロック入力ＩＮが高周波の場合と低周波の場合とで、クロック入力ＩＮの立ち下がりタイミングに信号ＰＤの“Ｈ”，“Ｌ”が異なる。従って、ある周波数を基準として、それより高周波の場合にはＦＲＥＱＨ＝“Ｌ”が、低周波の場合にはＦＲＥＱＨ＝“Ｈ”がラッチされる。
【００４４】
図１２は、最小遅延素子δと可変遅延素子ｄの他の組み合わせを示している。最小遅延素子δは、図５のそれと同じである。可変遅延素子ｄは、固定の電源電圧ＶＤＤを与えるクロックトインバータであり、その信号入力経路に可変抵抗素子としてトランスファゲートＴＧ３が挿入されている。このトランスファゲートはＣＭＯＳ構造である。このトランスファゲートＴＧ３に、クロック周波数に応じて異なる制御電圧ＶＰ，ＶＮを与えることにより、トランスファゲートＴＧ３を可変抵抗として用いる。
【００４５】
クロック周波数が低いときは、制御電圧ＶＰを上げ、制御電圧ＶＮを下げる。これにより、トランスファゲートＴＧ３の抵抗を大きくし、遅延量を大きくすることができる。クロック周波数が高いときは、制御電圧ＶＰを下げ、制御電圧ＶＮを上げることにより、トランスファゲートＴＧ３の抵抗を小さくし、遅延量を小さくすることができる。
この様な可変遅延素子ｄを用いれば、遅延量をアナログ的に連続的に変化させることができるので、有利である。
【００４６】
図１３は、図１２に示す単位遅延素子構成を用いた場合の図２に示す周波数検知回路３３とコントローラ３４の構成例である。周波数検知回路３３は、奇数段のインバータＩＮＶ１０〜ＩＮＶ１２とＮＡＮＤゲートＧ５により、クロック入力ＩＮのエッジでパルスを発生するパルス発生器１０１を有する。また、パルス発生器１０１の出力により制御されるＰＭＯＳトランジスタＱＰ５１と、そのドレイン側に設けられたキャパシタＣ１により積分回路１０２が構成されている。キャパシタＣ１には並列に、積分器出力ＶＦＲＥＱを放電する定電流源Ｉ１が設けられている。
【００４７】
クロック周波数が低い場合には、単位時間当たりにＰＭＯＳトランジスタＱＰ５１がオンする回数が少なく、クロック周波数が高い場合には、ＰＭＯＳトランジスタＱＰ５１がオンする回数が多くなる。従って、積分器出力ＶＦＲＥＱの充電電位が周波数に応じて変化し、周波数検知が行われる。
【００４８】
コントローラ３４は、図１２に示した可変遅延素子ｄの入力段トランスファゲートＴＧ３の制御信号ＶＰ，ＶＮを発生する回路である。積分器出力ＶＦＲＥＱがゲートに入力されるＮＭＯＳトランジスタＱＮ５１と、ゲート・ドレインを共通接続した電流源ＰＭＯＳトランジスタＱＰ５２により、インバータが構成されている。このインバータの出力が制御信号ＶＰとなる。出力段には、電流源ＰＭＯＳトランジスタＱＰ５２とカレントミラー回路を構成するＰＭＯＳトランジスタＱＰ５３とこれにより電流が供給される、ゲート・ドレインを共通接続したＮＭＯＳトランジスタＱＮ５２とが設けられている。このＮＭＯＳトランジスタＱＮ５２のドレイン出力が制御信号ＶＮとなる。
【００４９】
即ち、クロック周波数が高く、積分器出力ＶＦＲＥＱが高電位の場合、ＮＭＯＳトランジスタＱＮ５１は深くオンする。これにより、制御信号ＶＰが低電位になる。このとき、ＰＭＯＳトランジスタＱＰ５３からは大きな電流が供給され、従って制御信号ＶＮは高くなる。この様にクロック周波数に応じて電位が変化する制御信号ＶＰ，ＶＮを図９の可変遅延素子ｄの入力段トランスファゲートＴＧ３に与えることにより、クロック周波数に応じて遅延時間をコントロールすることができる。
【００５０】
図１４は、図５に示した単位遅延素子構成を用いた場合について、図１３に示す周波数検知回路３３を用いて可変遅延素子ｄの電源電圧制御を行うコントローラ３４の構成例である。このコントローラ３４は、カレントミラー型差動増幅器１４１と、これにより電流駆動能力が制御される電流源ＰＭＯＳトランジスタＱＰ６３及び定電流源Ｉ３を持つ出力段１４２とから構成される。差動ＮＭＯＳトランジスタ対ＱＮ６１，ＱＮ６２の一方に、図１３に示す周波数検知回路３３の出力ＶＦＲＥＱが入力され、他方に出力段１４２の出力である可変電源電圧ＶＶＤＤが入力される。
【００５１】
クロック周波数が高く、ＶＦＲＥＱがＶＶＤＤより高いときは、ＰＭＯＳトランジスタＱＰ６３の電流駆動能力が増し、ＶＶＤＤが上昇して、ＶＶＤＤ＝ＶＦＲＥＱで安定する。ＶＦＲＥＱがＶＶＤＤより低いときは、ＰＭＯＳトランジスタＱＰ６３の電流駆動能力が低下し、ＶＶＤＤが低下して、ＶＶＤＤ＝ＶＦＲＥＱで安定する。これにより、図５の方式の可変遅延素子ｄの遅延時間をクロック周波数に可変することができる。
図１４のコントローラ３４の出力が適正値でない場合には、その出力にレベレシフタ等を挿入することにより、適正値を得るようにすればよい。
【００５２】
図１５は、図１０に示す位相比較器３３２と図８に示すコントローラ３４を組み合わせる場合に、周波数検知出力ＶＦＲＥＱをラッチして、不用意な電源切り替わりを防止するようにした回路構成である。即ち、周波数検知出力ＦＲＥＱＨを保持するためのラッチ回路ＬＡＴｂを設けて、その出力によりコントローラ３４の選択信号ＳＥＬＶＤＤを得るようにしている。
【００５３】
図１０の位相比較器３３２による周波数検知出力ＦＲＥＱＨを直接、図８のコントローラ３３４に供給すると、パルス出力Ｐｕのパルス幅と外部クロックに同期した内部クロックのパルス幅とが一致したときに電源電圧が変動することになり、ジッタが大きくなる。従って、外部クロックが供給されて周波数検出が行われた場合に、その結果を一定に保持することが望ましい。
【００５４】
例えばＤＲＡＭの場合を考える。通常ＤＲＡＭでは、コントローラから活性化信号を受け取るまでは、ＤＲＡＭの内部動作を停止している。この様な活性化信号に基づいて、図１５のラッチ信号ＦＲＥＱＬＡＴを生成し、これにより周波数検知出力ＦＲＥＱＨをラッチ回路ＬＡＴｂに保持するようにする。
【００５５】
この場合の動作タイミングを図１６に示す。ラッチ信号ＦＲＥＱＬＡＴが“Ｈ”でラッチ回路ＬＡＴｂがスルー状態の場合、周波数検知出力ＦＲＥＱＨの“Ｈ”，“Ｌ”に応じて、選択信号ＳＥＬＶＤＤが“Ｈ”，“Ｌ”となる。これに対して、周波数検知がなされてＦＲＥＱＨが“Ｈ”から“Ｌ”に変化したときに、即ちクロック周波数がある値より低いことが検出されたときに、ラッチ信号ＦＲＥＱＬＡＴを“Ｌ”にすると、選択信号ＳＥＬＶＤＤを“Ｌ”に保持することができる。これにより、可変遅延素子ｄの電源電圧ＶＶＤＤをＶＤＤより低い値に安定に保持して、大きな遅延時間を得ることが可能になる。従って、特定周波数でのジッタを防止することができる。
【００５６】
【発明の効果】
以上述べたようにこの発明による同期遅延制御回路では、遅延制御ユニットに用いる複数段の単位遅延素子からなる遅延線に、遅延時間可変の可変遅延素子と、遅延時間が固定の固定遅延素子を用いることにより、少ない単位遅延素子数で広いクロック周波数にわたって同期制御が可能であり、しかも高い同期精度を得ることができる。
【図面の簡単な説明】
【図１】この発明の実施の形態による同期遅延制御回路の構成を示す図である。
【図２】同実施の形態の遅延ユニットの要部構成を示す図である。
【図３】同実施の形態の同期遅延制御回路の動作タイミングを示す図である。
【図４】同実施の形態においてクロック周波数との関係で単位遅延素子の組み合わせが変化する様子を示す図である。
【図５】同実施の形態の遅延線に用いられる単位遅延素子の構成例を示す図である。
【図６】図２の周波数検知回路の具体構成例を示す図である。
【図７】図６のパルス発生器の動作タイミング図である。
【図８】図２のコントローラの具体構成例を示す図である。
【図９】図６のパルス発生器の具体構成例を示す図である。
【図１０】図６の位相比較器の具体構成例を示す図である。
【図１１】同位相比較器による周波数検知の原理を説明するタイミング図である。
【図１２】単位遅延素子の他の構成例を示す図である。
【図１３】図２の周波数検知回路とコントローラの他の構成例を示す図である。
【図１４】図１３の周波数検知回路と組み合わされる他のコントローラの構成例を示す図である。
【図１５】図１１の位相比較器と図８のコントローラを組み合わせる場合の好ましい回路構成を示す図である。
【図１６】図１５の回路の動作タイミング図である。
【符号の説明】
１…クロックバッファ、２…遅延モニター回路、３…遅延制御ユニット、３１，３２…遅延線、４…クロックドライバ、ｄ…可変遅延素子、δ…最小遅延素子、３３…周波数検知回路、３４…コントローラ、３３１…パルス発生器、３３２…位相比較器。
Claims (11)
- 外部クロックを受信するクロックバッファと、
前記外部クロックに同期した内部クロックを出力するためのクロックドライバと、
前記クロックバッファが出力する第１のパルスに前記クロックバッファとクロックドライバでの合計遅延時間を与えた第２のパルスを出力する遅延モニター回路と、
縦続接続された複数段の単位遅延素子により構成され、前記遅延モニター回路から出力される第２のパルスが初段に入力されて前記外部クロックに同期したタイミングで前記第２のパルスに対して所定の伝搬遅延が与えられた第３のパルスを出す第１の遅延線と、
縦続接続された複数段の単位遅延素子より構成され、前記第１の遅延線が出力する第３のパルスに前記第１の遅延線と同じ伝搬遅延を与えて前記クロックドライバに供給する第２の遅延線とを備えた同期遅延制御回路において、
前記第１及び第２の遅延線は、初段から所定段数までが遅延時間可変である可変遅延素子により構成され、前記所定段数以降が遅延時間固定である固定遅延素子により構成されている
ことを特徴とする同期遅延制御回路。 - 前記固定遅延素子は、製造プロセスが許す限りの最小遅延時間が得られる最小遅延素子である
ことを特徴とする請求項１記載の同期遅延制御回路。 - 外部クロックの周波数を検知する周波数検知回路と、
この周波数検知回路の出力に応じて前記可変遅延素子の遅延時間を制御するコントローラと、
を有することを特徴とする請求項１記載の同期遅延制御回路。 - 前記周波数検知回路は、
前記クロックバッファの出力クロックに同期して一定パルス幅のパルス信号を発生するパルス発生器と、
このパルス発生器が出力するパルス信号と前記クロックバッファの出力クロックの位相を比較する位相比較器とを有する
ことを特徴とする請求項３記載の同期遅延制御回路。 - 前記固定遅延素子は、固定の電源電圧が与えられるクロックトインバータにより構成され、
前記可変遅延素子は、可変の電源電圧が与えられるクロックトインバータにより構成され且つ、
前記コントローラは、前記周波数検知回路の出力により切り換え制御される、固定の電源電圧を前記可変遅延素子の電源端子に転送する転送経路と、前記固定の電源電圧をレベル低下させて前記可変遅延素子の電源端子に転送する転送経路とを備えて構成される
ことを特徴とする請求項３記載の同期遅延制御回路。 - 前記パルス発生器は、
前記クロックバッファの出力クロックを反転して遅延させる遅延回路と、
この遅延回路の出力と前記クロックバッファの出力クロックとの論理により前記出力クロックのエッジでパルス信号を発生する論理ゲートと、
前記遅延回路の素子特性をモニターして前記遅延回路の遅延特性を一定に保持する制御を行う回路素子モニター回路と、
を有する請求項４記載の同期遅延制御回路。 - 前記固定遅延素子は、固定の電源電圧が与えられるクロックトインバータにより構成され、
前記可変遅延素子は、入力経路に可変抵抗素子が挿入されて固定の電源電圧が与えられるクロックトインバータにより構成され且つ、
前記コントローラは、前記周波数検知回路の出力に応じて前記可変抵抗素子の抵抗を制御するものである
ことを特徴とする請求項３記載の同期遅延制御回路。 - 前記周波数検知回路は、前記クロックバッファの出力クロックのエッジでパルス信号を発生するパルス発生器と、
このパルス発生器の出力により電流源が制御されて前記外部クロックの周波数に応じて電位が変化する周波数検知信号を出す積分器とを有し、
前記コントローラは、前記積分器から得られる周波数検知信号により前記可変抵抗素子の抵抗を制御するものである
ことを特徴とする請求項７記載の同期遅延制御回路。 - 前記固定遅延素子は、固定の電源電圧が与えられるクロックトインバータにより構成され、
前記可変遅延素子は、可変の電源電圧が与えられるクロックトインバータにより構成され、
前記周波数検知回路は、前記クロックバッファの出力クロックのエッジでパルス信号を発生するパルス発生器と、このパルス発生器の出力により電流源が制御されて前記外部クロックの周波数に応じて電位が変化する周波数検知信号を出す積分器とを備えて構成され、
前記コントローラは、前記積分器から得られる周波数検知信号と可変の電源電圧出力とが入力される差動増幅器と、この差動増幅器の出力により電流源が制御されて前記可変の電源電圧を出力する出力回路とを備えて構成されている
ことを特徴とする請求項３記載の同期遅延制御回路。 - 前記周波数検知回路の出力と前記コントローラとの間に、前記周波数検知回路の出力をラッチするラッチ回路を備えた
ことを特徴とする請求項３記載の同期遅延制御回路。 - 請求項１乃至１０のいずれかに記載の同期遅延制御回路を内蔵したクロック同期型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000339443A JP3813435B2 (ja) | 2000-11-07 | 2000-11-07 | 同期遅延制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000339443A JP3813435B2 (ja) | 2000-11-07 | 2000-11-07 | 同期遅延制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002152018A JP2002152018A (ja) | 2002-05-24 |
| JP3813435B2 true JP3813435B2 (ja) | 2006-08-23 |
Family
ID=18814516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000339443A Expired - Fee Related JP3813435B2 (ja) | 2000-11-07 | 2000-11-07 | 同期遅延制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3813435B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7287235B1 (en) * | 2004-08-06 | 2007-10-23 | Calypto Design Systems, Inc. | Method of simplifying a circuit for equivalence checking |
| JP4488872B2 (ja) | 2004-11-29 | 2010-06-23 | 株式会社ルネサステクノロジ | 位相同期回路及び半導体集積回路装置 |
| KR100714874B1 (ko) | 2005-09-27 | 2007-05-07 | 삼성전자주식회사 | 딜레이 스텝이 조절되는 딜레이 라인 회로 및 이를 위한딜레이 셀 |
| TWI305651B (en) * | 2006-09-11 | 2009-01-21 | Nanya Technology Corp | Latency counter having frequency detector and latency counting method thereof |
| JP2008251070A (ja) * | 2007-03-29 | 2008-10-16 | Hitachi Ltd | 半導体記憶装置 |
| JP2009152658A (ja) * | 2007-12-18 | 2009-07-09 | Elpida Memory Inc | 半導体装置 |
| JP2009177778A (ja) * | 2008-01-25 | 2009-08-06 | Elpida Memory Inc | Ｄｌｌ回路及びこれを用いた半導体装置、並びに、ｄｌｌ回路の制御方法 |
| KR100935594B1 (ko) * | 2008-02-14 | 2010-01-07 | 주식회사 하이닉스반도체 | 위상 동기 장치 |
| KR20110075559A (ko) | 2009-12-28 | 2011-07-06 | 주식회사 하이닉스반도체 | 내부 클럭 신호 생성 회로 및 그의 동작 방법 |
| CN103929159A (zh) * | 2014-05-08 | 2014-07-16 | 重庆莲芯电子科技有限公司 | 一种占空比自动可调节的时钟倍频电路 |
-
2000
- 2000-11-07 JP JP2000339443A patent/JP3813435B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002152018A (ja) | 2002-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4060514B2 (ja) | 同期信号発生回路 | |
| US6605969B2 (en) | Method and circuit for adjusting the timing of ouput data based on an operational mode of output drivers | |
| KR100721197B1 (ko) | 반도체 장치의 내부전압 발생회로 | |
| US8392744B2 (en) | Clock distribution apparatus, systems, and methods | |
| JP2000261315A (ja) | アナログ混用ディジタルｄｌｌ | |
| JP2010118746A (ja) | 半導体集積回路及びクロック同期化制御方法 | |
| JPH10171774A (ja) | 半導体集積回路 | |
| US20040150438A1 (en) | Frequency multiplier capable of adjusting duty cycle of a clock and method used therein | |
| US20070152728A1 (en) | Pulse generator | |
| US20190190505A1 (en) | Delay control circuits | |
| JP3813435B2 (ja) | 同期遅延制御回路 | |
| US5548748A (en) | One-chip semiconductor integrated circuit device having a digital signal processing circuit and an analog signal processing circuit | |
| US6621316B1 (en) | Synchronous mirror delay (SMD) circuit and method including a counter and reduced size bi-directional delay line | |
| JP2004056428A (ja) | バッファ回路とバッファツリー及び半導体装置 | |
| JP2006333472A (ja) | 遅延ロックループ、および、遅延鎖の設定方法 | |
| JP4413516B2 (ja) | 信号タイミング調整システムおよび信号タイミング調整量設定プログラム | |
| US5801568A (en) | Precise delay line circuit with predetermined reset time limit | |
| JP2001292053A (ja) | 遅延回路及びその回路を用いた半導体装置と半導体集積回路 | |
| JP2001195149A (ja) | 内部クロック信号発生回路 | |
| Hamamoto et al. | A skew and jitter suppressed DLL architecture for high frequency DDR SDRAMs | |
| US20070001737A1 (en) | System and method of generating a clock cycle having an asymmetric duty cycle | |
| US7902893B1 (en) | Clock-signal generator | |
| US10826467B1 (en) | High-accuracy dual-mode free running oscillator | |
| US6194926B1 (en) | Operation timing controllable system | |
| KR100468709B1 (ko) | 차동클럭신호를이용한클럭동기지연회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |