JP2006156460A - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP2006156460A JP2006156460A JP2004340571A JP2004340571A JP2006156460A JP 2006156460 A JP2006156460 A JP 2006156460A JP 2004340571 A JP2004340571 A JP 2004340571A JP 2004340571 A JP2004340571 A JP 2004340571A JP 2006156460 A JP2006156460 A JP 2006156460A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- circuit board
- manufacturing
- smear
- fluorine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】基板にビアを形成した後、ビア周辺に残存するスミアをプラズマ処理により除去する工程を含む回路基板の製造方法であって、前記プラズマ処理は、酸素およびフッ素系ガスを含む第一のガスを用いてプラズマ処理を行う第一の工程と、前記第一の工程の後、酸化性ガスまたは窒素を含む第二のガスを用いてプラズマ処理を行う第二の工程と、前記第二の工程の後、少なくとも一種類の不活性ガスを含む第三のガスを用いてプラズマ処理を行う第三の工程と、を含むことを特徴とする回路基板の製造方法である。
【選択図】 図1
Description
片面回路基板310(図3(a))に、UVレーザー等でブラインドビア303(図3(b))を形成し、ビア形成時に発生したスミア304(図3(b))を除去するデスミア処理(図3(c))を行う。このデスミア処理には、過マンガン酸溶液によるウェット方式或いは、プラズマによるドライ方式が用いられることが多い。そして、バンプめっき305(図3(d))を施し、積層接合(図3(e))を行い、多層化することにより、基板間の導通を行う。
プラズマによるドライ方式のデスミア処理で主に用いられるガスは、酸素ガスである。酸素ガスは、有機物と酸化反応し、二酸化炭素、水となってスミアを除去する。しかし、酸素ガス単体では反応速度が遅いため、四フッ化炭素と酸素の混合ガスを用いる場合が多い。この四フッ化炭素と酸素の混合ガスを用いてデスミア処理した場合、短時間で処理することが可能である。
すなわち、本発明によれば、基板にビアを形成した後、ビア周辺に残存するスミアをプラズマ処理により除去する工程を含む回路基板の製造方法であって、
前記プラズマ処理は、
酸素およびフッ素系ガスを含む第一のガスを用いてプラズマ処理を行う第一の工程と、
前記第一の工程の後、酸化性ガスまたは窒素を含む第二のガスを用いてプラズマ処理を行う第二の工程と、
前記第二の工程の後、少なくとも一種類の不活性ガスを含む第三のガスを用いてプラズマ処理を行う第三の工程と、
を含むことを特徴とする回路基板の製造方法、
を提供するものである。
本実施形態に係る回路基板の製造方法は、図1に示すように、ポリイミド樹脂、エポキシ樹脂、液晶ポリマーなどの樹脂を硬化させた絶縁材からなる支持基材101の片面に銅はく102が付いた片面回路基板110を準備する(図1(a))。支持基材101側の面から銅はく102が露出するまでビア103を形成する。この際、UVレーザー又はCO2レーザーを用いると小径でかつ精度良くビアを得る事ができる。この様なビア103形成時に、ビア103の内部及び、その周辺には熱伝導による熱損失の影響が発生し、スミア104が発生する。
(i)加工エネルギーが弱く支持基材101の未加工樹脂残渣
(ii)支持基材101の炭化物残渣
(iii)加工エネルギーが強くビア103の底面の銅はく102が溶融し、これに二つ目の炭化物とが混入して生成される残渣
第一の工程は、片面回路基板110をプラズマ装置のチャンバー201へ投入し、下部電極202の上に配置する。この際、ビア103がプラズマで処理されるように上面にする。下部電極202と片面回路基板110の間に、基板のたわみ等による隙間が存在すると、その空間にプラズマが集中する異常放電現象になる可能性があり、専用治具を用いたり、テープで固定したりすることが好ましい。
酸化性ガスを数秒間流した後に下部電極202に電圧をかけるとより安定した状態から処理が開始され、処理バッチごとのばらつきが少ない処理が可能である。
上記のような第一から第三の工程のプラズマデスミア処理により、ビア103に付着しているスミアは完全に除去される。
もし、第三の工程を、一番最初に行うとエッチング処理が遅いため、表面上のスミアを除去するのに長時間を費やし、処理効率が低下するとともに、基板表面にダメージを与え表層がもろくなりやすい。
たとえば、本実施形態では、基材の一方の面側に金属箔が形成され、他方の面から金属箔へ達する孔を加工する、ブラインドビアをもった回路基板について説明してきたが、基材の両面側に金属箔が形成された両面板を用いて、レーザやドリル加工で貫通孔をあけた一般的なスルーホール穴をもった回路基板の製造方法であってもよい。
また、第一〜第三の工程の間に、他の処理があってもよい。
厚み12μmの銅はく、および、ポリイミドフィルム厚み25μmの支持基材からなる2層片面回路基板(宇部興産製 SE1310)を、支持基材側の面から、UVレーザーにより50μm径のビアを形成した。プラズマによるドライ方式のデスミアで、第1の工程は、5Paまで真空引きを行った後、四フッ化炭素75sccm、酸素175sccmを導入し、電極に2500W加え、1分間保持した。第2の工程は、酸素200sccm導入し、電極に2500W加え、30秒間保持した。第3の工程は、アルゴン100sccm導入し、電極に2500W加え、30秒間保持した。
厚み12μmの銅はく、および、ポリイミドフィルム厚み25μmの支持基材からなる2層両面回路基板(三井化学製 NFX2ABEPFE(25T))を用いた以外は、実施例1と同様の方法で処理を行った。
プラズマによるドライ方式のデスミアで、第1の工程を実施し、第2の工程及び第3の工程を実施しないこと以外は、実施例1と同様の方法で処理を行った。
プラズマによるドライ方式のデスミアで、第3の工程、第1の工程、第2の工程の順で実施した以外は、実施例1と同様の方法で処理を行った。
102、302、402:銅はく
103、303、403:ビア
104、304、404:スミア
105:フッ素成分
106:スミア
110、310:片面回路基板
201:チャンバー
202:下部電極
203:上部電極
204:真空ポンプ
205:ガス供給管
206:基板
305:バンプめっき
405:ブラインドめっき
406:フィルドビアめっき
410:両面回路基板
Claims (5)
- 基板にビアを形成した後、ビア周辺に残存するスミアをプラズマ処理により除去する工程を含む回路基板の製造方法であって、
前記プラズマ処理は、
酸素およびフッ素系ガスを含む第一のガスを用いてプラズマ処理を行う第一の工程と、
前記第一の工程の後、酸化性ガスまたは窒素を含む第二のガスを用いてプラズマ処理を行う第二の工程と、
前記第二の工程の後、少なくとも一種類の不活性ガスを含む第三のガスを用いてプラズマ処理を行う第三の工程と、
を含むことを特徴とする回路基板の製造方法。 - 前記第一のガスのうち、フッ素系ガスの混合比率は10%以上40%以下である請求項1に記載の回路基板の製造方法。
- 前記フッ素系ガスは、四フッ化炭素である請求項1または2に記載の回路基板の製造方法。
- 前記酸化性ガスは、酸素である請求項1ないし3のいずれかに記載の回路基板の製造方法。
- 前記不活性ガスは、アルゴンである請求項1ないし4のいずれかに記載の回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004340571A JP4506432B2 (ja) | 2004-11-25 | 2004-11-25 | 回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004340571A JP4506432B2 (ja) | 2004-11-25 | 2004-11-25 | 回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006156460A true JP2006156460A (ja) | 2006-06-15 |
JP4506432B2 JP4506432B2 (ja) | 2010-07-21 |
Family
ID=36634388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004340571A Expired - Fee Related JP4506432B2 (ja) | 2004-11-25 | 2004-11-25 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4506432B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113747663A (zh) * | 2020-05-29 | 2021-12-03 | 深南电路股份有限公司 | 一种电路板的制造方法 |
CN116321740A (zh) * | 2023-03-16 | 2023-06-23 | 福莱盈电子股份有限公司 | 一种双面铜产品通孔的加工方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004055777A (ja) * | 2002-07-19 | 2004-02-19 | Sumitomo Metal Mining Co Ltd | 複合多層配線基板の製造方法 |
JP2004165363A (ja) * | 2002-11-12 | 2004-06-10 | Sumitomo Heavy Ind Ltd | スミアの除去方法 |
-
2004
- 2004-11-25 JP JP2004340571A patent/JP4506432B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004055777A (ja) * | 2002-07-19 | 2004-02-19 | Sumitomo Metal Mining Co Ltd | 複合多層配線基板の製造方法 |
JP2004165363A (ja) * | 2002-11-12 | 2004-06-10 | Sumitomo Heavy Ind Ltd | スミアの除去方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113747663A (zh) * | 2020-05-29 | 2021-12-03 | 深南电路股份有限公司 | 一种电路板的制造方法 |
CN116321740A (zh) * | 2023-03-16 | 2023-06-23 | 福莱盈电子股份有限公司 | 一种双面铜产品通孔的加工方法 |
CN116321740B (zh) * | 2023-03-16 | 2024-05-31 | 福莱盈电子股份有限公司 | 一种双面铜产品通孔的加工方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4506432B2 (ja) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8419924B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
JP2008016801A (ja) | 印刷回路基板の製造方法 | |
JP2010010639A (ja) | 配線基板及びその製造方法 | |
US20030135994A1 (en) | Printed circuit board and manufacturing method therefor | |
US20190014666A1 (en) | Plasma Etched Catalytic Laminate with Traces and Vias | |
JP6778667B2 (ja) | 印刷配線板およびその製造方法 | |
JP6894289B2 (ja) | 配線基板及びその製造方法 | |
JP2010232418A (ja) | 多層配線板及びその製造方法 | |
TW202211739A (zh) | 印刷電路板的製造方法 | |
JP4506432B2 (ja) | 回路基板の製造方法 | |
JP2006196761A (ja) | 配線回路基板の製造方法 | |
KR20100109698A (ko) | 인쇄회로기판의 제조방법 | |
Singh et al. | Plasma-generated etchback to improve the via-reliability in high-Tg substrates used in multilayer PWBs for space electronic packaging | |
JP6672895B2 (ja) | 配線基板の製造方法 | |
JP2005050999A (ja) | 配線基板および配線の形成方法 | |
KR102137716B1 (ko) | 전자 부품의 제조 방법 | |
JP4250861B2 (ja) | フィルムキャリアの製造方法 | |
JP2005332928A (ja) | プリント配線板の製造方法 | |
JP2007288011A (ja) | ポリイミド配線板の製造方法 | |
JP2006339483A (ja) | 配線基板の製造方法及び配線基板 | |
JP6234132B2 (ja) | 配線基板の製造方法 | |
KR102301222B1 (ko) | 대기압 플라즈마를 이용한 인쇄회로기판의 제조방법 | |
JP2000068653A (ja) | 多層基板のスミア除去方法 | |
JP2002009434A (ja) | 導通孔形成方法 | |
JP2001156456A (ja) | 多層プリント配線板およびその製造方法。 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090925 |
|
A131 | Notification of reasons for refusal |
Effective date: 20091006 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100419 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |