JP2006156460A - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP2006156460A
JP2006156460A JP2004340571A JP2004340571A JP2006156460A JP 2006156460 A JP2006156460 A JP 2006156460A JP 2004340571 A JP2004340571 A JP 2004340571A JP 2004340571 A JP2004340571 A JP 2004340571A JP 2006156460 A JP2006156460 A JP 2006156460A
Authority
JP
Japan
Prior art keywords
gas
circuit board
manufacturing
smear
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004340571A
Other languages
English (en)
Other versions
JP4506432B2 (ja
Inventor
Masayoshi Kondo
正芳 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2004340571A priority Critical patent/JP4506432B2/ja
Publication of JP2006156460A publication Critical patent/JP2006156460A/ja
Application granted granted Critical
Publication of JP4506432B2 publication Critical patent/JP4506432B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】ビア内に残存するスミアをプラズマ処理によって除去し、ビア信頼性が高い回路基板の製造方法を提供すること。
【解決手段】基板にビアを形成した後、ビア周辺に残存するスミアをプラズマ処理により除去する工程を含む回路基板の製造方法であって、前記プラズマ処理は、酸素およびフッ素系ガスを含む第一のガスを用いてプラズマ処理を行う第一の工程と、前記第一の工程の後、酸化性ガスまたは窒素を含む第二のガスを用いてプラズマ処理を行う第二の工程と、前記第二の工程の後、少なくとも一種類の不活性ガスを含む第三のガスを用いてプラズマ処理を行う第三の工程と、を含むことを特徴とする回路基板の製造方法である。
【選択図】 図1

Description

本発明は、回路基板の製造方法に関する。
近年、電子機器の高密度化に伴い、これに用いられる回路基板の多層化、細線化が要求されている。多層用回路基板の工法の一つにバンプめっきによる接合方式があり、例えば、ブラインドビアの場合では次のような方法で形成される。
片面回路基板310(図3(a))に、UVレーザー等でブラインドビア303(図3(b))を形成し、ビア形成時に発生したスミア304(図3(b))を除去するデスミア処理(図3(c))を行う。このデスミア処理には、過マンガン酸溶液によるウェット方式或いは、プラズマによるドライ方式が用いられることが多い。そして、バンプめっき305(図3(d))を施し、積層接合(図3(e))を行い、多層化することにより、基板間の導通を行う。
同様に細線用回路基板の工法の一つにブラインドビアめっき、フィルドビアめっきによる導通形成方式がある。例えば、次のような方法で形成される。両面回路基板410(図4(a))に、UVレーザー等でブラインドビア403(図4(b))を形成し、ビア形成時に発生したスミア404(図4(b))を除去するデスミア処理(図4(c))を行う。このデスミア処理には、過マンガン酸溶液によるウェット方式或いは、プラズマによるドライ方式が用いられることが多い。そして、ブラインドめっき405(図4(d1))又は、フィルドビアめっき406(図4(d2))を施し、絶縁層を介して両面の銅はくの導通を得ることができる。
この様な多層用回路基板、細線用回路基板の製造において、回路基板に形成されたビアの内部及び、その周辺にスミアが残存すると、次工程のめっきを良好な品質・形状に施すことが出来ない。そのため、従来はレーザー加工等によって形成されたビアの内部及び、その周辺のスミアを除去するため、過マンガン酸溶液に浸漬させて、スミアを溶解除去していた(特許文献1)。
多層用回路基板、細線用回路基板はますます微細化する傾向にあり、従来はビア径100μm 程度であったが、現状は50μm 以下へ移行している。過マンガン酸溶液によるウェット方式では、従来のビア径100μm 程度はスミアを十分に除去することができるが、100μm 以下では絶縁層の濡れ性が悪く処理液がビア内に入りにくく処理が行われない可能性がある。また、ビア内に処理液が入った場合でもビア周辺の溶液は拡散層支配により新旧の処理液の交換が行われにくい。また、環境負荷の観点からも、過マンガン酸溶液を用いない処理が求められてきた。
この様な過マンガン酸溶液によるウェット方式に代え、プラズマによるドライ方式のデスミア処理が行われるようになってきた。プラズマによるドライ方式では、イオン、ラジカルによる化学・物理的反応、スパッタリングによる物理的反応によりスミアを除去する方法で、ビア径の大小に関わらず用いることができる。また、処理液を用いないため、環境負荷が小さい点でも優れている。
特開2004−146533号公報
しかしながら、従来のドライ式のデスミア処理では、以下のような課題があった。
プラズマによるドライ方式のデスミア処理で主に用いられるガスは、酸素ガスである。酸素ガスは、有機物と酸化反応し、二酸化炭素、水となってスミアを除去する。しかし、酸素ガス単体では反応速度が遅いため、四フッ化炭素と酸素の混合ガスを用いる場合が多い。この四フッ化炭素と酸素の混合ガスを用いてデスミア処理した場合、短時間で処理することが可能である。
しかし、この混合ガスを用いた場合、四フッ化炭素に含まれるフッ素成分が処理基板の表面に残留してしまう。そのため、基板表面の濡れ性が低下し、表面被覆工程である、めっき処理に影響を及ぼす。その対応として、四フッ化炭素と酸素の混合ガスで処理した後に、酸素ガス単体で処理を行い、残存しているフッ素成分を除去するのが一般的な方法である。
上記のような、二段でデスミア処理をおこなう方法では、例えば、レーザー加工によるエネルギー等のばらつきにより、ブラインドビア底面で銅はくとスミアが入り混じった様な強固に付着したスミアは、この二段デスミアでも除去が困難であった。
そこで、本発明者らが、鋭意研究を重ねた結果、新たな知見を得ることができ本発明を完成するに至った。
すなわち、本発明によれば、基板にビアを形成した後、ビア周辺に残存するスミアをプラズマ処理により除去する工程を含む回路基板の製造方法であって、
前記プラズマ処理は、
酸素およびフッ素系ガスを含む第一のガスを用いてプラズマ処理を行う第一の工程と、
前記第一の工程の後、酸化性ガスまたは窒素を含む第二のガスを用いてプラズマ処理を行う第二の工程と、
前記第二の工程の後、少なくとも一種類の不活性ガスを含む第三のガスを用いてプラズマ処理を行う第三の工程と、
を含むことを特徴とする回路基板の製造方法、
を提供するものである。
本発明に係る回路基板の製造方法は、プラズマ処理によりビア周辺に残存するスミアを除去する際に、3つのプラズマ処理工程を有するものである。こうすることによって、ビアにめっきを埋設する工程において、信頼性の高いビアめっきを提供することが可能となり、接続信頼性の高い回路基板の製造方法を提供することができる。
また、第一のガスのうち、フッ素系ガスの混合比率は10%以上40%以下としてもよい。こうすることにより、炭化した有機物を効率的に除去することが可能となる。
また、フッ素系ガスは、四フッ化炭素であってもよい。また、酸化性ガスは、酸素であってもよい。さらには、不活性ガスは、アルゴンであってもよい。そうすることにより、効率的にスミアを除去することが可能となる。
本発明によれば、ビア内に残存するスミアをプラズマ処理によって除去し、ビア信頼性が高い回路基板の製造方法を提供することができる。
以下、本発明のスミア除去の方法について図面を用いて説明する。なお、すべての図面において、共通する構成要素には同一符号を付し、以下の説明において詳細な説明を適宜省略する。
本実施形態に係る回路基板の製造方法について説明する。
本実施形態に係る回路基板の製造方法は、図1に示すように、ポリイミド樹脂、エポキシ樹脂、液晶ポリマーなどの樹脂を硬化させた絶縁材からなる支持基材101の片面に銅はく102が付いた片面回路基板110を準備する(図1(a))。支持基材101側の面から銅はく102が露出するまでビア103を形成する。この際、UVレーザー又はCO2レーザーを用いると小径でかつ精度良くビアを得る事ができる。この様なビア103形成時に、ビア103の内部及び、その周辺には熱伝導による熱損失の影響が発生し、スミア104が発生する。
スミア104には、レーザー加工エネルギーのばらつき等の影響で次の少なくとも3種類が存在すると考えられる。
(i)加工エネルギーが弱く支持基材101の未加工樹脂残渣
(ii)支持基材101の炭化物残渣
(iii)加工エネルギーが強くビア103の底面の銅はく102が溶融し、これに二つ目の炭化物とが混入して生成される残渣
これらのスミアを除去するために、本発明は図1の(b)〜(d)に示すプラズマによる第一から第三の工程よりなるデスミア処理方法である。
第一の工程は、酸素およびフッ素系ガスを含む第一のガスを用いて行うもので、この工程で、加工エネルギーが弱く支持基材101の未加工樹脂残渣である有機物を除去する(図1(b))。第一の工程の後、第二の工程では、酸化性ガスまたは窒素のどちらか一方のガスを含む第二のガスを用いて行うものであり、この工程で、第一の工程で用いたフッ素系ガスのフッ素成分105を処理面から除去し、撥水性を改善する(図1(c))。第二の工程の後、第三の工程では、少なくとも一種類の不活性ガスを含む第三のガスにより第一の工程では除去が困難である底面に強固に付着している有機物又は無機物のスミアをスパッタリングにより物理的に除去する(図1(d))。
ここで用いられるプラズマ装置は、低圧、常圧タイプのどちらでも良いが、反応性の高い低圧プラズマ装置を例に説明する。低圧プラズマ装置の構造は、一般的な平行平板方式で良く、チャンバー201(図2)に下部電極202を高周波電源に接続すると共に上部電極203をグランドに接続した状態で下部電極202と対向して配置する。また、チャンバー201内を一定の真空状態に保つための真空ポンプ204に接続され、反応ガスを一定量ずつ供給するマスフローコントローラー等からなるガス供給管205から構成されている。基板206は、下部電極202の上に配置し処理を行う。
次にプラズマの各工程について詳細に説明する。
第一の工程は、片面回路基板110をプラズマ装置のチャンバー201へ投入し、下部電極202の上に配置する。この際、ビア103がプラズマで処理されるように上面にする。下部電極202と片面回路基板110の間に、基板のたわみ等による隙間が存在すると、その空間にプラズマが集中する異常放電現象になる可能性があり、専用治具を用いたり、テープで固定したりすることが好ましい。
次にチャンバー201を閉じて、真空ポンプ204を稼動させ、真空引きを開始する。目安として100Pa以下の真空度が好ましい。より好ましいのは10Pa以下である。100Pa以下であれば、プラズマが安定して放電し、面内のエッチング均一性が優れており好ましい。所定の真空度に達したら、ガス供給管205から酸素およびフッ素系ガスを含む第一のガスを所定量流し続ける。ここで、フッ素系ガスとしては、四フッ化炭素、六フッ化硫黄、三フッ化窒素が好ましく、これらの中で四フッ化炭素がさらに好ましい。また、フッ素系ガスの混合比率は、フッ素系ガスが効率よく機能する、10%以上40%以下が好ましく、20%以上30%以下がより好ましい。この範囲内にあれば、処理時間を短くすることができ効率的である。
フッ素系ガスと酸素の混合ガスを数秒間流した後に下部電極202に電圧をかけるとより安定した状態から処理が開始され、処理バッチごとのばらつきが少ない処理が可能である。
この時、ビア103では、次のような反応がなされていると考えられる。酸素原子はイオンO+と電子とラジカルO*に電離する。ラジカルO*は、基板表面に吸着し揮発性物質を形成する。イオンO+は、電圧をかける事により直進し、ビア103の内部及び、その周辺に付着しているC/H/Oから成る有機物に物理的作用し、表面解離した或いは表面解離を起こしそうな有機物とラジカルO*が反応し、二酸化炭素や水となり除去される。
第二の工程は、第一の工程のガス供給を停止し、所定の真空度まで到達させる。ガス供給管205から酸化性ガスを所定量流し続ける。ここで、酸化性ガスの変わりに窒素ガスを用いても良い。また、酸化性ガスとしては、酸素、酸化硫黄類、酸化窒素類が好ましく、それらの中でも酸素がより好ましい。
酸化性ガスを数秒間流した後に下部電極202に電圧をかけるとより安定した状態から処理が開始され、処理バッチごとのばらつきが少ない処理が可能である。
この時、ビア103では、次のような反応がなされていると考えられる。酸素原子はイオンO+と電子とラジカルO*に電離する。ラジカルO*は、ビア103の内部及びその周辺に付着しているフッ素系ガスのフッ素成分と反応すると考えられ、これにより、フッ素成分が取り除かれ親水性の極性基が表面に導入される。
第三の工程は、第二の工程のガス供給を停止し、少なくとも一種類の不揮発性ガスである第三のガスを、所定の真空度まで到達させる。ガス供給管205から不揮発性ガスを所定量流し続ける。ここで、不揮発性ガスとしては、アルゴン、ネオン、クリプトン、ヘリウムガスなどの不活性ガスを用いても良いが、最も安価で反応の安定性が高いアルゴンガスがより好ましい。また、必要により複数の不揮発性ガスを混合して用いてもよい。
この時、ビア103では、次のような反応がなされていると考えられる。アルゴン原子はイオンAr+と電子に分離する。アルゴンガスは酸素ガスのように反応によりスミアを除去するのではなく、イオンAr+による強力な物理的効果により、ビア103の内部及び、その周辺に付着している有機物、無機物をスパッタリングで除去する。これにより、第1の工程では除去できなかったビア103の底面に強固に付着している銅はくと炭素の入り混じりのスミアを除去できる。
上記のような第一から第三の工程のプラズマデスミア処理により、ビア103に付着しているスミアは完全に除去される。
以下、本実施形態に係る回路基板の製造方法の効果について説明する。本実施形態では、酸素とフッ素系ガスの混合ガスを含む第一のガスを用いてプラズマ処理を行う第一の工程と、第一の工程の後、酸化性ガスまたは窒素を含む第二のガスを用いてプラズマ処理を行う第二の工程と、第二の工程の後、少なくとも一種類の不活性ガスを含む第三のガスを用いたプラズマ処理を行う第三の工程とで処理される。第一の工程では、レーザ等の加工で発生した樹脂の炭化物などから形成されている有機物を除去する。次に、第二の工程で、第一の工程で使用したフッ素を含むガスにより、基材周辺に付着しているフッ素成分を除去する。さらに、第三の工程では、第一の工程で除去されずに残存しているスミアをスパッタリングによって除去する。
もし、第三の工程を、一番最初に行うとエッチング処理が遅いため、表面上のスミアを除去するのに長時間を費やし、処理効率が低下するとともに、基板表面にダメージを与え表層がもろくなりやすい。
従来行われていた過マンガン酸溶液によるウェット方式においては、ビア径100μm以下となるような細径では、穴内に過マンガン酸溶液が浸透しにくいという問題があった。本実施形態の方法によればこのような問題が解消される。また、このような薬液を用いないので、環境負荷が小さい点でも優れている。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することができる。
たとえば、本実施形態では、基材の一方の面側に金属箔が形成され、他方の面から金属箔へ達する孔を加工する、ブラインドビアをもった回路基板について説明してきたが、基材の両面側に金属箔が形成された両面板を用いて、レーザやドリル加工で貫通孔をあけた一般的なスルーホール穴をもった回路基板の製造方法であってもよい。
また、第一〜第三の工程の間に、他の処理があってもよい。
実施例1
厚み12μmの銅はく、および、ポリイミドフィルム厚み25μmの支持基材からなる2層片面回路基板(宇部興産製 SE1310)を、支持基材側の面から、UVレーザーにより50μm径のビアを形成した。プラズマによるドライ方式のデスミアで、第1の工程は、5Paまで真空引きを行った後、四フッ化炭素75sccm、酸素175sccmを導入し、電極に2500W加え、1分間保持した。第2の工程は、酸素200sccm導入し、電極に2500W加え、30秒間保持した。第3の工程は、アルゴン100sccm導入し、電極に2500W加え、30秒間保持した。
実施例2
厚み12μmの銅はく、および、ポリイミドフィルム厚み25μmの支持基材からなる2層両面回路基板(三井化学製 NFX2ABEPFE(25T))を用いた以外は、実施例1と同様の方法で処理を行った。
比較例1
プラズマによるドライ方式のデスミアで、第1の工程を実施し、第2の工程及び第3の工程を実施しないこと以外は、実施例1と同様の方法で処理を行った。
比較例2
プラズマによるドライ方式のデスミアで、第3の工程、第1の工程、第2の工程の順で実施した以外は、実施例1と同様の方法で処理を行った。
実施例1、2、比較例1、2の方法で処理した基板を次工程のめっき処理を行った結果を表1に示す。表中、めっき形状良好率は、処理を行ったビア総数のうち、めっき形状が良好であったものの数が占める割合を示す。実施例1、2は良好なめっき形状が得られたが、比較例1、2はスミア残りが影響し良好なめっき形状が得られなかった。
Figure 2006156460
本発明によるスミア除去の方法の例を示す図である。 プラズマ装置の概略図である。 多層用回路基板の製造方法を説明するための図である。 細線用回路基板の製造方法を説明するための図である。
符号の説明
101、301、401:支持基材
102、302、402:銅はく
103、303、403:ビア
104、304、404:スミア
105:フッ素成分
106:スミア
110、310:片面回路基板
201:チャンバー
202:下部電極
203:上部電極
204:真空ポンプ
205:ガス供給管
206:基板
305:バンプめっき
405:ブラインドめっき
406:フィルドビアめっき
410:両面回路基板

Claims (5)

  1. 基板にビアを形成した後、ビア周辺に残存するスミアをプラズマ処理により除去する工程を含む回路基板の製造方法であって、
    前記プラズマ処理は、
    酸素およびフッ素系ガスを含む第一のガスを用いてプラズマ処理を行う第一の工程と、
    前記第一の工程の後、酸化性ガスまたは窒素を含む第二のガスを用いてプラズマ処理を行う第二の工程と、
    前記第二の工程の後、少なくとも一種類の不活性ガスを含む第三のガスを用いてプラズマ処理を行う第三の工程と、
    を含むことを特徴とする回路基板の製造方法。
  2. 前記第一のガスのうち、フッ素系ガスの混合比率は10%以上40%以下である請求項1に記載の回路基板の製造方法。
  3. 前記フッ素系ガスは、四フッ化炭素である請求項1または2に記載の回路基板の製造方法。
  4. 前記酸化性ガスは、酸素である請求項1ないし3のいずれかに記載の回路基板の製造方法。
  5. 前記不活性ガスは、アルゴンである請求項1ないし4のいずれかに記載の回路基板の製造方法。
JP2004340571A 2004-11-25 2004-11-25 回路基板の製造方法 Expired - Fee Related JP4506432B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004340571A JP4506432B2 (ja) 2004-11-25 2004-11-25 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004340571A JP4506432B2 (ja) 2004-11-25 2004-11-25 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006156460A true JP2006156460A (ja) 2006-06-15
JP4506432B2 JP4506432B2 (ja) 2010-07-21

Family

ID=36634388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004340571A Expired - Fee Related JP4506432B2 (ja) 2004-11-25 2004-11-25 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP4506432B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113747663A (zh) * 2020-05-29 2021-12-03 深南电路股份有限公司 一种电路板的制造方法
CN116321740A (zh) * 2023-03-16 2023-06-23 福莱盈电子股份有限公司 一种双面铜产品通孔的加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055777A (ja) * 2002-07-19 2004-02-19 Sumitomo Metal Mining Co Ltd 複合多層配線基板の製造方法
JP2004165363A (ja) * 2002-11-12 2004-06-10 Sumitomo Heavy Ind Ltd スミアの除去方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055777A (ja) * 2002-07-19 2004-02-19 Sumitomo Metal Mining Co Ltd 複合多層配線基板の製造方法
JP2004165363A (ja) * 2002-11-12 2004-06-10 Sumitomo Heavy Ind Ltd スミアの除去方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113747663A (zh) * 2020-05-29 2021-12-03 深南电路股份有限公司 一种电路板的制造方法
CN116321740A (zh) * 2023-03-16 2023-06-23 福莱盈电子股份有限公司 一种双面铜产品通孔的加工方法
CN116321740B (zh) * 2023-03-16 2024-05-31 福莱盈电子股份有限公司 一种双面铜产品通孔的加工方法

Also Published As

Publication number Publication date
JP4506432B2 (ja) 2010-07-21

Similar Documents

Publication Publication Date Title
US8419924B2 (en) Wiring substrate and method for manufacturing wiring substrate
JP2008016801A (ja) 印刷回路基板の製造方法
JP2010010639A (ja) 配線基板及びその製造方法
US20030135994A1 (en) Printed circuit board and manufacturing method therefor
US20190014666A1 (en) Plasma Etched Catalytic Laminate with Traces and Vias
JP6778667B2 (ja) 印刷配線板およびその製造方法
JP6894289B2 (ja) 配線基板及びその製造方法
JP2010232418A (ja) 多層配線板及びその製造方法
TW202211739A (zh) 印刷電路板的製造方法
JP4506432B2 (ja) 回路基板の製造方法
JP2006196761A (ja) 配線回路基板の製造方法
KR20100109698A (ko) 인쇄회로기판의 제조방법
Singh et al. Plasma-generated etchback to improve the via-reliability in high-Tg substrates used in multilayer PWBs for space electronic packaging
JP6672895B2 (ja) 配線基板の製造方法
JP2005050999A (ja) 配線基板および配線の形成方法
KR102137716B1 (ko) 전자 부품의 제조 방법
JP4250861B2 (ja) フィルムキャリアの製造方法
JP2005332928A (ja) プリント配線板の製造方法
JP2007288011A (ja) ポリイミド配線板の製造方法
JP2006339483A (ja) 配線基板の製造方法及び配線基板
JP6234132B2 (ja) 配線基板の製造方法
KR102301222B1 (ko) 대기압 플라즈마를 이용한 인쇄회로기판의 제조방법
JP2000068653A (ja) 多層基板のスミア除去方法
JP2002009434A (ja) 導通孔形成方法
JP2001156456A (ja) 多層プリント配線板およびその製造方法。

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090925

A131 Notification of reasons for refusal

Effective date: 20091006

Free format text: JAPANESE INTERMEDIATE CODE: A131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100419

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees