CN113747663A - 一种电路板的制造方法 - Google Patents

一种电路板的制造方法 Download PDF

Info

Publication number
CN113747663A
CN113747663A CN202010479230.6A CN202010479230A CN113747663A CN 113747663 A CN113747663 A CN 113747663A CN 202010479230 A CN202010479230 A CN 202010479230A CN 113747663 A CN113747663 A CN 113747663A
Authority
CN
China
Prior art keywords
circuit board
plasma
gas
manufacturing
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010479230.6A
Other languages
English (en)
Inventor
张利华
梁梦楠
刘海龙
吴杰
蒋忠明
林淡填
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN202010479230.6A priority Critical patent/CN113747663A/zh
Publication of CN113747663A publication Critical patent/CN113747663A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本申请公开一种电路板的制造方法。电路板的制造方法包括:准备待加工电路板;对待加工电路板进行钻孔作业,以形成第一钻孔;将等离子混合气体通入第一钻孔内进行去污作业;将等离子活化气体通入第一钻孔内以对第一钻孔的内壁进行等离子活性化处理;在第一钻孔内形成导电层。通过上述制造电路板的制造方法可以在待加工电路板的第一钻孔的内壁上形成活性基团,从而可以提高待加工电路板内壁上的活性,进而可以提高导电层与第一钻孔的内壁的结合力。

Description

一种电路板的制造方法
技术领域
本申请属于印制电路板加工领域,尤其涉及一种电路板的制造方法。
背景技术
目前整个电子行业正逐渐向无铅化发展,对于PCB电路板(Printed CircuitBoard,印制电路板)来说,与有铅焊接方式相比,采用无铅焊接方式焊接PCB电路板时所需要的温度也相应提高,这对PCB电路板的可靠性带来了前所未有的挑战。PCB电路板的可靠性,特别是PCB电路板的导电孔内的基材和化学铜结合的可靠性,一直以来都是无铅焊接中比较棘手的一个问题,较高的焊接温度下PCB孔内基材很容易与化学铜层发生分层脱离。
发明内容
本申请提供一种电路板的制造方法,以解决上述的技术问题。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种电路板的制造方法,所述电路板的制造方法包括:
准备待加工电路板;
对待加工电路板进行钻孔作业,以形成第一钻孔;
将等离子混合气体通入所述第一钻孔内进行去污作业;
将等离子活化气体通入所述第一钻孔内以对所述第一钻孔的内壁进行等离子活性化处理;
在所述第一钻孔内形成导电层。
可选地,所述等离子活化气体采用第二气体进行等离子化处理后形成;所述第二气体包括氧气。
可选地,所述等离子混合气体采用第一气体进行等离子化处理后形成;
所述第一气体包括由氮气、氧气和四氟化碳三种气体按照预设比例形成的混合气体。
可选地,所述等离子混合气体采用第一气体进行等离子化处理后形成的步骤包括:
将所述氮气、氧气以及四氟化碳分别沿不同的管路通入到预设的等离子化装置中;
通过所述等离子化装置将所述氮气、氧气以及四氟化碳形成等离子混合气体。
可选地,所述氮气、氧气以及四氟化碳的气体流量比为1:8:1。
可选地,所述将等离子活化气体通入所述第一钻孔内以对所述第一钻孔的内壁进行等离子活性化处理的步骤包括:
关闭所述氮气和所述四氟化碳与所述等离子化装置相连通的管路,以使得所述氧气进入所述等离子化装置中形成所述等离子活化气体;
将所述等离子活化气体通入所述第一钻孔内以对所述第一钻孔的内壁进行等离子活性化处理。
可选地,将所述等离子活化气体通入所述第一钻孔内以对所述第一钻孔的内壁进行等离子活性化处理的时间为10-15min。
可选地,在所述对待加工电路板进行钻孔作业,以形成第一钻孔的步骤之后,且在将等离子混合气体通入所述第一钻孔内进行去污作业的步骤之前,所述电路板的制造方法还包括:
将所述待加工电路板放置到预设的容置空间中,并对所述容置空间进行抽真空处理。
可选地,所述在所述第一钻孔内形成导电层的步骤包括:
采用化学沉铜的方式在所述第一钻孔内壁上形成所导电层。
可选地,所述准备待加工电路板的步骤包括:
将多层基板和多层导电线路单元依次层叠且交替设置,以形成所述待加工电路板。。
本申请的有益效果是:本申请实施例通过采用等离子混合气体对待加工电路板上的第一钻孔的内壁进行去污处理,然后再通过等离子活化气体对第一钻孔的内壁进行等离子活性化处理,从而可以在待加工电路板的第一钻孔的内壁上形成活性基团,从而可以提高待加工电路板内壁的活性,进而可以提高导电层与第一钻孔的内壁的结合力,进而可以提高待加工电路板的可靠性。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图,其中:
图1是本申请提供的一种电路板的制造方法一实施例的流程示意图;
图2是本申请提供的一种电路板的等离子活性化处理装置一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,均属于本申请保护的范围。
需要说明,若本申请实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本申请实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本申请要求的保护范围之内。
请参阅图1,图1是本申请提供的一种电路板的制造方法一实施例的流程示意图。电路板的制造方法的具体包括如下步骤:
S110:准备待加工电路板。
本步骤中,待加工电路板可以采用基板和导电线路单元形成,因此准备待加工电路板的步骤包括准备基板和导电线路单元。
其中,待加工电路板的基板一般可以采用有机树脂材料等绝缘材料制成,例如基板可以由耐燃等级达到FR4的树脂材料制成。在其他实施例中,基板可以用增强材料浸以树脂胶黏剂,通过烘干、裁剪、叠合等工艺制成。本步骤中,一般需要形成具有预设尺寸的基板。
在完成基板的制备后,需要在基板上设置导电线路单元,从而形成所需的待加工电路板。其中,导电线路单元可以包括多条导电线路,多条导电线路形成预设的线路图案。
本步骤中,导电线路单元可以设置在基板的一侧,或者在其他实施例中,基板的相对两侧均可以设置该导电线路单元。
其中,需要注意的是,导电线路单元可以通过采用粘接剂将导电金属片粘贴到基板的一侧的表面上,通过对导电金属片进行蚀刻或者机械加工的方式,从而可以使得导电金属片可以形成能够形成预设线路图案的多条导电线路。其中,导电金属片的材质包括不限于铜、铝、铁、镍、金、银、铂族、铬、镁、钨、钼、铅、锡、铟、锌或其合金等。
进一步的,本步骤中,可以通过在一层基板的相对两侧分别设置一层导电线路单元,从而形成单层电路板。
或者,也可以采用多层基板和多层导电线路单元依次层叠且交替设置,从而形成多层电路板。
即是说,本步骤中准备的待加工电路板既可以是单层电路板也可以是多层电路板。
S120:对待加工电路板进行钻孔作业,以形成第一钻孔。
当完成对待加工电路板的制备后,可以对待加工电路板进行钻孔作业,以在待加工电路板上形成第一钻孔。
本实施例中,第一钻孔可以是贯穿待加工电路板设置的通孔。其中,第一钻孔内用于设置导电层(导电层的形成方法具体如后文所述),其中,导电层可以用于将待加工电路板中的不同层设置的导电线路单元电连接,从而使得待加工电路板上可以形成预设的功能电路。
本实施例中,第一钻孔可以是贯穿待加工电路板设置的通孔,其中,第一钻孔在其内壁上设置导电层后可以用于形成待加工电路板的导电通孔、导电盲孔或者导电埋孔。
其中,第一钻孔可以通过采用钻头钻削加工等机械加工的方式形成,或者也可以采用激光钻孔等加工的方式形成。
S130:将等离子混合气体通入第一钻孔内进行去污作业。
进一步的,当完成步骤S120后,需要对待加工电路板上形成的第一钻孔进行去污作业。本步骤中,通过去污作业可以消除第一钻孔内壁上的钻污残留,同时也可以将第一钻孔内壁上的毛刺去除,从而可以提高第一钻孔内壁的平坦度。
本步骤中,可以采用将等离子混合气体通入第一钻孔内的方式对第一钻孔内进行去污作业。其中,等离子混合气体可以贯穿第一钻孔,即等离子混合气体产生的气流可以对第一钻孔内进行冲刷,从而可以将附着在第一钻孔的内壁上的钻污带离第一钻孔;进一步的,等离子混合气体还可以对第一钻孔的内壁上的毛刺进行反应,即可以通过等离子混合气体可以将第一钻孔的内壁上的毛刺腐蚀掉,从而可以确保第一钻孔内壁的平坦度。
本步骤中,可以将待加工电路板放置到预设的容置空间中,然后对该容置空间进行抽真空处理,从而将容置空间中的空气抽离,然后再通过将等离子混合气体按照预定的气流量通入到该容置空间内,从而可以实现采用等离子混合气体对待加工电路板上形成的第一钻孔进行去污作业。其中,等离子混合气体可以由第一气体形成,其中第一气体可以是由氮气、氧气和四氟化碳三种气体按照预设比例形成的混合气体。或者第一气体也可以是其他的混合气体,在此不做限定。
本步骤中,第一气体可以是由氮气、氧气和四氟化碳三种气体形成的混合气体。其中,氮气、氧气和四氟化碳三种气体可以分别放置于不同的容器中,且氮气、氧气和四氟化碳三种气体各自所对应的容器可以通过不同的管路通入到预设的等离子化装置中,通过等离子化装置可以将氮气、氧气和四氟化碳三种气体的混合气体形成等离子混合气体,然后再将该等离子混合气体通入到放置待加工电路板的容置空间中,从而对待加工电路板进行等离子去污。
本步骤中,氮气、氧气和四氟化碳可以以1:8:1的气体流量比通入到等离子化装置中。其中,通过等离子混合气体对待加工电路板进行等离子去污的处理时间可设置为在预设的时间范围内,以避免等离子混合气体对待加工电路板产生过度腐蚀。
S140:将等离子活化气体通入第一钻孔内以对第一钻孔的内壁进行等离子活性化处理。
当完成通过等离子混合气体对待加工电路板的第一钻孔进行等离子去污后,还可以将等离子活化气体通入第一钻孔内以对第一钻孔的内壁进行等离子活性化处理。
具体的,当完成通过等离子混合气体对待加工电路板的第一钻孔进行等离子去污后,可以停止将第一气体形成的等离子混合气体通入到设置待加工电路板的容置空间中,然后进一步对该容置空间进行抽真空处理,从而将该容置空间内剩余的等离子混合气体排出,然后将第二气体通入到等离子化装置中,通过等离子化装置将第二气体形成等离子活化气体。然后将所形成的等离子活化气体通入到设置待加工电路板的容置空间中,以对待加工电路板的第一钻孔进行等离子活性化处理。
本步骤中,第二气体可以包括氧气,通过将氧气通入到等离子化装置中进行等离子化处理,从而可以形成等离子活化气体。
其中,需要注意的是,当第一气体是由氮气、氧气和四氟化碳三种气体按照预设比例形成的混合气体时,可以通过将氮气和四氟化碳气体通向等离子化装置的管路断开,使得仅有氧气的管路与等离子化装置相连通,此时,只有氧气可以进入到等离子化装置内,因此等离子化装置可以对氧气进行等离子化处理,从而形成等离子活化气体。
其中,等离子化装置一般通过向通入其内部的气体施加电压,从而使得该气体被等离子化。因此,当采用该等离子化装置对氧气进行等离子化时,可以将该等离子化装置的功率控制在8.0~8.5KW的范围内,例如可以选取功率为8.0、8.3或者8.5KW的等离子化装置。
同时,为了确保等离子活化气体对第一钻孔的内壁的等离子活性化处理的效果,需要控制等离子活化气体的气体流量,其中可以将等离子活化气体的气体流量控制在1.6-2.0L/min的范围内,其中可以将等离子活化气体的气体流量设置为1.6、1.85或者2.0L/min等。同时,还需要控制通过等离子活化气体对第一钻孔的内壁进行等离子活性化处理的时间,其中,可以将通过等离子活化气体对第一钻孔的内壁进行等离子活性化处理的时间控制在10~15min范围内,例如可以控制在10、13或者15min。
本步骤中,将等离子活化气体通入到第一钻孔内后,等离子活化气体可以与第一钻孔的内壁进行反应,从而在第一钻孔的内壁(主要是第一钻孔内的基板的表面)上形成活性基团,因此可以提高第一钻孔的内壁的活性化程度。
S150:在第一钻孔内形成导电层。
当完成步骤S140将等离子活化气体通入到第一钻孔内后,可以直接在待加工电路板的第一钻孔的内壁上形成导电层。此方案的优点在于,可以防止出现第一钻孔的内壁上形成的活性基团失去活性,而导致第一钻孔的内壁与导电层的结合力不高的问题。
具体的,可以采用化学沉铜的加工方式在第一钻孔的内壁上形成导电层。
因此,通过采用等离子活化气体通入到第一钻孔内,使得等离子活化气体可以与第一钻孔的内壁进行反应,从而在第一钻孔的内壁上形成活性基团,进而可以提高第一钻孔的内壁的活性化程度,然后直接在待加工电路板的第一钻孔的内壁上形成导电层,从而可以提高导电层与第一钻孔的内壁结合的结合力,从而提高导电层与第一钻孔的内壁结合的稳定性,进而可以提高待加工电路板的成品的可靠性。
进一步的,本申请还提供了一种电路板的等离子活性化处理装置。请参阅图2,图2是本申请提供的一种电路板的等离子活性化处理装置一实施例的结构示意图。
其中,等离子活性化处理装置20包括多个容器210、等离子化装置220、腔体230以及抽真空装置240。
其中,多个容器210分别通过不同的管路经等离子化装置220与腔体230相连通,抽真空装置240与腔体230相连通。
具体的,等离子活性化处理装置20可以包括至少三个容器210,其中,三个容器210可以分别用于容置氮气、氧气以及四氟化碳三种气体。三个容器210可以分别通过各自连接的管路与等离子化装置220相连接,其中三个容器210分别将各自容置的氮气、氧气或者四氟化碳沿该管路通入到等离子化装置220中,通过等离子化装置220可以将该三种气体等离子化处理,从而形成等离子混合气体;然后等离子混合气体可以进一步通入到腔体230内的容置空间231中。其中,腔体230内的容置空间231可以用于放置待加工电路板,当等离子混合气体通入到腔体230内的容置空间231中后,则可以对容置空间231内放置的待加工电路板进行等离子去污处理。
本实施例中,每一容器210与等离子化装置220连通的管路上均可以设置阀门250,该阀门250可以用于控制管路的通断。其中,阀门250可以是手动阀门,即,可以通过人工手动控制以对管路的通断进行控制;或者阀门250也可以是电磁阀等自动阀门,即,可以通过控制器控制阀门250以对管路的通断进行控制。
当需要对容置空间231内放置的待加工电路板进行等离子活性化处理时,可以通过关闭容置有氮气和四氟化碳的容器210与等离子化装置220连通的管路上的阀门250,即,可以阻止氮气和四氟化碳通入到等离子化装置220中,且仅使得设置有氧气的容器210与等离子化装置220连通,因此可以确保仅将氧气通入到等离子化装置220中,从而可以形成等离子活性气体,然后通过将等离子活性气体通入到腔体230内的容置空间231中后,则可以对容置空间231内放置的待加工电路板的第一钻孔进行等离子活性化处理。
本实施例中,抽真空装置240可以用于在将待加工电路板设置到容置空间231后对该容置空间231进行抽真空处理,以将容置空间231内的空气抽出,从而可以避免容置空间231内残留的空气对待加工电路板的等离子去污处理和等离子活性化处理产生不良影响。
其中,需要理解的是,本实施例中,通过氧气形成等离子活性气体,在其他的实施例中,还可以通过其他的第二气体形成等离子活性气体,此时,则需要添加用于设置该其他的第二气体的容器210,且使得该容器210通过单独的管路与等离子化装置220相连通。
因此,当完成采用等离子混合气体通入到腔体230内的容置空间231中,以对容置空间231内放置的待加工电路板进行等离子去污处理后,可以将分别容置有氮气、氧气以及四氟化碳三种气体的三个容器210与等离子化装置220连通的管路上的阀门250断开,即,避免氮气、氧气以及四氟化碳三种气体通入到等离子化装置220中;然后可以将设置有其他的第二气体的容器210与等离子化装置220连通,以使得其他的第二气体通入到等离子化装置220中,经等离子化装置220处理后形成等离子活性气体。
其中,如前相同的,当采用等离子活性气体对待加工电路板的第一钻孔进行等离子活性化处理时,等离子化装置220的功率、等离子活性气体通入容置空间231内的气体流量以及等离子活性化处理的时间,均可以参照前文所述的方案,在此不作赘述。
综上所述,本领域技术人员容易理解,本申请的有益效果是:本申请提供一种电路板的制造方法。通过采用等离子混合气体对待加工电路板上的第一钻孔的内壁进行去污处理,然后再通过等离子活化气体对第一钻孔的内壁进行等离子活性化处理,从而可以在待加工电路板的第一钻孔的内壁上形成活性基团,从而可以提高待加工电路板内壁的活性,进而可以提高导电层与第一钻孔的内壁的结合力,进而可以提高待加工电路板的可靠性。
以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其它相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种电路板的制造方法,其特征在于,所述电路板的制造方法包括:
准备待加工电路板;
对待加工电路板进行钻孔作业,以形成第一钻孔;
将等离子混合气体通入所述第一钻孔内进行去污作业;
将等离子活化气体通入所述第一钻孔内以对所述第一钻孔的内壁进行等离子活性化处理;
在所述第一钻孔内形成导电层。
2.根据权利要求1所述的电路板的制造方法,其特征在于,所述等离子活化气体采用第二气体进行等离子化处理后形成;所述第二气体包括氧气。
3.根据权利要求2所述的电路板的制造方法,其特征在于,所述等离子混合气体采用第一气体进行等离子化处理后形成;
所述第一气体包括由氮气、氧气和四氟化碳三种气体按照预设比例形成的混合气体。
4.根据权利要求3所述的电路板的制造方法,其特征在于,所述等离子混合气体采用第一气体进行等离子化处理后形成的步骤包括:
将所述氮气、氧气以及四氟化碳分别沿不同的管路通入到预设的等离子化装置中;
通过所述等离子化装置将所述氮气、氧气以及四氟化碳形成等离子混合气体。
5.根据权利要求4所述的电路板的制造方法,其特征在于,
所述氮气、氧气以及四氟化碳的气体流量比为1:8:1。
6.根据权利要求4所述的电路板的制造方法,其特征在于,所述将等离子活化气体通入所述第一钻孔内以对所述第一钻孔的内壁进行等离子活性化处理的步骤包括:
关闭所述氮气和所述四氟化碳与所述等离子化装置相连通的管路,以使得所述氧气进入所述等离子化装置中形成所述等离子活化气体;
将所述等离子活化气体通入所述第一钻孔内以对所述第一钻孔的内壁进行等离子活性化处理。
7.根据权利要求6所述的电路板的制造方法,其特征在于,
将所述等离子活化气体通入所述第一钻孔内以对所述第一钻孔的内壁进行等离子活性化处理的时间为10-15min。
8.根据权利要求1所述的电路板的制造方法,其特征在于,在所述对待加工电路板进行钻孔作业,以形成第一钻孔的步骤之后,且在将等离子混合气体通入所述第一钻孔内进行去污作业的步骤之前,所述电路板的制造方法还包括:
将所述待加工电路板放置到预设的容置空间中,并对所述容置空间进行抽真空处理。
9.根据权利要求1所述的电路板的制造方法,其特征在于,所述在所述第一钻孔内形成导电层的步骤包括:
采用化学沉铜的方式在所述第一钻孔内壁上形成所导电层。
10.根据权利要求1所述的电路板的制造方法,其特征在于,所述准备待加工电路板的步骤包括:
将多层基板和多层导电线路单元依次层叠且交替设置,以形成所述待加工电路板。
CN202010479230.6A 2020-05-29 2020-05-29 一种电路板的制造方法 Pending CN113747663A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010479230.6A CN113747663A (zh) 2020-05-29 2020-05-29 一种电路板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010479230.6A CN113747663A (zh) 2020-05-29 2020-05-29 一种电路板的制造方法

Publications (1)

Publication Number Publication Date
CN113747663A true CN113747663A (zh) 2021-12-03

Family

ID=78725037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010479230.6A Pending CN113747663A (zh) 2020-05-29 2020-05-29 一种电路板的制造方法

Country Status (1)

Country Link
CN (1) CN113747663A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116321740A (zh) * 2023-03-16 2023-06-23 福莱盈电子股份有限公司 一种双面铜产品通孔的加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156460A (ja) * 2004-11-25 2006-06-15 Sumitomo Bakelite Co Ltd 回路基板の製造方法
CN102833952A (zh) * 2012-09-18 2012-12-19 东莞市若美电子科技有限公司 一种印制线路板hdi产品的除胶方法
CN105592632A (zh) * 2015-12-18 2016-05-18 景旺电子科技(龙川)有限公司 一种改善pcb板离子迁移的方法
CN107072075A (zh) * 2017-05-10 2017-08-18 深圳市深联电路有限公司 一种改善ptfe材料pcb板孔内断铜的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156460A (ja) * 2004-11-25 2006-06-15 Sumitomo Bakelite Co Ltd 回路基板の製造方法
CN102833952A (zh) * 2012-09-18 2012-12-19 东莞市若美电子科技有限公司 一种印制线路板hdi产品的除胶方法
CN105592632A (zh) * 2015-12-18 2016-05-18 景旺电子科技(龙川)有限公司 一种改善pcb板离子迁移的方法
CN107072075A (zh) * 2017-05-10 2017-08-18 深圳市深联电路有限公司 一种改善ptfe材料pcb板孔内断铜的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116321740A (zh) * 2023-03-16 2023-06-23 福莱盈电子股份有限公司 一种双面铜产品通孔的加工方法
CN116321740B (zh) * 2023-03-16 2024-05-31 福莱盈电子股份有限公司 一种双面铜产品通孔的加工方法

Similar Documents

Publication Publication Date Title
KR930002910B1 (ko) 프린트회로판, 그 제조방법 및 제조장치
JP5184699B2 (ja) 金属表面に耐酸性を付与する組成物及び金属表面の耐酸性を改善する方法
CN109845415B (zh) 用于制造印刷电路板的方法
CN103120037A (zh) 处理铜表面以增强对印刷电路板中使用的有机衬底的粘着力的方法
US20070062730A1 (en) Controlled depth etched vias
JP2003031952A (ja) コア基板、それを用いた多層回路基板
CN104160792A (zh) 印刷布线板的制造方法及激光加工用铜箔
CN108138332A (zh) 用于铜和铜合金表面的表面处理剂以及用于处理铜或铜合金表面的方法
CN108349208B (zh) 带载体铜箔、带树脂铜箔以及印刷电路板的制造方法
CN113747663A (zh) 一种电路板的制造方法
JP2006210492A (ja) プリント配線板の製造方法
JP4508140B2 (ja) 部品内蔵モジュール
US8197702B2 (en) Manufacturing method of printed circuit board
JP2008252041A (ja) ビルドアップ多層配線基板の製造法
JP4862682B2 (ja) プリント配線基板及びその製造方法
Singh et al. Plasma-generated etchback to improve the via-reliability in high-Tg substrates used in multilayer PWBs for space electronic packaging
KR101418034B1 (ko) 도금 처리된 관통홀을 갖는 다층 인쇄 회로 기판의 제조방법
JP2002192648A (ja) 接合強度が向上された複合材料およびその形成方法
KR102459414B1 (ko) 인쇄회로기판 및 이의 제조방법
JP2647591B2 (ja) 酸化銅の還元処理方法
KR100960954B1 (ko) 인쇄회로기판 제조방법
WO2022265047A1 (ja) 配線基板の製造方法及び積層板
KR102301222B1 (ko) 대기압 플라즈마를 이용한 인쇄회로기판의 제조방법
JP4506432B2 (ja) 回路基板の製造方法
KR100855622B1 (ko) 비아홀 플러깅 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211203