JP2006147860A - 半導体装置の製造装置および製造方法 - Google Patents

半導体装置の製造装置および製造方法 Download PDF

Info

Publication number
JP2006147860A
JP2006147860A JP2004336034A JP2004336034A JP2006147860A JP 2006147860 A JP2006147860 A JP 2006147860A JP 2004336034 A JP2004336034 A JP 2004336034A JP 2004336034 A JP2004336034 A JP 2004336034A JP 2006147860 A JP2006147860 A JP 2006147860A
Authority
JP
Japan
Prior art keywords
bump
substrate
recognition
bonding
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004336034A
Other languages
English (en)
Other versions
JP4709535B2 (ja
Inventor
Motojiro Shibata
元二郎 芝田
Yukihiro Iketani
之宏 池谷
Kazumi Otani
和巳 大谷
Yusuke Miyamoto
雄介 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004336034A priority Critical patent/JP4709535B2/ja
Priority to TW94139579A priority patent/TWI287845B/zh
Priority to CNB2005101149654A priority patent/CN100416786C/zh
Priority to US11/280,329 priority patent/US20060125112A1/en
Publication of JP2006147860A publication Critical patent/JP2006147860A/ja
Application granted granted Critical
Publication of JP4709535B2 publication Critical patent/JP4709535B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • B23K20/005—Capillary welding
    • B23K20/007—Ball bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/117—Manufacturing methods involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】本発明は、バンプを介して半導体チップと基板とをボンディングするのに最適なバンプ形状にして、生産性の増大に寄与する半導体装置の製造装置と、基板の位置認識精度とバンプの検出精度を向上させ、生産性の増大化を得られる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造装置として、基板Ｐと半導体チップＨとの少なくとも一方に設けられるバンプＢの頂部ｄを加圧して、バンプ頂部を平坦化する平坦化機構部５と、この平坦化機構部によって頂部が平坦化されたバンプを介して基板と半導体チップとをボンディングするボンディング機構部１０とを具備し、平坦化機構部は、バンプを撮像するバンプ認識カメラ６と、バンプの頂部を加圧する加圧面を備えた平坦化ツール７と、バンプ認識カメラが検出したバンプ位置に平坦化ツールを移動調整するとともに、平坦化ツールの加圧面をバンプに加圧する加圧機構を備えた駆動機構８とから構成される。
【選択図】 図１

Description

本発明は、バンプを介して電子部品と基板とを接続する、いわゆるフリップチップボンディングをなして半導体装置を製造する製造装置および製造方法に関する。
［特許文献１］には、半導体装置の製造方法として、基板にバンプを形成し、このバンプを介して電子部品である半導体チップとボンディングする、いわゆるフリップチップボンディング方式が開示されている。
具体的には、所定部位にバンプが設けられた基板がボンディングステージへ搬送されたタイミングをとって、ピックアップ反転ツールがウエハステージ上に載置される半導体チップから１つの半導体チップを取出す。
そして、ピックアップ反転ツールは半導体チップを反転し、フェースダウン（下向き）方向にしてボンディングヘッドへ受け渡しする。このボンディングヘッドでは、ボンディングツールが半導体チップを吸着して、基板上にバンプを介して半導体チップをボンディングする。
特開２００４−１０３６０３号公報
ところで、上記［特許文献１］には説明されていないが、基板にバンプを設けるのに、いわゆるワイヤボンディングによる方法が採用されている。このワイヤボンディング方法は、具体的には、キャピラリの孔部にワイヤを挿通し、かつワイヤの先端をキャピラリの先端部から突出させる。
そして、ワイヤの先端を加熱して溶融させ、ボール状に形成して、このボール部分を基板の所定部位に押付け加圧する熱圧着をなし、基板に固着させる。ついで、キャピラリをたとえばループ状軌道を描いて移動させ、ワイヤを切断する。
言わば、キャピラリを複雑に移動して基板に固着したワイヤ部分を引きちぎった状態となす。したがって、基板に形成されたバンプの表面（頂部）には、いわゆるヒゲ状の突起が残ったままで固形化することが多い。
当然、個々のバンプにおいて突起の有無とその形態、およびバンプ底部から突起先端までの高さ寸法が相違して形成される。このようなバンプに半導体チップを当てると、半導体チップとバンプの位置が対応していても、バンプの高さ寸法の相違から半導体チップが傾いた状態になることがある。
そのため、ボンディング中に半導体チップが滑って位置ずれが生じたり、回転してしまい、ボンディングができない虞れもある。この現象は、特に超音波を併用したボンディング方法で、かつ半導体チップのサイズが小さい場合に顕著であり、生産効率に悪影響を及ぼしている。
本発明は上記事情に着目してなされたものであり、その目的とするところは、バンプを介して半導体チップと基板とをボンディングするのに最適なバンプ形状にして、生産性の増大に寄与する半導体装置の製造装置と、基板の位置認識精度とバンプの検出精度を向上させ、生産性の増大化を得られる半導体装置の製造方法を提供する。
上記目的を達成するため本発明の半導体装置の製造装置は、バンプを撮像してバンプの位置を検出する認識手段と、バンプの頂部を加圧する加圧面を備えた平坦化ツールと、認識手段が検出したバンプ位置に平坦化ツールを移動調整するとともに平坦化ツールの加圧面をバンプに加圧する加圧手段を備えた駆動機構と、平坦化ツールによって頂部が平坦化されたバンプを介して、基板と電子部品とをボンディングするボンディング手段とを具備する。
上記目的を達成するため本発明の基板に設けられたバンプを介して電子部品をボンディングする半導体装置の製造方法は、モニタ画面上の所定部位を基板に対する位置認識パターンとして設定し、かつこの位置認識パターンから離間し、最も外側にあるバンプのさらに外側に複数の基準点を設定する工程と、基板の位置認識と、基板上のバンプの有り無し検出を同時に行う工程と、基板に設けられるバンプの一部がモニタ画面から出て、バンプ検出エラーが発生したとき、基板に対する位置認識結果をもとに上記基準点の位置を算出して基板の位置ずれ量を求める工程と、この工程で求められた基板のずれ量に対応して認識位置を移動し、認識パターンと基準点をモニタ画面内にずらす工程とを具備する。
本発明によれば、フリップチップボンデングに最適なバンプ形状にして、生産性の増大に寄与する効果を奏する。
以下、図面を参照しながら、本発明の実施の形態について詳細に説明する。
図１は、半導体製造装置の一部を省略して示す、概略の斜視図である。
直状の搬送ベルトもしくは搬送送り爪構造をなし、図の左側端から右側端方向へ基板Ｐを搬送する搬送方向が設定された搬送ライン１が設けられる。この搬送ライン１の左側端部には、基板Ｐを搬送ライン１へ供給するローダ機構２が配置され、右側端に後述するようにして半導体チップＨを実装した基板Ｐを取出すアンローダ機構３が配置される。
上記ローダ機構２に供給される基板Ｐは、配線Ｒ上の所定部位にバンプＢが設けられていて、このバンプＢを備えた基板Ｐが搬送ライン１に搬送されることになる。ローダ機構２から搬送ライン１によって搬送される基板Ｐに対して、上記バンプＢの頂部を加工する平坦化機構部（平坦化手段）５が配置される。
上記平坦化機構部５は、バンプＢを撮像するバンプ認識カメラ（認識装置）６と、バンプＢを平坦化する平坦化ツール７を備えている。上記平坦化ツール７の構成素材は、気相合成ダイヤの研磨前の母材が用いられていて、この先端面の表面粗さ（算術平均粗さ：Ｒａ）が、たとえば ０．３μｍ に設定されている。そして、平均化ツール７はＸ・Ｙ・Ｚ方向に駆動制御されるるとともに、加圧機構を備えた駆動機構８に支持されている。
このような平坦化機構部５の搬送ライン１搬送方向には、基板Ｐおよび半導体チップＨを認識する認識機構部９と、バンプＢを介して基板Ｐと半導体チップＨとをフリップチップボンディングするボンディング機構部（ボンディング手段）１０が設けられる。
先に上記ボンディング機構部１０から説明すると、搬送ライン１直下部に配置されるボンディングステージ１３と、このボンディングステージ１３とは離間した搬送ライン１側部に配置されるウエハステージ１４と、このウエハステージ１４と上記ボンディングステージ１３との間に介設されるチップ反転ユニット１５と、上記ボンディングステージ１３の上方部に配置されるボンディングヘッド１６を備えている
上記ボンディングステージ１３は、搬送ライン１上の基板Ｐを、搬送ライン１に代って支持する。このボンディングステージ１３上に搬送ラインを介して配置されるボンディングヘッド１６は、ボンディングツール２０を備えていて、このボンディングツール２０は駆動機構１９によりＸ・Ｙ・Ｚ方向およびθ方向に移動自在に支持される。
上記ウエハステージ１４は、ベース上に順次設けられたＸＹテーブル（いずれも図示しない）およびθテーブルを有し、このθテーブル上には電子部品として、分割された多数の半導体チップＨが図示しないシートに貼着された状態で載置される。
上記チップ反転ユニット１５は、略Ｌ字状に形成されるピックアップ反転ツール２１を備えている。このピックアップ反転ツール２１は、先端部に半導体チップＨを真空吸着するノズルが設けられ、基端部は上記ノズルが水平方向から１８０度回動した水平方向までの範囲で回動変位自在であるとともに、Ｚ方向に駆動されるようになっている。
なお、上記ボンディングツール２０は、半導体チップＨを安定した状態で吸着保持できるよう、半導体チップＨを吸着する部分は、半導体チップＨの外径寸法と同等、あるいは僅かに大小をつけて設定されている。
上記認識機構部９は、ボンディングステージ１３上の基板Ｐに向けられた基板認識カメラ１１と、ボンディングヘッド１６に隣接した位置に設けられる裏面認識カメラ１７およびチップ認識カメラ１８と、上記ウエハステージ１４の上方部位に配置されるウエハ認識カメラ２２を備えている。
上記基板認識カメラ１１は駆動機構１２によって支持され、ボンディングステージ１３上の基板Ｐに対して相対的にＸ、Ｙ、Ｚ方向に駆動可能であり、基板Ｐを撮像するよう設けられる。上記裏面認識カメラ１７は、上記チップ反転ユニット１５によって電極部が下向き（フェースダウン）に支持された半導体チップＨを撮像するよう設けられる。上記チップ認識カメラ１８は、チップ反転ユニット１５からボンディングヘッド１６に受け渡された半導体チップＨを撮像するよう設けられる。上記ウエハ認識カメラ２２は、ウエハステージ１４上の半導体チップＨを撮像するよう設けられる。
平坦化機構部５に設けられるバンプ認識カメラ６と、認識機構部９を構成する基板認識カメラ１１、裏面認識カメラ１７、チップ認識カメラ１８およびウエハ認識カメラ２２の、それぞれが撮像した撮像信号は全て画像認識制御部へ送られ、白黒の閾値による２値化画像処理がなされる。この画像認識制御部の処理結果が、制御装置（いずれも図示しない）に入力され、制御装置から対応する機構部に対して制御信号が送られて必要な制御をなすように構成される。
このような半導体製造装置であって、ローダ機構２から搬送ライン１に供給される基板Ｐの配線Ｒには、ここでは図示しないバンプ形成機構によって以下に述べるようなバンプＢが設けられている。
すなわち、図２（Ａ）に示すように、キャピラリ２５の孔部ａにＡｕワイヤ２６を挿通し、このワイヤの先端をキャピラリ２５の先端面ｂから突出させる。この状態で、図示しない電気トーチを作用させてＡｕワイヤ２６に対する電気放電をなし、Ａｕボール２６ａを形成する。Ａｕボール２６ａの直径は、ワイヤ２６の直径に対して約２〜３倍の大きさになる。
図２（Ｂ）に示すように、キャピラリ２５を降下してＡｕワイヤ２６の先端に形成したＡｕボール２６ａを基板リードフレームＲ上の所定部位に、所定の加圧力をもって押付け、かつキャピラリ２５を超音波振動する。Ａｕボール２６ａは超音波併用の熱圧着によって基板リードフレームＲ上に固着され、バンプＢの底部が形成される。
図２（Ｃ）に示すように、キャピラリ２５をバンプＢ底部の上方で、垂直方向とループ状の軌道を描くよう移動させたあと、水平方向に移動してＡｕワイヤ２６を切断する。この状態で、バンプＢ底部の上面に頂部ｄが形成されるが、バンプ頂部ｄにたとえばヒゲ状の突起ｅが残るバンプＢがある。
再び図１に示すように、以上述べたバンプＢを備えた基板Ｐがローダ機構２から搬送ライン１へ供給され、搬送される。この基板Ｐがバンプ平坦化機構部５に対向した位置に搬送されると、認識カメラ６が作動して基板Ｐ上のバンプＢを撮像する。この認識カメラ６の撮像信号は画像認識制御部へ送られて画像処理され、バンプＢに対する平坦化ツール７の位置決めが行われる。つまり、搬送ライン１が停止し、平坦化ツール７を支持する駆動機構８がＸ，Ｙ方向に作動する。
図２（Ｄ）に示すように、平坦化ツール７の位置決めをなしたあと降下（Ｚ方向に移動）してバンプ頂部ｄに接触させ、さらに所定の圧力をもって加圧する。上述したように、平坦化ツール７は気相合成ダイヤの研磨前の母材が用いられ、先端面ｆの表面粗さ（算術平均粗さ：Ｒａ）が ０．３μｍ に設定されているので、バンプ頂部ｄに突出するヒゲ状突起ｅが圧潰変形して平坦化する。
図では、１本の平坦化ツール７が１個のバンプＢを平坦化している状態を示しているが、実際には生産性を上げるために、１本の平坦化ツール７が複数個のバンプＢを同時に平坦化する。
バンプＢが基板Ｐの配線Ｒ上に設けられた状態で、バンプＢ底部からヒゲ状突起ｅ先端までの高さ寸法は約７０μｍあるが、平坦化ツール７によってヒゲ状突起ｅが圧潰されバンプ頂部ｄが平坦化することで、バンプＢは底部から頂部ｄまでの高さ寸法が約５０μｍに変る。平坦化した頂部ｄの表面には、平坦化ツール７の先端面ｆにおける表面粗さそのままの粗い形状が残される。
平坦化ツール７によるバンプ頂部ｄの平坦化が完了したあとは基板Ｐの搬送が再開され、図２（Ｆ）に示すように、バンプＢ位置が基板認識カメラ１１の下方部位に到達したところで、基板Ｐの搬送が停止する。基板認識カメラ１１は基板Ｐに設けられる配線Ｒを撮像して、基板Ｐの位置を認識する。同時に、基板Ｐに設けられるバンプＢを撮像して、バンプＢの有無を検出する。
このとき、平坦化ツール７の先端面ｄに対して表面粗さ数値を設定したから、バンプＢの頂部ｄでは、そのままの状態の表面粗さが形成されている。したがって、バンプ頂部ｄは照明光を乱反射することとなり、画像認識制御部は、バンプＢをほとんど黒に近い状態として認識する。
これに対して、バンプＢが設けられる基板Ｐのバンプ形成面である配線Ｒ部分は、たとえば銅材の薄板にニッケルメッキ処理を施して形成され、光沢がある。したがって、基板Ｐの配線Ｒ表面は照明光を全反射し、画像認識制御部は、ほとんど白に近い状態として認識する。
すなわち、図３に示すように、基板Ｐの配線Ｒ面に対するバンプＢの明暗の状態が極めて鮮明化して、バンプＢの有無が確実に検出され、認識効率の向上化を得られる。認識エラーの発生率が大幅に低減化して、装置稼働率の増大化に繋げられる。
再び図１に示すように、ウエハステージ１４上の半導体チップＨがウエハ認識カメラ２２によって撮像され、この撮像信号にもとづいてピックアップ反転ツール２１に吸着されるべき半導体チップＨの位置決めがなされる。すなわち、ウエハステージ１４を支持するＸＹテーブルおよびθテーブルの方向の位置決めが行われる。
ピックアップ反転ツール２１が作動して、ウエハステージ１４上の半導体チップＨを吸着し、かつ１８０°反転する。この状態を裏面認識カメラ１７が撮像して、撮像信号を画像認識制御部へ送る。裏面認識カメラ１７で認識された半導体チップＨは、裏面認識カメラ１７の撮像結果にもとづいてボンディングヘッド１６に設けられたボンディングツール２０に受け渡される。
上記ボンディングツール２０に受け渡された半導体チップＨは、チップ認識カメラ１８によって撮像され、その撮像信号が画像認識制御部へ送られる。先に説明したように、ボンディングステージ１３上の基板Ｐは基板認識カメラ１１によって位置認識されているから、基板Ｐ上における半導体チップＨのボンディング位置が決定され、その決定にもとづいて上記ボンディングヘッド１６の位置決め、すなわち半導体チップＨの位置決めがなされる。
ボンディングヘッド１６は基板Ｐ上の予め教示された位置に向かって駆動され、この教示位置に到達したあと画像認識制御部によって求められたボンディング位置に位置決めされて降下し、半導体チップＨを基板Ｐにボンディングすることになる。このようにして、基板Ｐの配線Ｒ上に設けられるバンプＢに半導体チップＨが直接取付けられる、いわゆるフリップチップボンディングが行われ、半導体チップＨが基板Ｐに実装された半導体装置が製造される。
なお、先に説明したように認識機構部９を構成する基板認識カメラ１１は、基板Ｐに設けられる配線Ｒの一部を撮像し、基板Ｐの位置を認識するとともに、配線Ｒ上のバンプＢを撮像して、バンプＢの有無を検出する。
具体的には、基板認識カメラ１１の倍率を極力大きくして、基板Ｐの一部をモニタ画面に写し、基板Ｐの配線ＲとともにバンプＢを撮像する。しかしながら、何らかの条件により基板Ｐの搬送位置がずれて、モニタ画面に映るべき予め設定された数のバンプＢがモニタ画面に入らない場合がある。
このような状態のときでも、基板認識カメラ１１は撮像して撮像信号を画像認識制御部へ送り、ここで２値化画像処理して処理信号を制御装置へ送る。制御装置では、予め設定され記憶するバンプＢの数と、検出したバンプＢの数とを比較し、一致しないところからバンプ検出エラーの判断をなす。本来は、直ちに装置の運転を停止して、基板の搬送をし直さなければならず、生産性に影響を及ぼす虞れがある。
そこで、以下に述べるように認識条件を設定して、バンプ検出エラーにもとづく装置の停止を回避し、生産性低下の解消を図ることとする。
すなわち、図４に示すように、上記基板認識カメラ１１が撮像した撮像信号が制御装置へ送られ、その撮像信号にもとづいてモニタ画面Ｍ上に基板Ｐの配線Ｒ一部と、ここに設けられるバンプＢが映し出される。
制御装置では、予めモニタ画面Ｍ上の中央部を基板Ｐに対する位置認識パターンＮとして設定し、この位置認識パターンＮに対する所定の位置に、図で黒丸で示す第１の基準点Ｔａと、第２の基準点Ｔｂを設定し記憶している。
たとえば、上記位置認識パターンＮは、互いに隣接する配線Ｒの一部と、これら配線Ｒ相互間の隙間Ｓ部分を対象としている。なお説明すると、画面横方向の配線間隙間Ｓａと縦方向の配線間隙間Ｓｂとがクロスする部分が、位置認識パターンＮの一側部に所定量だけずれた位置になるように設定する。
第１の基準点Ｔａは、位置認識パターンＮの左上角部ａからＸ方向とＹ方向に所定間隔だけ離間し、斜め左方向の部位で上部配線Ｒの角部を対象として設定する。第２の基準点Ｔｂは、認識パターンＮの右下角部ｂからＸ方向とＹ方向に所定間隔だけ離間し、斜め右方向の部位で下部配線Ｒの角部を対象として設定する。すなわち、これら第１、第２の基準点Ｔａ，Ｔｂは位置認識パターンＮから離間するうえに、最も外側に設けられるバンプＢの、さらに外側に設定されることになる。
そして、基板認識カメラ１１による撮像信号にもとづいて基板Ｐの位置認識および配線Ｒ上のバンプＢの有り無しの検出が同時に行われるが、先に説明したように、何らかの条件により基板認識カメラ１１に対する基板Ｐの搬送位置がずれることがある。
この状態を、図５に示す。すなわち、基板認識カメラ１１はモニタ画面Ｍに映し出された状態である、基板Ｐの配線Ｒの一部とバンプＢの一部および、たとえば第２の基準点Ｔｂがモニタ画面Ｍから外れている状態を撮像して、その撮像信号を画像認識制御部へ送る。
撮像信号を受けた画像認識制御部は、２値化画像処理をなして認識信号を制御装置へ送る。ここでは、モニタ画面Ｍ上のバンプＢの数を演算し、その結果が予め記憶された正規のバンプ数に到達しないことを認識する。そして、モニタ画面Ｍ上では第１の基準点Ｔａの存在を確認するが、第２の基準点Ｔｂは存在していないことを確認する。
しかしながら、モニタ画面Ｍ中には位置認識パターンＮ全体が存在しているところから、少なくとも基板Ｐに対する位置認識結果は得られている。そこで、制御装置は基板Ｐに対する位置認識結果にもとづいて、モニタ画面Ｍ上で確認できない第２の基準点Ｔｂの位置を演算で求める。
その演算結果から、基板Ｐの位置ずれ量を算出し、位置認識カメラ１１の移動量を求める。すなわち、第２の基準点Ｔｂがモニタ画面Ｍに映し出されるとともに、位置認識パターンＮがモニタ画面Ｍの中央部に位置するように、基板認識カメラ１１の移動を制御する。
図６に示すように、基板認識カメラ１１は図の矢印方向へ移動され、位置認識パターンＮがモニタ画面Ｍの中央部に位置し、第１、第２の基準点Ｔａ，Ｔｂがモニタ画面Ｍに映し出されて、予め設定された数のバンプＢがモニタ画面Ｍ内に入る。
そこで、再度、基板Ｐの位置認識を行うとともに、バンプＢの有無の検出を行う。このとき、バンプＢが設定数有りとの結果が得られれば、位置認識カメラ１１の認識を終了して基板Ｐをボンディング機構１０との対向位置へ搬送する。
ボンディング機構１０では、ボンディングツール２０に吸着された半導体チップＨをチップ認識カメラ１８で認識する。そして、基板認識カメラ１１が基板ＰとバンプＢを認識した結果にもとづいて、ボンディングツール２０をボンディング位置に移動し、バンプＢを介して基板Ｐと半導体チップＨをボンディングする。
したがって、何らかの条件で基板Ｐの位置がずれて、予め設定されたバンプＢの数の認識ができず、バンプ検出エラーが生じても、直ちに装置を停止する必要が無くなって、装置の稼働率の増大化を得られる。
以上の認識条件を、図７に示すフローチャートにもとづいて再度説明する。
ステップＳ１で、モニタ画面Ｍ上に設定した位置認識パターンＮから基板Ｐの位置認識を行う。タイミング的には同時に、ステップＳ２でパンプＢの数を検出して、そのバンプ数が予め設定した数だけあるか否かを判断する。すなわち、バンプＢの設定数の有り無しの算出を行う。
バンプＢに対する検出結果がＹＥＳであればステップＳ３に移る。ボンディング機構１０では、ボンディングツール２０に吸着された半導体チップＨをチップ認識カメラ１８で認識する。そして、基板認識カメラ１１が基板ＰとバンプＢを認識した結果にもとづいて、ボンディングツール２０をボンディング位置に移動し、バンプＢを介して基板Ｐと半導体チップＨをボンディングする。
また、ステップＳ２で、たとえば基板Ｐの搬送位置がずれてバンプＢ一部がモニタ画面Ｍからはみ出てしまったことにより、バンプ有無の検出結果がＮＯとなった場合は、ステップＳ５へ移る。
このステップＳ５では、基板Ｐに対する位置認識結果により、隠れている基準点（第２の基準点Ｔｂ）の位置を算出し、その算出結果にもとづいて位置認識パターンＮがモニタ画面Ｍの中心になるように基板認識カメラ１１の位置を移動制御する。
そのあと、再びステップＳ１に移って基板Ｐの位置認識を行うとともに、ステップＳ２においてバンプＢに対する有り無しの検出を行う。ここでバンプＢが正規の数だけ有り（ＹＥＳ）との検出結果が出たら、ステップＳ３へ移る。このようなバンプＢの有無検出のリトライを繰り返して、装置の停止条件を可能な限り少なくする。
なお、上述の実施の形態では基板Ｐの配線Ｒ上にバンプＢを設けたが、半導体チップＨにバンプＢを備えた場合にも適用可能であり、また、バンプＢをリードフレームに設けて半導体チップＨをフリップチップボンディングする場合にも適用可能である。
また、本発明は上述した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。そして、上述した実施の形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。
本発明の実施の形態に係る、半導体製造装置の概略の外観斜視図。 同実施の形態に係る、バンプ形成から平坦化を経て認識に至るまでの工程を順に示す図。 同実施の形態に係る、基板の配線上に設けられたバンプの状態を示す平面図。 同実施の形態に係る、正規の基板の位置認識と、バンプ有無の検出を同時に行う状態でのモニタ画面の図。 同実施の形態に係る、モニタ画面に対して基板の位置がずれた状態のモニタ画面の図。 同実施の形態に係る、正規の位置に基板とバンプを戻した状態でのモニタ画面の図。 同実施の形態に係る、認識のフローチャート図。
符号の説明
Ｐ…基板、Ｒ…配線、Ｂ…バンプ、Ｈ…半導体チップ、ｄ…バンプ頂部、５…平坦化機構部（平坦化手段）、７…平坦化ツール、Ｍ…モニタ画面、１０…ボンディング機構部。

Claims (4)

  1. バンプを撮像して、バンプの位置を検出する認識手段と、
    上記バンプの頂部を加圧する加圧面を備えた平坦化ツールと、
    上記認識手段が検出したバンプ位置に上記平坦化ツールを移動調整するとともに平坦化ツールの加圧面をバンプに加圧する加圧手段を備えた駆動機構と、
    上記平坦化ツールによって頂部が平坦化されたバンプを介して、基板と電子部品とをボンディングするボンディング手段と
    を具備することを特徴とする半導体装置の製造装置。
  2. 上記平坦化ツールのバンプ加圧面は、バンプが設けられる部分の表面よりも表面粗さが粗く形成されることを特徴とする請求項１記載の半導体装置の製造装置。
  3. 基板に設けられたバンプを介して電子部品をボンディングする半導体装置の製造方法において、
    モニタ画面上の所定部位を基板に対する位置認識パターンとして設定し、かつこの位置認識パターンから離間し、最も外側にあるバンプのさらに外側に複数の基準点を設定する工程と、
    基板の位置認識と、基板上のバンプの有り無し検出を同時に行う工程と、
    基板に設けられるバンプの一部がモニタ画面から出て、バンプ検出エラーが発生したとき、上記基板に対する位置認識結果をもとに上記基準点の位置を算出して、基板の位置ずれ量を求める工程と、
    この工程で求められた基板のずれ量に対応して認識位置を移動し、認識パターンと基準点をモニタ画面内にずらす工程と
    を具備することを特徴とする半導体装置の製造方法。
  4. 上記認識パターンと基準点をモニタ画面内にずらす工程のあと、
    再度、基板の位置認識と、基板上のバンプの有り無しを検出する工程に戻ることを特徴とする請求項３記載の半導体装置の製造方法。
JP2004336034A 2004-11-19 2004-11-19 半導体装置の製造装置 Active JP4709535B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004336034A JP4709535B2 (ja) 2004-11-19 2004-11-19 半導体装置の製造装置
TW94139579A TWI287845B (en) 2004-11-19 2005-11-11 Apparatus and method for fabricating semiconductor apparauts
CNB2005101149654A CN100416786C (zh) 2004-11-19 2005-11-16 半导体装置的制造装置以及制造方法
US11/280,329 US20060125112A1 (en) 2004-11-19 2005-11-17 Apparatus and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004336034A JP4709535B2 (ja) 2004-11-19 2004-11-19 半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JP2006147860A true JP2006147860A (ja) 2006-06-08
JP4709535B2 JP4709535B2 (ja) 2011-06-22

Family

ID=36582870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004336034A Active JP4709535B2 (ja) 2004-11-19 2004-11-19 半導体装置の製造装置

Country Status (4)

Country Link
US (1) US20060125112A1 (ja)
JP (1) JP4709535B2 (ja)
CN (1) CN100416786C (ja)
TW (1) TWI287845B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441091A (zh) * 2013-08-30 2013-12-11 武汉迈拓电子科技有限公司 一种半导体器件的制造设备和方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2570961B1 (en) 2007-01-19 2019-03-13 BlackBerry Limited Selectively wiping a remote device
KR102425309B1 (ko) * 2016-10-12 2022-07-26 삼성전자주식회사 본딩 헤드와 스테이지 사이의 평행도 보정 장치 및 이를 포함하는 칩 본더

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102936A (ja) * 1997-07-28 1999-04-13 Matsushita Electric Ind Co Ltd 部品供給装置及び方法
JPH11145175A (ja) * 1997-11-11 1999-05-28 Matsushita Electric Ind Co Ltd バンプボンディング装置及び方法
JPH11326379A (ja) * 1998-03-12 1999-11-26 Fujitsu Ltd 電子部品用コンタクタ及びその製造方法及びコンタクタ製造装置
JP2000124250A (ja) * 1998-10-20 2000-04-28 Sony Corp 突起電極形成装置及びその形成方法
JP2001052323A (ja) * 1999-05-28 2001-02-23 Fujitsu Ltd ヘッドアセンブリ及びこれを備えたディスク装置
JP2001345353A (ja) * 2000-05-31 2001-12-14 Shibaura Mechatronics Corp ボンディング方法及び装置
JP2002151895A (ja) * 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd 電子部品実装方法
JP2004260223A (ja) * 2004-06-17 2004-09-16 Fujitsu Ltd 半導体ベアチップ実装装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8624513D0 (en) * 1986-10-13 1986-11-19 Microelectronics & Computer Single point bonding method
JP2532615B2 (ja) * 1988-10-20 1996-09-11 松下電器産業株式会社 バンプ形成方法
US5058178A (en) * 1989-12-21 1991-10-15 At&T Bell Laboratories Method and apparatus for inspection of specular, three-dimensional features
US5485949A (en) * 1993-04-30 1996-01-23 Matsushita Electric Industrial Co., Ltd. Capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
JP3051279B2 (ja) * 1993-05-13 2000-06-12 シャープ株式会社 バンプ外観検査方法およびバンプ外観検査装置
US5390844A (en) * 1993-07-23 1995-02-21 Tessera, Inc. Semiconductor inner lead bonding tool
US5465152A (en) * 1994-06-03 1995-11-07 Robotic Vision Systems, Inc. Method for coplanarity inspection of package or substrate warpage for ball grid arrays, column arrays, and similar structures
JP3335826B2 (ja) * 1995-12-05 2002-10-21 株式会社日立製作所 はんだバンプの測定装置
US5868301A (en) * 1996-04-10 1999-02-09 Tessera, Inc. Semiconductor inner lead bonding tool
US6332268B1 (en) * 1996-09-17 2001-12-25 Matsushita Electric Industrial Co., Ltd. Method and apparatus for packaging IC chip, and tape-shaped carrier to be used therefor
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method
US6053398A (en) * 1996-12-06 2000-04-25 The Furukawa Electric Co., Ltd. Solder bump forming method, solder bump forming apparatus, head unit for use therein and soldering method using the head unit
JP3414967B2 (ja) * 1997-02-24 2003-06-09 松下電器産業株式会社 バンプ検査方法
JP2000150560A (ja) * 1998-11-13 2000-05-30 Seiko Epson Corp バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
US6332270B2 (en) * 1998-11-23 2001-12-25 International Business Machines Corporation Method of making high density integral test probe
US6267650B1 (en) * 1999-08-09 2001-07-31 Micron Technology, Inc. Apparatus and methods for substantial planarization of solder bumps
US6244499B1 (en) * 1999-12-13 2001-06-12 Advanced Semiconductor Engineering, Inc. Structure of a ball bump for wire bonding and the formation thereof
JP2001176907A (ja) * 1999-12-16 2001-06-29 Shinko Electric Ind Co Ltd バンプ検査装置
US6527163B1 (en) * 2000-01-21 2003-03-04 Tessera, Inc. Methods of making bondable contacts and a tool for making such contacts
CN1211178C (zh) * 2000-05-04 2005-07-20 德克萨斯仪器股份有限公司 减少集成电路焊接机焊接程序误差的系统与方法
US6399474B1 (en) * 2000-06-28 2002-06-04 Advanced Micro Devices, Inc. Method and apparatus for precoining BGA type packages prior to electrical characterization
JP4615117B2 (ja) * 2000-11-21 2011-01-19 パナソニック株式会社 半導体ウエハへのバンプ形成方法及びバンプ形成装置
CN1166480C (zh) * 2002-06-28 2004-09-15 威盛电子股份有限公司 高分辨率焊接凸块形成方法
JP2004103603A (ja) * 2002-09-04 2004-04-02 Toshiba Corp 半導体装置の製造方法及び製造装置
CN102044413B (zh) * 2002-12-27 2012-11-21 富士通株式会社 基板处理装置
JP3804649B2 (ja) * 2003-09-19 2006-08-02 株式会社村田製作所 電子回路装置の製造方法および電子回路装置
JP4308716B2 (ja) * 2004-06-09 2009-08-05 新光電気工業株式会社 半導体パッケージの製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102936A (ja) * 1997-07-28 1999-04-13 Matsushita Electric Ind Co Ltd 部品供給装置及び方法
JPH11145175A (ja) * 1997-11-11 1999-05-28 Matsushita Electric Ind Co Ltd バンプボンディング装置及び方法
JPH11326379A (ja) * 1998-03-12 1999-11-26 Fujitsu Ltd 電子部品用コンタクタ及びその製造方法及びコンタクタ製造装置
JP2000124250A (ja) * 1998-10-20 2000-04-28 Sony Corp 突起電極形成装置及びその形成方法
JP2001052323A (ja) * 1999-05-28 2001-02-23 Fujitsu Ltd ヘッドアセンブリ及びこれを備えたディスク装置
JP2001345353A (ja) * 2000-05-31 2001-12-14 Shibaura Mechatronics Corp ボンディング方法及び装置
JP2002151895A (ja) * 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd 電子部品実装方法
JP2004260223A (ja) * 2004-06-17 2004-09-16 Fujitsu Ltd 半導体ベアチップ実装装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103441091A (zh) * 2013-08-30 2013-12-11 武汉迈拓电子科技有限公司 一种半导体器件的制造设备和方法

Also Published As

Publication number Publication date
CN1790650A (zh) 2006-06-21
US20060125112A1 (en) 2006-06-15
JP4709535B2 (ja) 2011-06-22
TW200633095A (en) 2006-09-16
CN100416786C (zh) 2008-09-03
TWI287845B (en) 2007-10-01

Similar Documents

Publication Publication Date Title
US8991681B2 (en) Die bonder and bonding method
JP4348343B2 (ja) 部品実装機
JP4386007B2 (ja) 部品実装装置および部品実装方法
JP2007019207A (ja) 部品実装装置および部品実装方法
JP2007214212A (ja) 実装状態判定方法、実装状態判定プログラム、実装状態判定装置、実装方法
JP5065889B2 (ja) 画像認識実装方法
JP4831091B2 (ja) ダイボンディング装置及びダイボンディング方法
JP4709535B2 (ja) 半導体装置の製造装置
JP4653550B2 (ja) 半導体装置の製造装置および製造方法
JP2002118153A (ja) 電子部品の製造方法及び実装装置
US20190221538A1 (en) Semiconductor structure
JP5071218B2 (ja) ペースト転写装置及びペースト転写方法
JP2000022394A (ja) 電子部品の実装装置および実装方法ならびにフラックス転写装置および転写方法
JP4761672B2 (ja) ボンディング方法及びボンディング装置
JP2013093509A (ja) 半導体装置の製造方法、及び半導体製造装置
JPH0758495A (ja) 電子部品装着装置および電子部品装着位置補正方法
JP2006019710A (ja) Ｉｃ部品のバンプ検査装置及びバンプ検査方法、並びに、ｉｃ部品のバンプ形成方法、及びｉｃ部品の実装方法
JP4308444B2 (ja) 部品接合装置
WO2011004617A1 (ja) ボンディング装置及びボンディング装置におけるボンディング位置を補正する方法
JPWO2005013351A1 (ja) ダイボンダにおけるワーク認識方法およびダイボンダ
JP5447131B2 (ja) 電子部品取り付け状態検査装置及び電子部品取り付け状態検査方法
JP2003282640A (ja) 電子部品搭載装置および電子部品搭載方法
JP4237486B2 (ja) ペレットのピックアップ方法及びペレットボンディング装置
JP2002151895A (ja) 電子部品実装方法
JP2881743B2 (ja) 電子部品の実装装置及び電子部品の実装方法、認識装置及び認識方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110318

R151 Written notification of patent or utility model registration

Ref document number: 4709535

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151