JP2000124250A - 突起電極形成装置及びその形成方法 - Google Patents

突起電極形成装置及びその形成方法

Info

Publication number
JP2000124250A
JP2000124250A JP10298501A JP29850198A JP2000124250A JP 2000124250 A JP2000124250 A JP 2000124250A JP 10298501 A JP10298501 A JP 10298501A JP 29850198 A JP29850198 A JP 29850198A JP 2000124250 A JP2000124250 A JP 2000124250A
Authority
JP
Japan
Prior art keywords
leveling
bump
semiconductor chip
height
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10298501A
Other languages
English (en)
Inventor
Seiichi Miyaji
静一 宮地
Takayuki Honda
位行 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10298501A priority Critical patent/JP2000124250A/ja
Publication of JP2000124250A publication Critical patent/JP2000124250A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 突起電極の高さのばらつきを抑えて、接続信
頼性を向上させることができる突起電極形成装置及びそ
の形成方法をを提供すること。 【解決手段】 半導体チップICの電極上に複数の突起
電極BPを形成するためのバンプ形成部20と、複数の
前記突起電極BPの高さを調節するためのレベリング部
30を有する突起電極形成装置100において、前記レ
ベリング部30には、前記半導体チップIC及び前記突
起電極BPを冷却するための冷却装置33が配置されて
いる突起電極形成装置100により、達成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、突起電極形成装置
及びその形成方法の改良、特に、半導体チップに形成さ
れている複数の突起電極における高さのばらつきを小さ
くすることができる突起電極形成装置及びその形成方法
に関するものである。
【0002】
【従来の技術】近年、パーソナルデジタルセルラホン、
VCR(video cassette record
er)及び地上波又は衛星放送用のチューナ等の電子機
器においては、信号伝送、信号処理及び信号記録のデジ
タル化が進行するとともに、取り扱われる情報量も増大
し、またシステムクロックも増加する傾向にある。さら
に電気機器においては、セルラ電話、ISDN(Int
egratedServices Digital N
etwork)及びパーソナルコンピュータ(PC)等
の情報通信(ネットワーク)技術の進展により、様々な
機器に対して高周波ブロックや高速シリアルインターフ
ェイス等が搭載されるようになされている。
【0003】このようなデジタル化及び信号の高速化と
いったシステムの変化や、ノイズの減少や機器の小型化
の要請により、半導体チップの実装方法としてマルチチ
ップモジュール(MCM:Multi−Chip−Mo
dule)化による実装方法や、フリップチップ実装等
のベアチップ実装方法が用いられている。特にフリップ
チップ実装方法においては、通常、半導体チップの入出
力電極(パッド)上にそれぞれ突起電極(バンプ)を形
成し、当該半導体チップをフェイスダウン法により配線
基板上にはんだ等を介して実装するようになされてい
る。このためフリップチップ実装方法は、パッケージI
C等を用いた実装方法と比較して、低インダクタンス及
び低容量で、かつ配線パスが短く形成されるといった高
速及び高周披特性に優れた特徴を有する。さらに直接ガ
ラスエポキシ基板等へ半導体チップを搭載し得ることか
ら、高密度実装を実現することができる。
【0004】なお、フリップチップ接続の例としては、
半導体チップの電極上にバンプを形成し、配線基板上に
は金属プリコートを行って接続するフリップチップ法が
ある。具体的には図7に示すように、フリップチップ接
続によるプリント回路基板1において、半導体チップ2
の実装面2Aに複数のアルミニウム(A1)でなる電極
3が所定パターンで形成され、当該各電極3に対応して
それぞれ金(Au)等でなるバンプ4が形成されてい
る。またガラスエポキシ樹脂でなる配線基板5の基板面
5Aには複数のランド6が所定パターンで形成されてい
る。半導体チップ2の実装面2Aを配線基板5の基板面
5Aに対向させた後、各バンプ4を当該基板面5Aに形
成された各ランド6に対応させて位置合わせして、リフ
ローすることにより、半導体チップ2が配線基板5に実
装される。
【0005】従来、半導体チップ2の各バンプ4は、金
属ワイヤの先端を溶融して形成したボール状の塊を接続
パッド3上に超音波圧着し、当該金属ワイヤを引きちぎ
ることにより形成される。その後、バンプ4上に、銀
(Ag)ペーストなどの導電性ペーストを適量転写した
後、直接配線基板5の基板面5Aにマウント接続する
(フリップチップ法)。ところで、このように形成され
たバンプ4にはピン状の突起が形成され易いことから、
かかる突起を平垣化(レベリング)させる必要がある。
このため各バンプ4を半導体チップ2に設ける場合に、
当該バンプ4をレベリングする方法として、図8に示す
ようなレベリング装置を用いる方法がある。
【0006】図8のレベリング装置7は、駆動部8、ホ
ーン9、レベリングツール10等を有している。駆動部
8の下側部にはホーン9が矢印Z方向に移動可能に設け
られていて、当該ホーン9の下端部にはレベリングツー
ル10が取り付けられている。レベリングツール10
は、下側端部がテーパ状でかつ先端がバンプ4の略1個
分に相当する平垣面10Aでなる格各円柱状に形成され
ている。当該レベリングツール10は、配線基板5の基
板面5Aの各ランド6に対応して接合されたバンプ4に
位置決めされている。
【0007】ここで、図9にはバンプBPをレベリング
する工程を示しており、図9を参照して従来のレベリン
グ工程の一例について説明する。まず、図9(A)に示
すように、レベリングツール10の下にバンプ4が位置
決めされた後、駆動部8によりレベリングツール10が
矢印Z1方向に下降移動する。そして、図9(B)に示
すように、レベリングツール10の下端に形成された平
坦面10Aをバンプ4に接触させ、圧力を加える。この
結果、レベリングツール10の平垣面10Aにバンプ4
のピン状の突起部4Aが圧接され、突起部4Aに平坦部
が形成される。最後に、駆動部によりレベリングツール
10が矢印Z2方向に移動する。この作業が半導体チッ
プ2に形成されている複数のバンプ4に対して行われる
ことで、バンプ4の高さを所定の高さに設定することが
できる。
【0008】図10には、従来の別のレベリングツール
11を用いて、レベリング工程を行っている工程図を示
している。なお、図10のレベリング工程において図9
のレベリング工程とほぼ同一の構造を有するものは、同
じ符号を付して、その説明を省略する。図10におい
て、レベリングツール11の先端部には平面部11aが
形成されていて、平面部11aは複数のバンプ4に圧力
を加えることができる。これにより、レベリング工程が
効率よく行われる。
【0009】
【発明が解決しようとする課題】ところで、バンプ4が
形成される際、半導体チップ2が高温になるように、ス
テージの温度がたとえば200℃〜300℃に加熱され
ていて、バンプ4はバンプ材料が溶解されている状態で
半導体チップ2に圧着される。このため、バンプ4が形
成された直後において、半導体チップ2を保持している
ステージ及びバンプ4は高温の状態になっている。一
方、この半導体チップ2にバンプ4を形成した後、すぐ
にレベリング工程が行われるため、半導体チップ2及び
バンプ4は高温のままレベリングされることになる。
【0010】しかし、半導体チップ2及びバンプ4が高
温の状態でレベリング工程を行うと、半導体チップ2及
びバンプ4の熱により、ステージ及びレベリングツール
10の温度が作業するに従って高くなる。よって、レベ
リング工程において複数のバンプ4毎で処理する温度条
件が異なってしまい、レベリングツール10が同一の圧
力でレベリング工程を行っても、複数のバンプ4ごとに
よってその高さにばらつきが生じてしまうという問題が
ある。
【0011】そこで本発明は上記課題を解消し、突起電
極の高さのばらつきを抑えて、接続信頼性を向上させる
ことができる突起電極形成装置及びその形成方法を提供
することを目的としている。
【0012】
【課題を解決するための手段】上記目的は、請求項1の
発明によれば、半導体チップの電極上に複数の突起電極
を形成するための突起電極形成部と、複数の前記突起電
極の高さを調節するためのレベリング部を有する突起電
極形成装置において、前記レベリング部には、前記半導
体チップ及び前記突起電極を冷却するための冷却装置が
配置されている突起電極形成装置により、達成される。
【0013】請求項1の構成によれば、レベリング部に
は冷却装置が配置されていて、冷却装置は半導体チップ
及び突起電極を冷却する。そして、突起電極の高さを調
節する際、冷却装置が半導体チップ及び突起電極を冷却
する。これにより、突起電極の高さを調整する際に、複
数の突起電極ごとの処理温度条件がほぼ等しくなり、各
突起電極の高さのばらつきが小さく抑えられる。
【0014】請求項2の発明によれば、請求項1の構成
において、前記レベリング部は、前記半導体チップを保
持するレベリングステージと、前記半導体チップに形成
されている前記突起電極に圧力を加えて高さを調節する
レベリングツールとを有しており、前記冷却装置は、前
記レベリングステージ及び前記レベリングツールを冷却
することにより、前記半導体チップ及び前記突起電極を
冷却する突起電極形成装置により、達成される。請求項
2の構成によれば、突起電極に接触するレベリングツー
ルと、半導体チップを保持しているレベリングステージ
とを冷却することで、突起電極の高さを調整する際に、
複数の突起電極ごとの処理温度条件がほぼ等しくなり、
各突起電極の高さのばらつきが小さく抑えられる。
【0015】請求項3の発明によれば、請求項1の構成
において、前記冷却装置は、前記半導体チップに対して
空気を送り、前記半導体チップ及び前記突起電極を冷却
する突起電極形成装置により、達成される。請求項3の
構成によれば、冷却装置が半導体チップに対して空気を
送り、半導体チップ及び突起電極の温度を低くする。こ
れにより、突起電極の高さを調整する際に、複数の突起
電極ごとの処理温度条件がほぼ等しくなり、各突起電極
の高さのばらつきが小さく抑えられる。
【0016】請求項4の発明によれば、半導体チップの
電極に対して複数の突起電極を形成し、複数の前記突起
電極の高さを調整する突起形成方法において、複数の前
記突起電極の高さを調整する際には、前記突起電極を冷
却しながら高さ調整を行う突起形成方法により、達成さ
れる。請求項4の構成によれば、突起電極の高さを調整
する際に、複数の突起電極ごとの処理温度条件がほぼ等
しくなり、各突起電極の高さのばらつきが小さく抑えら
れる。
【0017】請求項5の発明によれば、請求項4の構成
において、前記突起電極の高さを調整する際には、前記
突起電極に略3秒乃至7秒間圧力を加える突起形成方法
により、達成される。請求項5の構成によれば、半導体
チップ及び突起電極を冷却しながら、略3秒乃至7秒間
圧力を加える。これにより、複数の突起電極ごとの処理
温度条件がほぼ等しくなり、各突起電極の高さのばらつ
きが小さく抑えられる。
【0018】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な具体例であるから、
技術的に好ましい種々の限定が付されているが、本発明
の範囲は、以下の説明において特に本発明を限定する旨
の記載がない限り、これらの形態に限られるものではな
い。
【0019】図1は本発明のバンプ形成装置の好ましい
実施の形態を示す斜視図であり、図1を参照してバンプ
形成装置100について詳しく説明する。図1のバンプ
形成装置100は、基台101、バンプ形成部20、レ
ベリング部30等を有している。バンプ形成部20は、
半導体チップIC上にバンプBPを形成するものであ
り、レベリング部30は形成されたバンプBPの高さを
調整するものである。バンプ形成部20及びレベリング
部30は基台101の上に配置されている。
【0020】まず、図1を参照してバンプ形成部20に
ついて詳しく説明する。バンプ形成部20は、バンプス
テージ部21、超音波発生装置22、ホーン23、キャ
ピラリ24、放電装置25、トーチ26、バンプ材料供
給部29等から構成されている。バンプステージ部21
は基台101の上に矢印XY方向に移動可能に配置され
ている。バンプステージ部21には図示しないヒータが
内蔵されていて、ヒータは温度調節器27によりその温
度が制御されている。また、バンプステージ部21には
通気孔21aが設けられていて、この通気孔21aは真
空発生装置28と接続されている。この通気孔21aの
上に半導体チップICが配置された後、真空発生装置2
8の作動により半導体チップICが保持される。
【0021】超音波発生装置22は基台101の上に配
置されていて、ホーン23を介してキャピラリ24と接
続されている。超音波発生装置22から発生した超音波
は、ホーン23により超音波振動子の振幅が拡大され、
キャピラリ24に伝達される。キャピラリ24はバンプ
材料供給部29からバンプ材料からなる線材W1を引き
出すものであり、このバンプ材料は、たとえば金、金と
はんだとパラジウムの合金等の金を含んだ合金、銅等か
らなっている。キャピラリ24付近にはトーチ26が配
置されていて、トーチ26は放電装置25と接続されて
いる。トーチ26はキャピラリ24の先端に突出した線
材W1を放電装置25からの放電エネルギーによって溶
解しボール上の塊W2を形成させる。
【0022】図2はレベリング部30を示す模式図であ
り、図1と図2を参照してレベリング部30について詳
しく説明する。図1と図2のレベリング部30はレベリ
ングステージ部31、レベリングツール32、冷却装置
33等を有している。レベリングステージ部31は、矢
印XY方向に移動可能に設けられていて、通気孔31a
が形成されている。通気孔31aは真空発生装置34と
接続されていて、通気孔31aの上に半導体チップIC
が配置された後、真空発生装置34の作動により半導体
チップICが保持される。レベリングステージ部31は
冷却装置33と接続されていて、冷却装置33により冷
却される。
【0023】図2のレベリングツール32は、下端部が
テーパ状に形成されていて、その先端部には平坦面が形
成されている。この平坦面にはたとえばバンプBPの大
きさとほぼ同一の面積を有しており、その表面には、た
とえば複数のダイヤモンド粒子が蒸着されている。ま
た、レベリングツール32は冷却装置33と接続されて
いて、冷却装置33により冷却される。ここで冷却装置
33は、たとえばレベリングステージ部31及びレベリ
ングツール32内に冷却水を循環させて、レベリングス
テージ部31及びレベリングツール32の熱を奪うこと
により冷却する。レベリングステージ部31及びレベリ
ングツール32を冷却することにより、後述するバンプ
BPの高さを調整する際に、複数のバンプごとの処理温
度条件がほぼ等しくなり、各バンプの高さのばらつきが
小さく抑えられる。
【0024】図3と図4は本発明のバンプ形成方法の好
ましい実施の形態を示す工程図であり、図1乃至図4を
参照してバンプ形成方法について詳しく説明する。ま
ず、図1のバンプステージ部21に半導体チップICが
配置されて、真空発生装置28の作動により保持され
る。その後、図示しない撮像素子が半導体チップICに
形成されているアライメントマークを認識する。そし
て、撮像素子が取り込んだ画像データに基づいて、半導
体チップICにおけるバンプBPを形成する部位がキャ
ピラリ24の下側にくるように、バンプステージ21が
矢印XY方向に移動する。
【0025】その後、キャピラリ24がバンプ材料供給
部29から所定の長さの線材W1を引き出す。そして、
放電装置25が作動しトーチ26からの放電エネルギー
により、図3(A)に示すように、線材W1からボール
状の塊W2が形成される。次に、図3(B)に示すよう
に、キャピラリ24が矢印Z1方向に移動して、金ボー
ルが半導体チップICの電極に接着される。具体的に
は、超音波装置22の作動により、超音波加熱しながら
キャピラリ24が矢印Z1方向に移動してボール状の塊
W2を半導体チップICに圧着する。そして、図3
(C)に示すように、キャピラリ24が矢印Z2方向に
移動し、ボール状の塊W2が線材W1から切断され、バ
ンプBPが電極上に形成される。図3(A)〜図3
(C)の作業を繰り返し行い、半導体チップICの実装
面に対して所定のパターンで複数のバンプBPが形成さ
れる。
【0026】次に、図4を参照して、形成されたバンプ
BPを平坦化(レベリング)する工程について詳しく説
明する。まず、複数のバンプBPが形成された半導体チ
ップICが図示しない移載部によりレベリングステージ
部31に載せられる。そして、真空発生装置34の作動
により半導体チップICが保持された状態で、図4
(A)に示すように、所定のバンプBPがレベリングツ
ール32の下側に位置決めされる。次に、図4(B)に
示すように、駆動部35の作動によりレベリングツール
32が矢印Z1方向に移動する。すると、バンプBPの
突起部BP1が押されて、バンプBPの上面に平坦面B
P2が形成される。このとき、レベリングツール32は
バンプBPをたとえば3秒〜7秒間圧力を加え続ける。
これにより、後述するように、各バンプBPの高さのば
らつきを抑えることができる。
【0027】その後、駆動部35の作動により、レベリ
ングツール32が矢印Z2方向に移動する。この図4
(A)〜図4(C)の作業が半導体チップICに形成さ
れている複数のバンプBPに対して繰り返し行われる。
これにより、複数のバンプBPが所定の高さに形成さ
れ、バンプBPの高さにばらつきが生じることを防止
し、半導体チップICの実装精度を向上させることがで
きる。
【0028】このレベリング工程が行われる際、図1の
冷却装置33はレベリングステージ31及びレベリング
ツール32を冷却している。これにより、レベリング工
程において、レベリングステージ31に載せられている
半導体チップIC及びバンプBPの温度を下げることが
でき、バンプBPの高さのばらつきを抑えることができ
る。図6(A)はバンプBPの温度と高さのばらつき
(標準偏差)の関係を示すグラフ図であるが、図6
(A)において、温度が低いとき、ばらつきが最も小さ
くなっていることがわかる。これは、以下の理由によ
る。
【0029】バンプ形成工程において、形成されたバン
プBP及び半導体チップICの温度はたとえば200℃
〜300℃の高温の状態になっている。そして、バンプ
形成工程が終了した半導体チップICは、すぐにレベリ
ング工程に移されるため、レベリング工程における半導
体チップICの温度も高温の状態を保っている。この状
態でレベリング工程を行うと、レベリングステージ31
及びレベリングツール32の温度も作業するに従って温
度が高くなる。従って、複数のバンプBP毎でレベリン
グステージ31及びレベリングツール32の温度が異な
るものとなり、レベリング工程処理におけるバンプBP
の温度条件が異なるものとなる。よって、レベリングツ
ール32が同一の圧力でレベリング工程を行っても、バ
ンプBP毎によってその高さが異なってしまう場合があ
る。これを防止するため、レベリングステージ31及び
レベリングツール32に冷却装置33を接続して、複数
のバンプBPにおいて同一の条件でレベリングを行う。
すると、複数のバンプBPごとのレベリング工程におけ
る温度条件の差が小さくなり、各バンプBPの高さのば
らつきを小さくすることができる。
【0030】また、図6(B)は、図4(B)のレベリ
ングツール32がバンプBPに圧力を加える時間(レベ
リング時間)と標準偏差の関係を示すグラフ図である。
図6(B)において、レベリングツール32が、たとえ
ば3秒〜7秒にすることで、バンプBPの高さのばらつ
きを抑えることができるがわかる。さらに、図6(C)
は、図4(B)のレベリングツール32がバンプBPに
圧力を加える圧力と標準偏差の関係を示すグラフ図であ
る。図6(C)において、レベリングツール32がバン
プBPに加える圧力がたとえば6MPaであるとき、バ
ンプBPの高さのばらつきが抑えられている。また、圧
力が6MPaより大きければ、さらにばらつきを抑える
ことも可能である。
【0031】図5は本発明の突起電極形成装置における
レベリング部の別の実施の形態を示すシステム図であ
り、図5を参照してレベリング部130について詳しく
説明する。なお、図5のレベリング部130が図2のレ
ベリング部30と同一の構成を有する場合には同一の符
号を付してその説明を省略する。図5のレベリング部1
30が図1のレベリングツール30と異なる点は、冷却
装置133の構造である。冷却装置133はエア発生器
133a、133bからなっており、エア発生器133
a、133bはそれぞれノズルを介して半導体チップI
C及びバンプBPの表面に冷却された空気を送り込む。
これにより、バンプBP及び半導体チップIC及びバン
プBPが冷却されて、高さのばらつきの少ないバンプB
Pを形成することができる。
【0032】上記各実施の形態のよれば、バンプBPを
形成時にレベリングする際、レベリング装置30に温度
を低くする冷却装置33をつけることにより高さばらつ
きを抑えることができる。また、冷却装置33はレベリ
ングステージ部31とレベリングツール32に水又は空
気等を用いることにより高さばらつきを抑えることがで
きる。さらに、レベリング時間を3秒〜7秒にする事に
より、高さばらつきを抑えることができる。
【0033】本発明は、上記実施の形態には限定されな
い。たとえば、図2の冷却装置33としてペルチェ素子
を用いてもよい。この場合、このペルチェ素子がレベリ
ングステージ部31及びレベリングツール32内に内蔵
されて、レベリングステージ部31及びレベリングツー
ル32を冷却するようになる。
【0034】
【発明の効果】以上説明したように、本発明によれば、
突起電極の高さのばらつきを抑えて、接続信頼性を向上
させることができる突起電極形成装置及びその形成方法
をを提供することができる。
【図面の簡単な説明】
【図1】本発明の突起電極形成装置の好ましい実施の形
態を示す概略斜視図。
【図2】本発明の突起電極形成装置におけるレベリング
部を示すシステム図。
【図3】本発明の突起電極形成方法における突起電極形
成工程を示す図。
【図4】本発明の突起電極形成方法における平坦加工工
程を示す図。
【図5】本発明の突起電極形成装置の別の実施の形態を
示すシステム図。
【図6】本発明の突起電極形成装置における突起電極の
高さのばらつきを示すグラフ図。
【図7】従来の半導体チップと基板を示す模式図。
【図8】従来の突起電極形成装置におけるレベリング部
の一例を示すシステム図。
【図9】従来の突起電極形成方法の一例を示す工程図。
【図10】従来の別の突起電極形成方法の一例を示す工
程図。
【符号の説明】
100・・・突起電極形成装置、20・・・突起電極形
成部、30・・・レベリング部、33・・・冷却装置、
BP・・・バンプ、IC・・・半導体チップ。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年2月4日(1999.2.4)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0019
【補正方法】変更
【補正内容】
【0019】図1は本発明の突起電極形成装置の好まし
い実施の形態を示す斜視図であり、図1を参照して突起
電極形成装置100について詳しく説明する。図1の突
起電極形成装置100は、基台101、突起電極形成部
であるバンプ形成部20、レベリング部30等を有して
いる。バンプ形成部20は、半導体チップIC上にバン
プBPを形成するものであり、レベリング部30は形成
されたバンプBPの高さを調整するものである。バンプ
形成部20及びレベリング部30は基台101の上に配
置されている。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0020
【補正方法】変更
【補正内容】
【0020】まず、図1を参照してバンプ形成部20に
ついて詳しく説明する。バンプ形成部20は、バンプス
テージ部21、超音波発生装置22、ホーン23、キャ
ピラリ24、放電装置25、トーチ26、バンプ材料供
給部29等から構成されている。バンプステージ部21
は基台101の上に矢印XY方向に移動可能に配置され
ている。バンプステージ部21には図示しないヒータが
内蔵されていて、ヒータは温度調整器27によりその温
度が制御されている。また、バンプステージ部21には
通気孔21aが設けられていて、この通気孔21aは真
空発生装置28と接続されている。この通気孔21aの
上に半導体チップICが配置された後、真空発生装置2
8の作動により半導体チップICが保持される。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0031
【補正方法】変更
【補正内容】
【0031】図5は本発明の突起電極形成装置における
レベリング部の別の実施の形態を示すシステム図であ
り、図5を参照してレベリング部130について詳しく
説明する。なお、図5のレベリング部130が図2のレ
ベリング部30と同一の構成を有する場合には同一の符
号を付してその説明を省略する。図5のレベリング部1
30が図1のレベリングツール32と異なる点は、冷却
装置133の構造である。冷却装置133はエア発生器
133a、133bからなっており、エア発生器133
a、133bはそれぞれノズルを介して半導体チップI
C及びバンプBPの表面に冷却された空気を送り込む。
これにより、バンプBP及び半導体チップIC及びバン
プBPが冷却されて、高さのばらつきの少ないバンプB
Pを形成することができる。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 100・・・突起電極形成装置、20・・・バンプ形成
部(突起電極形成部)、30・・・レベリング部、33
・・・冷却装置、BP・・・バンプ、IC・・・半導体
チップ。
【手続補正5】
【補正対象書類名】図面
【補正対象項目名】図2
【補正方法】変更
【補正内容】
【図2】

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップの電極上に複数の突起電極
    を形成するための突起電極形成部と、複数の前記突起電
    極の高さをそろえるためのレベリング部を有する突起電
    極形成装置において、 前記レベリング部には、前記半導体チップ及び前記突起
    電極を冷却するための冷却装置が配置されていることを
    特徴とする突起電極形成装置。
  2. 【請求項2】 前記レベリング部は、前記半導体チップ
    を保持するレベリングステージと、前記半導体チップに
    形成されている前記突起電極に圧力を加えて高さを調節
    するレベリングツールとを有しており、前記冷却装置
    は、前記レベリングステージ及び前記レベリングツール
    を冷却することにより、前記半導体チップ及び前記突起
    電極を冷却する請求項1に記載の突起電極形成装置。
  3. 【請求項3】 前記冷却装置は、前記半導体チップの表
    面に対して空気を送り、前記半導体チップ及び前記突起
    電極を冷却する請求項1に記載の突起電極形成装置。
  4. 【請求項4】 半導体チップの電極に対して複数の突起
    電極を形成し、複数の前記突起電極の高さを調整する突
    起形成方法において、 複数の前記突起電極の高さを調整する際には、前記突起
    電極を冷却しながら高さ調整を行うことを特徴とする突
    起形成方法。
  5. 【請求項5】 前記突起電極の高さを調整する際には、
    前記突起電極に略3秒乃至7秒間圧力を加える請求項4
    に記載の突起形成方法。
JP10298501A 1998-10-20 1998-10-20 突起電極形成装置及びその形成方法 Pending JP2000124250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10298501A JP2000124250A (ja) 1998-10-20 1998-10-20 突起電極形成装置及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10298501A JP2000124250A (ja) 1998-10-20 1998-10-20 突起電極形成装置及びその形成方法

Publications (1)

Publication Number Publication Date
JP2000124250A true JP2000124250A (ja) 2000-04-28

Family

ID=17860539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10298501A Pending JP2000124250A (ja) 1998-10-20 1998-10-20 突起電極形成装置及びその形成方法

Country Status (1)

Country Link
JP (1) JP2000124250A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147860A (ja) * 2004-11-19 2006-06-08 Toshiba Corp 半導体装置の製造装置および製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147860A (ja) * 2004-11-19 2006-06-08 Toshiba Corp 半導体装置の製造装置および製造方法
JP4709535B2 (ja) * 2004-11-19 2011-06-22 株式会社東芝 半導体装置の製造装置

Similar Documents

Publication Publication Date Title
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
US5813115A (en) Method of mounting a semiconductor chip on a wiring substrate
JP2009517861A (ja) 超音波振動を利用する電子部品間の接続方法(methodforbondingbetweenelectricaldevicesusingultrasonicvibration)
JP2003197669A (ja) ボンディング方法及びボンディング装置
JP2002151551A (ja) フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP2002158257A (ja) フリップチップボンディング方法
JP2000124250A (ja) 突起電極形成装置及びその形成方法
JP2002280416A (ja) フレキシブル配線板とicチップとのマトリックス接合方法
KR100485590B1 (ko) 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법
JPH08111437A (ja) 半導体装置の実装方法
JP2002016168A (ja) 実装用基板およびそれを用いた半導体モジュール
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JPH11186325A (ja) 半導体装置の製造方法
JP3235192B2 (ja) 配線基板の接続方法
JPH09246326A (ja) フリップチップ実装方法
JP2904274B2 (ja) Lsiパッケージの実装方法
JP2002184811A (ja) 電子回路装置およびその製造方法
JP2002043354A (ja) フリップチップ実装方法
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
JPH05235098A (ja) フリップチップ実装方法
JP2003243447A (ja) 半導体素子の実装方法
JPH10150042A (ja) 半導体装置の製造方法及び実装方法
JP2000332060A (ja) 半導体装置およびその製造方法
JP2000208544A (ja) ベアicチップおよび半導体装置
JPH10178017A (ja) 電子部品の製造方法及び実装方法