JPH10178017A - 電子部品の製造方法及び実装方法 - Google Patents

電子部品の製造方法及び実装方法

Info

Publication number
JPH10178017A
JPH10178017A JP8338317A JP33831796A JPH10178017A JP H10178017 A JPH10178017 A JP H10178017A JP 8338317 A JP8338317 A JP 8338317A JP 33831796 A JP33831796 A JP 33831796A JP H10178017 A JPH10178017 A JP H10178017A
Authority
JP
Japan
Prior art keywords
electronic component
wire
crushing means
bump
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8338317A
Other languages
English (en)
Inventor
Noriyuki Honda
位行 本多
Sumiko Maru
須美子 丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8338317A priority Critical patent/JPH10178017A/ja
Publication of JPH10178017A publication Critical patent/JPH10178017A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/117—Manufacturing methods involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】本発明は、高密度かつ電気的接続の信頼性を確
保し得る電子部品の製造方法及び実装方法を実現しよう
とするものである。 【解決手段】電子部品の実装面に形成された各接続パツ
ド上にそれぞれ突起電極を形成し、電子部品の各突起電
極と対向するように、先端面が突起電極よりも硬度の高
い材質でなると共に当該先端面に所定の凹凸パターンが
形成された押し潰し手段の先端面を位置決めし、押し潰
し手段を押しつけるようにして、当該押し潰し手段の先
端部で各突起電極を押し潰すように加工するようにした
ことにより、電子部品を異方性導電接着材を介して配線
基板に実装したとき、各突起電極及び対応するランド間
に少なくとも１個の導電粒子を挟み込ませることがで
き、かくして高密度かつ電気的接続の信頼性を確保し得
る電子部品の製造方法及び実装方法を実現することがで
きる。

Description

【発明の詳細な説明】
【０００１】
【目次】以下の順序で本発明を説明する。
【０００２】発明の属する技術分野 従来の技術（図６） 発明が解決しようとする課題（図７〜図１１） 課題を解決するための手段 発明の実施の形態（図１〜図５） 発明の効果
【０００３】
【発明の属する技術分野】本発明は電子部品の製造方法
及び実装方法に関し、例えば半導体チツプをフリツプチ
ツプ法により配線基板上に実装する際に適用して好適な
ものである。
【０００４】
【従来の技術】近年、パーソナルデイジタルセルラホ
ン、ＶＣＲ（Video Cassette Recorder）及び地上波又
は衛星放送用のチユーナ等の電子機器においては、信号
伝送、信号処理及び信号記録のデジタル化が進行すると
共に、取り扱われる情報量も増大し、またシステムクロ
ツクも増加する傾向にある。
【０００５】さらに電子機器においては、セルラ電話、
ＩＳＤＮ（Integrated Services Digital Network ）及
びパーソナルコンピユータ（ＰＣ）等の情報通信（ネツ
トワーク）技術の進展により、様々な機器に対して高周
波ブロツクや高速シリアルインタフエイス等が搭載され
るようになされている。
【０００６】このようなデジタル化及び信号の高速化と
いつたシステムの変化に伴い、近年ではノイズの減少や
機器の小型化の要請により、半導体チツプの実装方法と
してマルチチツプモジユール（ＭＣＭ：Multi-chip-mod
ule)化による実装方法や、フリツプチツプ実装等のベア
チツプ実装方法が用いられている。
【０００７】特にフリツプチツプ実装方法においては、
通常、半導体チツプの入出力電極（パツド）上にそれぞ
れ突起状電極（バンプ）を形成し、当該半導体チツプを
フエイスダウン法により配線基板上にはんだ等を介して
実装するようになされている。このためフリツプチツプ
実装方法は、パツケージＩＣ等を用いた実装方法と比較
して、低インダクタンス及び低容量でなり、かつ配線パ
スが短く形成されるといつた高速及び高周波特性に優れ
た特徴を有する。さらに直接ガラスエポキシ基板等へ半
導体チツプを搭載し得ることから、高密度実装を実現す
ることができる。
【０００８】なお、フリツプチツプ接続の例としては、
半導体チツプの接続パツド上に金属バンプを形成し、配
線基板上には金属プリコートを行つて接続するフリツプ
チツプ法がある。具体的には図６に示すように、フリツ
プチツプ接続によるプリント回路基板１において、半導
体チツプ２の実装面２Ａに複数のアルミニウム（Ａｌ）
でなる接続パツド３が所定パターンで形成され、当該各
接続パツド３に対応してそれぞれ金（Ａｕ）等でなる金
属バンプ４が形成されている。
【０００９】またガラスエポキシ樹脂でなる配線基板５
の基板面５Ａには複数のランド６が所定パターンで形成
されている。かくして半導体チツプ２の実装面２Ａを配
線基板５の基板面５Ａに対向させた後、各金属バンプ４
を当該基板面５Ａに形成された各ランド６に対応させて
位置合わせした後、リフローすることにより、半導体チ
ツプ２が配線基板５に実装される。
【００１０】
【発明が解決しようとする課題】ここで、半導体チツプ
２の各金属バンプ４を形成するにあたつて、従来、金属
ワイヤの先端を溶融して形成したボール状の塊を接続パ
ツド３上に超音波圧着し、当該金属ワイヤを引きちぎる
ことにより形成されたバンプ（以下、これをワイヤバン
プと呼ぶ）がある。このように形成されたワイヤバンプ
上に、銀（Ａｇ）ペーストなどの導電性ペーストを適量
転写した後、直接配線基板５の基板面５Ａにマウント接
続するフリツプチツプ法について説明する。
【００１１】このフリツプチツプ法において、半導体チ
ツプ２の実装面２Ａにワイヤボンデイング装置（図示せ
ず）を用いて例えば金（Ａｕ）でなる複数のワイヤバン
プを形成する工程を図７（Ａ）〜（Ｃ）に示す。
【００１２】このワイヤボンデイング装置では、キヤピ
ラリ１０から金（Ａｕ）ワイヤ１１が引き出されるよう
になされている。まずキヤピラリ１０から所定の長さで
引き出された金（Ａｕ）ワイヤ１１の先端を放電させて
溶融することにより、ボール状の塊（以下、これを金ボ
ールと呼ぶ）１１Ａを形成する（図７（Ａ））。続いて
この金ボール１１Ａを半導体チツプ２の実装面２Ａに形
成された接続パツド３上に位置合わせした後、超音波加
熱しながら矢印ｚで示す方向に押圧することにより、金
ボール１１Ａを圧着させる（図７（Ｂ））。
【００１３】次いでキヤピラリ１０を矢印ｚで示す方向
とは逆方向に上昇させて、金ボール１１Ａから金ワイヤ
１１を引きちぎることによりワイヤバンプ４を形成する
（図７（Ｃ））。このように図７（Ａ）〜（Ｃ）に示す
金ボール１１Ａの形成工程を繰り返すことにより、半導
体チツプ２の実装面２Ａに所定パターンで形成された複
数の接続パツド３の全てに対応してそれぞれワイヤバン
プ４が形成される。
【００１４】ところで、このように形成されたワイヤバ
ンプにはピン状の突起が形成され易いことから、かかる
突起を平坦化（レベリング）させる必要がある。このた
めワイヤバンプを半導体チツプに設ける場合に、当該ワ
イヤバンプをレベリングする方法として、図８に示すよ
うなレベリング装置を用いる方法がある。
【００１５】このレベリング装置２０は、駆動部２１の
下側部にホーン２２が矢印ｚで示す方向又はこれとは逆
方向に移動自在に装着され、当該ホーン２２の下端部に
はレベリングツール２３が取り付けられている。当該レ
ベリングツール２３は、配線基板５の基板面５Ａの各ラ
ンド６に対応して接合されたワイヤバンプ４に位置決め
されている。
【００１６】ここで、図９（Ａ）〜（Ｄ）にワイヤバン
プ４をレベリングする工程を示す。まず駆動部２１はレ
ベリングツール２３を下降移動させ、当該レベリングツ
ール２３の下端に形成された平坦面２３Ａを接続パツド
３に当接させる（図９（Ａ））。このレベリングツール
２３は、下側端部がテーパ状でかつ先端がワイヤバンプ
４の１個分に相当する平坦面２３Ａでなる略円柱状に形
成されている。
【００１７】続いて、駆動部２１はレベリングツール２
３を上昇させ、当該レベリングツール２３の平坦面２３
Ａの所望の位置を接続パツド３表面からの距離に基づい
て設定する（図９（Ｂ））。この後、接続パツド３上の
所定位置にワイヤバンプ４を接合させ、レベリングツー
ル２３を下降移動させる。
【００１８】この状態において、駆動部２１の駆動制御
によつてレベリングツール２３は予め設定しておいた所
定位置まで下降移動される。この結果、レベリングツー
ル２３の平坦面２３Ａにワイヤバンプ４のピン状の突起
部４Ａが圧接され（図９（Ｃ））、当該突起部４Ａに平
坦部４ＡＸが形成される。この後、駆動部２１はレベリ
ングツール２３を上昇移動させることにより、レベリン
グ後のワイヤバンプ４の高さを所定の高さに設定するこ
とができる（図９（Ｄ））。
【００１９】このようにワイヤバンプ４をレベリングす
るにあたつて、駆動部２１によりレベリングツール２３
が駆動されるときの平坦面２３Ａの所望の位置を接続パ
ツド３表面からの距離に基づいて予め設定しておき、当
該設定位置までレベリングツール２３を下降移動する。
これにより、レベリングツール２３の平坦面２３Ａにワ
イヤバンプ４の突起部４Ａが当該設定位置まで圧接され
る。
【００２０】この結果、レベリングする前段階におい
て、図１０（Ａ）に示すように複数のワイヤバンプ４が
それぞれ突起部４Ａの長さにばらつきが生じている場合
でも、図１０（Ｂ）に示すようにレベリングした後のワ
イヤバンプ４の高さにばらつきが生じることを防止し得
る。
【００２１】ところで、フリツプチツプ実装方法におい
て高密度実装を実現するためには、半導体チツプ２の実
装面２Ａに所定パターンで形成される各ワイヤバンプ４
のピツチを微細化する必要がある。通常、半導体チツプ
２の各ワイヤバンプ４を形成する場合、上述したよう
に、ワイヤの先端を溶融して形成したボール状の塊を接
続パツド３上に超音波圧着し、当該ワイヤを引きちぎる
ことによりワイヤバンプ４を形成するが、当該ワイヤバ
ンプ４のピツチを微細化するためには、極力少ない量で
加工する必要がある。
【００２２】ところが、このように形成された各ワイヤ
バンプ４の高さは、ピツチの微細化に比例して低くな
り、一般にピツチが微細化されるとバンプ高さを高くす
ることは困難となる。実際上、バンプ高さが低い場合に
は、フリツプチツプ接続における熱的信頼性が確保し得
ないおそれがある。すなわちプリント回路基板１（図
６）におけるフリツプチツプ接続の熱的信頼性は、半導
体チツプ２と配線基板５との間の空間部にかかる熱スト
レスの大きさによつて決定される。
【００２３】このため熱ストレスを小さくして熱的信頼
性を確保するためには、半導体チツプ２と配線基板５と
の間の空間部を高く、配線基板５の断面積を大きくとる
ようにすれば良い。しかし、安価なガラスエポキシ基板
を配線基板５として用いる場合、十分な信頼性を確保で
きる高さとては70〜 100〔μｍ〕が必要とされており、
この結果、隣接接続点が短絡することなく形成できる接
続ピツチは 150〔μｍ〕程度が上限とされている。
【００２４】このため金属的な接合を行わないフリツプ
チツプ実装法が提案されており、その一例として異方性
導電フイルムを用いたフリツプチツプ実装によるプリン
ト回路基板を図１１に示す。図１１において、プリント
回路基板３０では、ガラスエポキシ樹脂でなる配線基板
５の基板面５Ａには複数のランド６が所定パターンで形
成され、当該各ランド６を覆うように異方性導電フイル
ム３１が張り付けられている。この異方性導電フイルム
３１は所定の厚みを有し、内部に複数の導電性粒子３２
が分散して混入された構成からなる。
【００２５】この半導体チツプ２を配線基板５に実装す
るには、まず半導体チツプ２の実装面２Ａを配線基板５
の基板面５Ａに対向させた後、各ワイヤバンプ４を当該
基板面５Ａに形成された各ランド６に対応させて位置合
わせする。この状態において、 100〜 240〔℃〕、５〜
40〔sec 〕及び１バンプ当たりの圧力５〜 100〔ｇ〕で
熱圧着することにより、半導体チツプ２及び配線基板５
間に異方性導電フイルム３１が充填され、この結果、半
導体チツプ２は簡単に配線基板５の基板面５Ａにフリツ
プチツプ実装される。
【００２６】このように、異方性導電フイルム３１を用
いたフリツプチツプ実装方法においては、電気的接続が
金属的接合によらずに樹脂の接着力に基づく接触である
ため、金属疲労断裂モードで熱的信頼性が支配されるこ
となく、この結果接続点の微細化を実現し得る。これと
同時に加熱圧着時においても金属の溶融が起きないた
め、微細ピツチ接続においても十分対応することができ
る。
【００２７】ところで、上述のように配線基板５に貼り
付けられた異方性導電フイルム３１を介して半導体チツ
プ２を実装する場合、半導体チツプ２及び配線基板５間
の電気的接続の信頼性を確保するために、各ワイヤバン
プ４とそれぞれ対応するランド６との間に少なくとも１
個以上の導電粒子３２が挟み込まれていることが望まし
い。
【００２８】ところが、ワイヤボンデイング法によつて
形成されたワイヤバンプ４を上述したレベリング装置２
０を用いてレベリングした場合、レベリングツール２３
の下端部が平坦面２３Ａでなることから、当該平坦面２
３Ａによつて圧接されたワイヤバンプ４の突起部４Ａも
平坦となる。このため、各ワイヤバンプ４とそれぞれ対
応するランド６との間に位置する少数の導電粒子３２が
全て滑り落ちてしまうおそれがあり、この結果、半導体
チツプ２及び配線基板５間の電気的接続の信頼性を確保
することが困難となる問題があつた。
【００２９】本発明は以上の点を考慮してなされたもの
で、高密度かつ電気的接続の信頼性を確保し得る電子部
品の製造方法及び実装方法を提案しようとするものであ
る。
【００３０】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、電子部品の実装面に形成された各
接続パツド上にそれぞれ突起電極を形成し、電子部品の
各突起電極と対向するように、先端面が突起電極よりも
硬度の高い材質でなると共に当該先端面に所定の凹凸パ
ターンが形成された押し潰し手段の先端面を位置決め
し、押し潰し手段を押しつけるようにして、当該押し潰
し手段の先端部で各突起電極を押し潰すように加工する
ようにする。
【００３１】このような凹凸パターンを有する各突起電
極が形成された電子部品を異方性導電接着材を介して配
線基板に実装したとき、各突起電極及び対応するランド
間に少なくとも１個の導電粒子を挟み込ませることがで
き、この結果、電子部品及び配線基板間の電気接続を確
保することができる。
【００３２】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
【００３３】図１は本発明を適用したレベリング装置
（図示せず）のレベリングツール５０の部分的構成を示
す。なおこの実施例におけるレベリング装置は、従来の
レベリング装置２０（図８）とはレベリングツール５０
の構成が異なることを除いて同様の構成からなる。
【００３４】このレベリングツール５０は、下側端部が
テーパ状でかつ先端がワイヤバンプ４の１個分に相当す
る平坦面５０Ａでなる略円柱状に形成されると共に、当
該平坦面５０Ａの全体に亘つて所定径を有する複数のダ
イヤモンド粒子５１が蒸着されている。この場合、ダイ
ヤモンド粒子５１の直径は、異方性導電フイルム３１内
の各導電粒子３２の直径が約３〜５〔μｍ〕よりも若干
小さくなるように２〔μｍ〕程度に形成されている。
【００３５】ここで、図９（Ａ）〜（Ｄ）との対応部分
に同一符号を付して示す図２（Ａ）〜（Ｄ）において、
ワイヤバンプ４をレベリングする工程を示す。まず駆動
部２１（図８）はレベリングツール５０を下降移動さ
せ、当該レベリングツール５０の下端に形成された平坦
面５０Ａを接続パツド３に当接させる（図２（Ａ））。
続いて、駆動部２１はレベリングツール５０を上昇さ
せ、当該レベリングツール５０の平坦面５０Ａの所望の
位置を接続パツド３表面からの距離に基づいて設定する
（図２（Ｂ））。この後、接続パツド３上の所定位置に
ワイヤバンプ４を接合させ、レベリングツール５０を下
降移動させる。この状態において、駆動部２１の駆動制
御によつてレベリングツール５０は予め設定しておいた
所定位置まで下降移動される（図２（Ｃ））。
【００３６】この結果、レベリングツール５０の平坦面
５０Ａにワイヤバンプ４のピン状の突起部４Ａが圧接さ
れ、当該突起部４Ａに平坦部４ＡＸが形成される。これ
と同時に平坦部４ＡＸには、レベリングツール５０の平
坦面５０Ａに蒸着されている複数のダイヤモンド粒子５
１が押し込まれる。
【００３７】この後、駆動部２１はレベリングツール５
０を上昇移動させることにより、レベリング後のワイヤ
バンプ４の高さを所定の高さに設定すると共に、当該ワ
イヤバンプ４における突起部４Ａの平坦部４ＡＸには複
数のダイヤモンド粒子５１に対応した溝部４ＡＸＧが形
成される（図２（Ｄ））。
【００３８】かくして図３に示すように、半導体チツプ
２の実装面２Ａに所定パターンで形成された接続パツド
３に対応してそれぞれ突起部４Ａの平坦部４ＡＸに複数
の溝部４ＡＸＧが形成されたワイヤバンプ４を形成する
ことができる。
【００３９】以上の構成において、レベリングツール５
０の平坦面５０Ａに導電粒子３２の直径よりも若干小さ
い径を有するダイヤモンド粒子５１を複数蒸着してお
き、レベリングの際、当該レベリングツール５０を用い
て各ワイヤバンプ４の平坦部４ＡＸにそれぞれ複数のダ
イヤモンド粒子５１に応じた溝部４ＡＸＧを形成するよ
うにする。
【００４０】この後、配線基板５の基板面５Ａに貼り付
けられた異方性導電フイルム３１を介して半導体チツプ
２を実装すると、図４に示すように、各ワイヤバンプ４
の平坦部４ＡＸに形成された複数の溝部４ＡＸＧのうち
少なくとも１個の溝部４Ａに対応して導電粒子３２が嵌
まり込む。
【００４１】これにより各ワイヤバンプ４及び対応する
ランド６間には単数又は複数の導電粒子３２が挟み込ま
れることとなる。この結果、半導体チツプ２及び配線基
板５間が開放状態となるのを回避し得るプリント回路基
板４０を製造することができる。
【００４２】以上の構成によれば、半導体チツプ２の実
装面２Ａに形成された各ワイヤバンプ４の平坦部４ＡＸ
に複数の溝部４ＡＸＧを形成するようにしたことによ
り、異方性導電フイルム３１を介して半導体チツプ２を
配線基板５に実装するときに、各ワイヤバンプ４及び対
応するランド６間に少なくとも１個の導電粒子３２を挟
み込ませることができ、この結果、半導体チツプ２及び
配線基板５間の電気接続の信頼性をより向上させること
ができる。
【００４３】なお上述の実施例においては、押し潰し手
段として、各ワイヤバンプ４に対応してそれぞれ平坦面
５０Ａを有するレベリングツール５０を用いた場合につ
いて述べたが、本発明はこれに限らず、複数のワイヤバ
ンプ４を全て覆い得る程度の平坦面が下端に形成された
レベリングツール（図示せず）を用いて、当該各ワイヤ
バンプ４を一括してレベリングするようにしても良い。
【００４４】また上述の実施例においては、レベリング
ツール５０の下端を平坦面５０Ａとなるようにした場合
について述べたが、本発明はこれに限らず、例えば図５
に示すような平坦面７０Ａに円柱状空間でなるバンプ加
工穴７０Ｈが形成されたレベリングツール７０を用いる
ようにしても良い。このバンプ加工穴７０Ｈは、円柱状
空間の底面に相当するバンプ当接面７０ＨＡと、当該円
柱状空間の側面を形成する周囲壁７０ＨＢとからなり、
この場合、バンプ当接面７０ＨＡに上述した複数のダイ
ヤモンド粒子５１を蒸着すれば良い。
【００４５】かくしてレベリングツール７０を用いてワ
イヤバンプ４をレベリングすると、バンプ加工穴７０Ｈ
のバンプ当接面７０ＨＡにワイヤバンプ４の突起部４Ａ
が圧接されてレベリングされると共に、各ワイヤバンプ
４の平坦部４ＡＸにそれぞれ複数のダイヤモンド粒子５
１に応じた溝部４ＡＸＧが形成される。さらにバンプ加
工穴７０Ｈの周囲壁７０ＨＢによつて押し潰された突起
部４Ａが外部に倒れてはみ出すことなく内部に丸め込ま
れる。これにより複数のワイヤバンプ４のうちいくつか
のワイヤバンプ４の突起部４Ａが倒れている状態でレベ
リングした場合でも、当該突起部４Ａが倒れて隣接する
ワイヤバンプ４に接触することを防止し得る。
【００４６】さらに上述の実施例においては、レベリン
グツール５０の平坦面５０Ａに複数のダイヤモンド粒子
５１を蒸着するようにした場合について述べたが、本発
明はこれに限らず、当該平坦面５０Ａに例えばワイヤバ
ンプ４よりも硬度の高い金属や金剛石等の粒子を蒸着さ
せるようにしても良い。
【００４７】さらに上述の実施例においては、レベリン
グツール５０の平坦面５０Ａに複数のダイヤモンド粒子
５１を蒸着するようにした場合について述べたが、本発
明はこれに限らず、当該平坦面５０Ａに例えば研磨剤等
を用いて縦横に複数の溝（図示せず）を形成するように
しても良い。この場合、レベリングツール５０の平坦面
５０Ａの材質を各ワイヤバンプ４よりも硬度の高くなる
ものを用いれば良く、また隣接する溝と溝との間の幅を
異方性導電フイルム３１内の導電粒子３２の直径よりも
若干小さくなるようにすれば良い。
【００４８】さらに上述の実施例においては、半導体チ
ツプ２の実装面２Ａに所定パターンで形成された接続パ
ツド３に対して金（Ａｕ）ワイヤに基づいてワイヤバン
プ４を形成した場合について述べたが、本発明はこれに
限らず、金（Ａｕ）ワイヤ以外にも、金を含む金属（例
えば、金とはんだとパラジウムの合金等）や金以外のは
んだ等の金属のワイヤに基づいてワイヤバンプを形成す
るようにしても良い。さらに上述の実施例においては、
突起電極としてワイヤバンプ４を用いた場合について述
べたが、本発明はこれに限らず、ワイヤバンプ４以外に
も種々の突起状の金属（例えばはんだ等）を電極として
半導体チツプ２の実装面２Ａに所定パターンで形成され
た接続パツド３に対応して形成するようにしても良い。
【００４９】さらに上述の実施例においては、異方性導
電接着材として異方性導電フイルム３１を用いた場合に
ついて述べたが、本発明はこれに限らず、フイルム状以
外の接着剤等であつても良い。要は、複数の導電粒子３
２が分散して混入されている異方性導電材料であれば材
質や形状は種々のものを広く適用し得る。
【００５０】さらに上述の実施例においては、電子部品
として半導体チツプ２を用いた場合について述べたが、
本発明はこれに限らず、その他種々の表面実装型の電子
部品に広く適用し得る。
【００５１】
【発明の効果】上述のように本発明によれば、電子部品
の実装面に形成された各接続パツド上にそれぞれ突起電
極を形成し、電子部品の各突起電極と対向するように、
先端面が突起電極よりも硬度の高い材質でなると共に当
該先端面に所定の凹凸パターンが形成された押し潰し手
段の先端面を位置決めし、押し潰し手段を押しつけるよ
うにして、当該押し潰し手段の先端部で各突起電極を押
し潰すように加工するようにしたことにより、電子部品
を異方性導電接着材を介して配線基板に実装したとき、
各突起電極及び対応するランド間に少なくとも１個の導
電粒子を挟み込ませることができ、かくして高密度かつ
電気的接続の信頼性を確保し得る電子部品の製造方法及
び実装方法を実現することができる。
【図面の簡単な説明】
【図１】本発明によるレベリングツールの構成の一実施
例を示す略線的斜視図である。
【図２】実施例におけるワイヤバンプのレベリング工程
の説明に供する側面図である。
【図３】実施例におけるレベリング後のワイヤバンプ形
成例である。
【図４】実施例によるプリント回路基板の構成を示す部
分的断面図である。
【図５】他の実施例によるレベリングツールの構成を示
す略線的斜視図である。
【図６】従来のプリント回路基板の構成を示す側面図で
ある。
【図７】従来の半導体チツプ上へのワイヤバンプ形成工
程の説明に供する部分的断面図である。
【図８】従来のレベリング装置の構成を示す略線的側面
図である。
【図９】従来のワイヤバンプのレベリング工程の説明に
供する側面図である。
【図１０】従来のボールバンプのレベリング工程前及び
工程後を表す略線図である。
【図１１】従来のプリント回路基板の構成を示す部分的
断面図である。
【符号の説明】
１、３０、４０……プリント回路基板、２……半導体チ
ツプ、２Ａ……実装面、３……接続パツド、４……ワイ
ヤバンプ、４Ａ……突起部、４ＡＸ……平坦部、４ＡＸ
Ｇ……溝部、５……配線基板、５Ａ……基板面、６……
ランド、２０……レベリング装置、２３、５０、７０…
…レベリングツール、３１……異方性導電フイルム、３
２……導電粒子、５０Ａ、７０Ａ……平坦面、５１……
ダイヤモンド粒子、７０Ｈ……バンプ加工穴。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】異方性導電接着材を接続媒体として用いる
    電子部品の各接続パツド上にそれぞれ突起電極を形成
    し、 上記電子部品の上記各突起電極と対向するように、先端
    面が上記突起電極よりも硬度の高い材質でなると共に当
    該先端面に所定の凹凸パターンが形成された押し潰し手
    段の上記先端面を位置決めし、 上記押し潰し手段を押しつけるようにして、当該押し潰
    し手段の上記先端部で上記各突起電極を押し潰すように
    加工することを特徴とする電子部品の製造方法。
  2. 【請求項２】上記突起電極に加工された上記凹凸パター
    ンは、異方性導電接着材内の各導電粒子よりも小さい窪
    みを有することを特徴とする請求項１に記載の電子部品
    の製造方法。
  3. 【請求項３】上記各突起電極は、金属ワイヤの先端を各
    接続パツド上に圧着させた後、当該ワイヤを引きちぎる
    ことによりそれぞれ形成されることを特徴とする請求項
    １に記載の電子部品の製造方法。
  4. 【請求項４】上記押し潰し手段の上記先端面に、上記突
    起電極の高さ以下の深さを有する凹部をそれぞれ形成
    し、 上記押し潰し手段の上記各凹部内で上記突起電極をそれ
    ぞれ押し潰すように加工することを特徴とする請求項１
    に記載の電子部品の製造方法。
  5. 【請求項５】電子部品の実装面に形成された各接続パツ
    ド上にそれぞれ突起電極を形成し、 上記電子部品の上記各突起電極と対向するように、先端
    面が上記突起電極よりも硬度の高い材質でなると共に当
    該先端面に所定の凹凸パターンが形成された押し潰し手
    段の上記先端面を位置決めし、 上記押し潰し手段を押しつけるようにして、当該押し潰
    し手段の上記先端部で上記各突起電極を押し潰すように
    加工し、 上記電子部品の上記実装面の上記各突起電極が配線基板
    の基板面に形成された対応するランドと接合するように
    して、上記電子部品を異方性導電接着材を介して上記配
    線基板に実装することを特徴とする電子部品の実装方
    法。
  6. 【請求項６】上記突起電極に加工された上記凹凸パター
    ンは、異方性導電接着材内の各導電粒子よりも小さい窪
    みを有することを特徴とする請求項５に記載の電子部品
    の実装方法。
  7. 【請求項７】上記各突起電極は、金属ワイヤの先端を各
    接続パツド上に圧着させた後、当該ワイヤを引きちぎる
    ことによりそれぞれ形成されることを特徴とする請求項
    １に記載の電子部品の実装方法。
  8. 【請求項８】上記押し潰し手段の上記先端面に、上記突
    起電極の高さ以下の深さを有する凹部をそれぞれ形成
    し、 上記押し潰し手段の上記各凹部内で上記突起電極をそれ
    ぞれ押し潰すように加工することを特徴とする請求項５
    に記載の電子部品の実装方法。
JP8338317A 1996-12-18 1996-12-18 電子部品の製造方法及び実装方法 Pending JPH10178017A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8338317A JPH10178017A (ja) 1996-12-18 1996-12-18 電子部品の製造方法及び実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8338317A JPH10178017A (ja) 1996-12-18 1996-12-18 電子部品の製造方法及び実装方法

Publications (1)

Publication Number Publication Date
JPH10178017A true JPH10178017A (ja) 1998-06-30

Family

ID=18317005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8338317A Pending JPH10178017A (ja) 1996-12-18 1996-12-18 電子部品の製造方法及び実装方法

Country Status (1)

Country Link
JP (1) JPH10178017A (ja)

Similar Documents

Publication Publication Date Title
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
US5485949A (en) Capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
TWI431746B (zh) 半導體元件
JP2001015551A (ja) 半導体装置およびその製造方法
US20020190392A1 (en) Semiconductor device and manufacturing method thereof
JP3981817B2 (ja) 半導体装置の製造方法
JPH0523887A (ja) 金属ボールの形成方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JPH10178017A (ja) 電子部品の製造方法及び実装方法
JP2000150584A (ja) 半導体素子実装装置
JPH09172021A (ja) 半導体装置、半導体装置の製造方法及び実装方法
JPH10150042A (ja) 半導体装置の製造方法及び実装方法
JPH09223721A (ja) 半導体装置及びその製造方法及び実装基板及びその製造方法
JP3619624B2 (ja) 回路基板及び表面実装型電子部品の実装方法
JP2005079379A (ja) 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法
KR100485590B1 (ko) 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법
KR20030047085A (ko) 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JP2000353424A (ja) 異方性導電接着剤及び導電接続構造並びに導電接続方法
JP2003031617A (ja) 半導体装置の実装構造とその製造方法
JPH118269A (ja) 電子部品の製造方法、電子装置の製造方法、電子部品及び電子装置
JP2002184811A (ja) 電子回路装置およびその製造方法
JPH08186117A (ja) ワイヤボンディング装置用キャピラリーとバンプの形成方法
KR20030033706A (ko) 플립칩 패키지
KR100685869B1 (ko) 범핑과 압착을 동시에 행하는 와이어본더