JP2006134723A - ダイヤモンドエミッタアレイ及びその製造方法 - Google Patents

ダイヤモンドエミッタアレイ及びその製造方法 Download PDF

Info

Publication number
JP2006134723A
JP2006134723A JP2004322775A JP2004322775A JP2006134723A JP 2006134723 A JP2006134723 A JP 2006134723A JP 2004322775 A JP2004322775 A JP 2004322775A JP 2004322775 A JP2004322775 A JP 2004322775A JP 2006134723 A JP2006134723 A JP 2006134723A
Authority
JP
Japan
Prior art keywords
electron
diamond
group
diamond film
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004322775A
Other languages
English (en)
Other versions
JP5013155B2 (ja
Inventor
Hisahiro Ando
寿浩 安藤
Kiyoharu Nakagawa
清晴 中川
Mika Gamo
美香 蒲生
Shusuke Gamo
秀典 蒲生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute for Materials Science
Toppan Inc
Original Assignee
National Institute for Materials Science
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute for Materials Science, Toppan Printing Co Ltd filed Critical National Institute for Materials Science
Priority to JP2004322775A priority Critical patent/JP5013155B2/ja
Publication of JP2006134723A publication Critical patent/JP2006134723A/ja
Application granted granted Critical
Publication of JP5013155B2 publication Critical patent/JP5013155B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

【課題】極微細加工を要する微細構造を持たない簡単な構造であり、かつ簡便な製造工程により形成することの可能な、ダイヤモンドエミッタアレイおよびその製造方法を提供すること。
【解決手段】電界を印加することによって材料表面より電子を放出する、複数の電界放射型の電子放出素子をアレイ状に配置したフィールドエミッタアレイであって、前記電子放出素子は、基体とこの基体上に形成されたダイヤモンド膜とを備え、前記ダイヤモンド膜の表面に電子供与基終端部と電子供与基不存在部又は電子吸引基終端部が相互に分離して形成されていることを特徴とするダイヤモンドエミッタアレイ。
【選択図】 図1

Description

本発明は、強電界によって電子を放出する電界放射型の電子放出素子のエミッタにダイヤモンド膜を用い、このようなダイヤモンドエミッタをアレイ状に配置したダイヤモンドエミッタアレイ及びその製造方法に係り、特に、ダイヤモンド膜の水素終端面を電子放出面とするダイヤモンドエミッタアレイ及びその製造方法に関する。
従来より、電子ディスプレイデバイスとして陰極線管が広く用いられているが、陰極線管は、電子銃のカソードから熱電子を放出させるものであるため、エネルギー消費量が大きく、また、構造的に大きな容積を必要とするなどの問題があった。
このため、熱電子ではなく冷電子を利用できるようにして、全体としてエネルギー消費量を低減させ、しかも、デバイス自体を小形化した平面型のディスプレイが求められ、更に、近年では、そのような平面型ディスプレイに高速応答性と高解像度とを実現することも強く求められている。
このような冷電子を利用する平面型ディスプレイの構造としては、高真空の平板セル中に、微小な電子放出素子をアレイ状に配したものが有望視されている。そして、そのために使用する電子放出素子として、電界放射現象を利用した電界放射型の電子放出素子が注目されている。この電界放射型の電子放出素子は、物質に印加する電界の強度を上げると、その強度に応じて物質表面のエネルギー障壁の幅が次第に狭まり、電界強度が10V/cm以上の強電界となると、物質中の電子がトンネル効果によりそのエネルギー障壁を突破できるようになり、そのため、物質から電子が放出されるという現象を利用している。
この場合、電場がポアッソンの方程式に従うために、電子を放出する部材(エミッタ)に電界が集中する部分を形成すると、比較的低い引き出し電圧で効率的に冷電子の放出を行うことができる。
このような電界放射型の電子放出素子の一般的なものとしては、図4に示すように、先端が尖った円錐形の電子放出素子を例示することができる(例えば、非特許文献1参照)。この素子においては、絶縁性基板41上に導電層42、絶縁層43及びゲート電極44が順次積層されており、その絶縁層43及びゲート電極44には開口部Aが形成され、それによって導電層42が露出している。そして、開口部A内の導電層42上には、少なくともゲート電極44に接触しないように、点状突起を有する円錐形状のエミッタ45が形成されている。このような円錐形エミッタとしては、スピント型エミッタが広く知られている。
スピント型エミッタを備えた電子放出素子の製造例を、図5を参照して説明する。
まず、図5(a)に示すように、予め導電層52が形成された絶縁性基板51上に、絶縁層53及びゲート電極54をスパッタ法又は真空蒸着法等により順次成膜する。続いて、フォトリソグラフィー法と反応性イオンエッチング法(RIE)とを利用して絶縁層53及びゲート電極54の一部を、導電層52が露出するまで、円形の孔(ゲート孔)が開口するようにエッチングする。
次に、図5(b)に示すように、斜方蒸着により剥離層55をゲート電極54上面と側面にのみ形成する。剥離層55の材料としては、Al、MgO等が多く使用されている。
続いて、図5(c)に示すように、全面に、即ち導電層52及び剥離層55上に、その垂直な方向から通常の異方性蒸着により、エミッタ56用の金属材料を蒸着する。このとき、蒸着の進行につれて、ゲート孔の開口径が狭まると同時に導電層52上に円錐形のエミッタ56が自己整合的に形成される。蒸着は、最終的にゲート孔が閉じるまで行なう。エミッタの材料としては、Mo、Ni等を使用している。
最後に、図5(d)に示すように、剥離層材55をエッチングにより剥離し、必要に応じてゲート電極54をパターニングする。これによりスピント型エミッタを備えた電子放出素子が得られる。
一方、半導体集積回路製造技術を応用して製造されるシリコンエミッタもまた広く知られている。このようなシリコンエミッタを備えた電子放出素子の製造例を、図6(a)〜(e)を参照して説明する。
まず、図6(a)に示すように、単結晶シリコン基板61を熱酸化して表面に酸化シリコン層を形成し、この酸化シリコン層をフォトリソグラフィー法を利用して円形にパターニングすることにより、円形のエッチングマスク用酸化シリコン層62を形成する。この酸化シリコン層62は、後述するように、リフトオフ材としても機能する。なお、酸化シリコン層62の径はほぼゲート径に相当する。
次に、図6(b)に示すように、酸化シリコン層62をエッチングマスクとして用いて、サイドエッチレートの高い条件の反応性イオンエッチング法(RIE)によりシリコン基板61をエッチングし、エミッタ63を形成する。
続いて、図6(c)に示すように、熱酸化によりシリコン基板61及びエミッタ63の表面にエミッタ先端先鋭化用酸化シリコン層64を形成する。この酸化シリコン層64の形成時に発生する応力により、酸化シリコン層64の内側のエミッタ63の先端が容易に尖鋭化される。
そして、図6(d)に示すように、異方性蒸着法により絶縁層65、ゲート電極66を積層する。
最後に、図6(e)に示すように、リフトオフ材としても機能するエッチングマスク用酸化シリコン層62をエッチングによりリフトオフし、更に、エミッタ63の表面の酸化シリコン層64をエッチング除去する。そして、必要に応じてゲート電極66をパターニングする。これにより、シリコンエミッタを備えた電子放出素子が得られる。
しかしながら、上述したスピント型エミッタならびにシリコンエミッタにおいては、いずれもエミッタ材料である金属、シリコン又はそれらの化合物は、正の電子親和力(PEA;Positive Electron Affinity)を有するため、電子放出能が低く、エミッタ部への電界集中を行うことが不可欠であった。そのため、それらのエミッタ材料表面から電子を放出させるためには、電子放出部の曲率半径をできるだけ小さくする必要があり、上記に示したように、エミッタに微細加工を施し、放出部の先端形状をコーン型として、その先端の曲率半径を数ナノメーター以下とすることが不可欠であった。
更に、ディスプレイ用等の電子源として応用するためには、上記のような微細加工を施して得られるエミッタを多数作製し、アレイ状に配置する必要がある。しかしながら、超精密加工が必要であるため、構造的欠陥が生じやすく、大面積に均一に作製することは容易ではなく、歩留まりが低下する上に、欠陥検査等も不可欠となり、製造コストが高くなるという問題があった。
C. A. Spindt : J. Appl. Phys., 39, 3504 (1968) K. Betsui: Tech. Dig. IVMC. , (1991) p26
本発明は、上記問題点を考慮してなされ、極微細加工を要する微細構造を持たない簡単な構造であり、かつ簡便な製造工程により形成することの可能な、ダイヤモンドエミッタアレイおよびその製造方法を提供することを目的とする。
本発明者は、ダイヤモンド膜表面に水素及び酸素を化学吸着させて、水素終端面と酸素終端面を得た場合の表面物性(仕事関数、電子親和力)について詳細に検討した結果、水素終端面では仕事関数が小さく、かつ負の電子親和力(NEA)を有すること、一方、酸素終端面では仕事関数が大きく、かつ正の電子親和力(PEA)を有することを、実験により見出した。このような物性は、ダイヤモンド膜表面に化学吸着された水素及び酸素の電子供与性あるいは電子吸引性に基づくものと考えることが出来る。即ち、ダイヤモンド膜表面の水素終端部は、電子放出能が非常に高く、何ら高電界を必要とせずに電子の放出が可能である。
従って、ダイヤモンド膜の表面を水素のような電子供与基で終端した部分と、電子供与基を含まない部分又は酸素のような電子吸引基で終端した部分に分離して形成することで、電子放出能が高い部分と低い部分を、同一材料で同一平面上に形成することが可能である。また、そのパターンは、自在に制御して作製することが可能であるため、アレイ構造を形成することでマトリクス駆動も可能な、面電子源を構成することができる。
本発明は、このような知見に基づきなされたものである。
即ち、本発明の第1の態様は、電界を印加することによって材料表面より電子を放出する、複数の電界放射型の電子放出素子をアレイ状に配置したフィールドエミッタアレイであって、前記電子放出素子は、基体とこの基体上に形成されたダイヤモンド膜とを備え、前記ダイヤモンド膜の表面に電子供与基終端部と電子供与基不存在部又は電子吸引基終端部が相互に分離して形成されていることを特徴とするダイヤモンドエミッタアレイを提供する。
以上のように構成される本発明の第1の態様に係るダイヤモンドエミッタアレイでは、ダイヤモンド膜の表面に電子供与基終端部と電子供与基不存在部又は電子吸引基終端部が相互に分離して形成されるという非常に単純な構造で、従来の構造のように、ゲート電極を必要とせず、また、エミッタを先鋭化することなく、平面状の電子供与基終端部から低い引出し電圧で電子を放出させることが出来る。そのため、高性能のダイヤモンドエミッタアレイを低コストで得ることが出来る。その結果、フラットパネルディスプレイに適用した場合に、高速、高精細度の画像を低消費電力で得ることが可能となる。
本発明の第1の態様に係るダイヤモンドエミッタアレイにおいて、ダイヤモンド膜の表面の電子供与基終端部と電子供与基不存在部又は電子吸引基終端部は、ライン状に交互に配置され、ストライプ状のパターンを形成することが出来る。
また、電子供与基を、水素基、炭化水素基及び水酸基からなる群から選ばれた1種とし、電子吸引基を、酸素基又はハロゲン基とすることが出来る。即ち、電子を放出する電子供与基終端部を水素終端面、電子を放出しない電子供与基終端部を酸素又はハロゲン終端面とすることが出来る。
ダイヤモンドの水素終端面は導電性を示すことが知られており、この性質を利用することにより、ダイヤモンド表面の水素終端部分では、高い電子放出能だけではなく、導電性も付与されているため、エミッタアレイにおける配線も兼ねることができる。したがって、エミッタ配線として金属膜等による良導体による配線を設ける必要がない。
本発明の第2の態様は、基体上にダイヤモンド膜を形成する工程、前記ダイヤモンド膜の表面に所定パターンのマスクを設ける工程、前記ダイヤモンド膜の前記マスクから露出する部分を処理して電子供与基不存在面又は電子吸引基終端面とする工程、及び前記マスクを除去する工程を具備することを特徴とするダイヤモンドエミッタアレイの製造方法を提供する。
以上のように構成される本発明の第2の態様に係るダイヤモンドエミッタアレイの製造方法では、ダイヤモンド膜の表面にマスクを介して処理して、処理面を電子供与基不存在面又は電子吸引基終端面に変換するという簡単な工程で、ミクロンオーダーあるいはナノオーダーの微細なパターンの電子供与基終端面、即ち電子放出部を極めて簡単に形成することが出来る。そのため、高性能のダイヤモンドエミッタアレイを低コストで製造することが出来、その結果、高速、高精細度の画像を低消費電力で得ることが可能なフラットパネルディスプレイを製造することが出来る。
この場合、基体上にダイヤモンド膜を形成する工程の後、ダイヤモンド膜に電子供与基終端面を形成する工程を更に具備する構成とすることが出来る。
本発明の第3の態様は、基体上に、電子供与基不存在面又は電子吸引基終端面を有するダイヤモンド膜を形成する工程、前記ダイヤモンド膜の電子供与基不存在面又は電子吸引基終端面に所定パターンのマスクを設ける工程、 前記ダイヤモンド膜の前記マスクから露出する電子供与基不存在面又は電子吸引基終端面の部分を処理して電子供与基終端面とし、前記マスクで覆われた部分に所定のパターンの電子供与基不存在面又は電子吸引基終端面を残す工程、及び前記マスクを除去する工程を具備することを特徴とするダイヤモンドエミッタアレイの製造方法を提供する。
以上のように構成される本発明の第3の態様に係るダイヤモンドエミッタアレイの製造方法も、上述した発明の第2の態様に係るダイヤモンドエミッタアレイの製造方法と同様の作用で、同様の効果を得ることが出来る。
本発明の第2及び第3の態様に係るダイヤモンドエミッタアレイの製造方法において、 電子供与基終端面は水素終端面であり、被処理面を、水素、炭化水素、水酸基、メトキシ基、アルコール類、及び水蒸気からなる群から選ばれた少なくとも1種のガス雰囲気中でプラズマ処理することにより得ることが出来る。
また、電子吸引基終端面は酸素又はハロゲン終端面であり、被処理面を、酸素系ガスを含むガス雰囲気で加熱するか、酸化性溶液に浸漬するか、又はハロゲン系ガスを含むガス雰囲気で加熱することにより得ることが出来る。
また、マスクを設ける工程は、被処理面にレジストパターンを形成すること、又は被処理面に金属マスク若しくはステンシルマスクを載置することにより行うことが出来る。前者のレジストパターンを形成する方法では、マスクがダイヤモンド膜と密着しているため、境界の明確なパターンを得ることが出来るという利点があり、後者の金属マスク若しくはステンシルマスクを載置する方法では、より工程の簡略化が可能であるという利点がある。
本発明の第2及び第3の態様において、所定パターンは、ストライプパターンとすることが出来る。
本発明によると、ダイヤモンド膜表面の処理により表面の化学吸着構造を制御することで、即ち、水素のような電子供与基終端構造では高い電子放出能と導電性を示し、一方、酸素のような電子吸引基終端構造では低い電子放出能と絶縁性を示すというダイヤモンド材料特有の構造制御と物性を利用し、これによって、同一材料表面上で電子放出能の異なる表面を得ることが可能となり、さらには配置を制御することにより、用途に応じたエミッタアレイを構成することが出来る。
従って、微構造の作製、制御、及びゲート電極並びに配線の形成が不要であるため、単純な構造であり、素子欠陥が生じず、かつ簡便な工程で作製できるため、低コストで、更にダイヤモンドのNEA特性を利用した高性能の電子放出素子およびアレイを得ることができる。また、フラットパネルディスプレイに応用した場合にも、高速、高精細度の画像が、低消費電力で得ることが可能となる。
以下、発明を実施するための最良の形態について説明する。
図1は、本発明の一実施形態に係るダイヤモンドエミッタアレイを示す断面図である。図1に示すように、このダイヤモンドエミッタアレイは、基体1上にダイヤモンド膜2が積層された構造を有する。そして、ダイヤモンド膜上には、電子供与基終端部1Aと電子供与基不存在部又は電子吸引基終端部分1Bが分離して形成されている。
本発明の一実施形態に係るダイヤモンドエミッタアレイにおいて、基体1は、ダイヤモンドエミッタアレイの支持基板として用いられている。このような基板としては、ダイヤモンド基板、シリコン基板、金属基板、ガラス基板、セラミックス基板、石英基板などを使用することができる。
ダイヤモンド膜2は、単結晶、多結晶、ナノ結晶からなるダイヤモンドあるいはダイヤモンド状炭素から構成することができる。また、不純物をドープしたダイヤモンド膜を用いることもできる。
ダイヤモンド膜表面の電子供与基終端部分1Aは、電子供与基を化学吸着した構造であり、電子放出能が高く、かつ導電性の高い物性を示す。電子供与基としては、水素基、炭化水素基、水酸基を挙げることができ、これらの基を化学吸着することにより、電子放出能及び導電性付与性能が良好な水素終端面が得られる。
このような水素終端面は、ダイヤモンド膜表面を、水素、炭化水素、水酸基、メトキシ基、アルコール類、及び水蒸気等のガス雰囲気中でプラズマ処理することにより得ることが出来る。なお、炭化水素としては、メタン、エタン等が好ましい。また、アルコール類としては、メタノール、エタノールが好ましい。
なお、ダイヤモンド膜は、水素及び炭化水素を原料ガスとするプラズマCVDで得ることが出来るが、この場合、表面にはある程度水素終端面が形成されている。従って、この場合には、ダイヤモンド膜に特別な水素終端を行う必要がない場合もある。
ダイヤモンド膜表面の電子供与基不存在部又は電子吸引基終端部1Bは、何ら終端基を有していないダイヤモンド面であるか、又は電子吸引基を化学吸着した構造であり、電子放出能が低く、かつ導電性の低い物性を示す。電子吸引基としては、酸素、ハロゲンを挙げることができ、これらの基を化学吸着することにより、電子吸引能及び絶縁性付与性能を有する酸素又はハロゲン終端面が得られる。
このような酸素又はハロゲン終端面は、ダイヤモンド膜表面を、酸素系ガス又はハロゲン系ガスを含むガス雰囲気で加熱するか、又は酸化性もしくはハロゲン化性溶液に浸漬することにより得ることが出来る。
ハロゲンとしては、フッ素、塩素を挙げることが出来る。また、酸素系ガスとしては、酸素、オゾン、窒素酸化物(NO、NO、NO)、過酸化水素(H)を、ハロゲン系ガスとしては、CF、SF、Clを挙げることが出来る。また、酸化性溶液としては、硝酸、過酸化水素水、次亜塩素酸、二クロム酸、過マンガン酸を挙げることが出来る。
以上のような処理方法で、ダイヤモンド膜表面に、水素終端面を所定のパターンで形成する際には、ダイヤモンド膜表面を所定のパターンのマスクを介して処理することにより水素終端面を形成する場合と、最初に全面に水素終端面を形成した後に所定のパターンのマスクを介して処理することにより酸素又はハロゲン終端面を形成する場合と、最初に全面に酸素又はハロゲン終端面を形成した後に所定のパターンのマスクを介して処理することにより水素終端面を形成する場合とがある。
エミッタアレイにおいては、原理上、電子放出面と電子を放出しない面とがあればよいので、水素終端面がパターン状に存在していれば、必ずしも酸素又はハロゲン終端面を形成しなくてもよい。ただし、上述したように、ダイヤモンド膜はその成膜方法により既に全面に水素終端面が存在している場合がある。この場合、水素終端面からの水素の脱着は非常に困難であるため、電子放出を望まない部分の不要な水素終端面を置換反応により部分的に酸素又はハロゲン終端面に変換する必要がある。或いは、あらかじめダイヤモンド膜の全面を酸素又はハロゲン終端面とする必要がある。
いずれの場合にも、マスクとしては、レジストパターン、又は金属マスク若しくはステンシルマスクを用いることが出来る。レジストとしては、有機レジストでも無機レジストでもよい。
以下に、本発明のダイヤモンドエミッタを製造する実施例を示し、本発明をより具体的に説明する。
実施例1
本実施例では、図2を参照して、全面に水素終端面を形成した後に所定のパターンのマスクを介した処理により酸素又はハロゲン終端面を形成する例について示す。
まず、図2(a)に示すように、シリコン基板21上にマイクロ波プラズマCVD法により、ダイヤモンド膜22を成膜した。
マイクロ波プラズマCVDの条件は、下記の通りである。
原料ガス:メタン(50sccm)、水素(450sccm)、
基板温度:820℃
反応圧力:80Torr
MWパワー:2.5kW
膜厚:1μm。
ダイヤモンド膜22を成膜した後、同じマイクロ波プラズマCVD装置を用い、ダイヤモンド膜22の表面に対し、直ちに水素プラズマ処理を行った。その条件は、下記の通りである。
原料ガス:水素(500sccm)、
基板温度:820℃
反応圧力:80Torr
MWパワー:2.5kW
時間:5分。
微小領域XPS分析の結果により、水素プラズマ処理を行ったダイヤモンド膜22の表面には、酸素が吸着していないことを確認した。
続いて、図2(b)に示すように、フォトレジストを2μmの膜厚で塗布後、フォトリソグラフィー法によりレジストパターン23を形成した。ここで、ラインピッチ100μm、レジスト部の幅は80μmとした。
次いで、図2(c)に示すように、露出するダイヤモンド膜22に表面に対し、高周波を用いて酸素プラズマ処理を行った。プラズマ処理条件は下記の通りである。
原料ガス:酸素(100sccm)、
基板温度:室温
反応圧力:0.1Torr
高周波パワー:300W
時間:3分。
微小領域XPS分析の結果より、酸素プラズマ処理を行ったダイヤモンド表面には、酸素が吸着していることを確認した。
次に、図2(d)に示すように、専用剥離液を用い、レジストパターン23を剥離し、ダイヤモンドエミッタアレイを得た。
このようにして作製されたダイヤモンドエミッタアレイの表面から1mmのギャップを隔てて、アノード(図示せず)を設置し、アノードに電圧を印加して電子放出特性を確認したところ、10Vのアノード電圧を印加することで、水素終端部分からのみ電子が放出されることが確認された。
実施例2
本実施例では、図3を参照して、全面に酸素又はハロゲン終端面を形成した後に所定のパターンのマスクを介した処理により水素終端面を形成する例について示す。
まず、図3(a)に示すように、シリコン基板31上にマイクロ波プラズマCVD法により、ダイヤモンド膜32を成膜した。
マイクロ波プラズマCVDの条件は下記の通りである。
原料ガス:メタン(50sccm)、水素(450sccm)、
基板温度:820℃
反応圧力:80Torr
MWパワー:2.5kW
膜厚:1μm。
続いて、ダイヤモンド膜32の表面に対し、高周波を用いて酸素プラズマ処理を行った。プラズマ処理条件は下記の通りである。
原料ガス:酸素(100sccm)
基板温度:室温
反応圧力:0.1Torr
高周波パワー:300W
時間:3分。
微小領域XPS分析の結果により、酸素プラズマ処理を行ったダイヤモンド膜32の表面には、酸素が吸着していることを確認した。
続いて、図3(b)に示すように、フォトレジストを2μmの膜厚で塗布して後、フォトリソグラフィー法によりレジストパターン33を形成した。ここで、ラインピッチ100μm、レジスト部の幅を20μmとした。
次いで、図3(c)に示すように、露出したダイヤモンド膜32の表面に対し、高周波を用いて水素プラズマ処理を行った。プラズマ処理条件は下記の通りである。
原料ガス:水素(100sccm)
基板温度:室温
反応圧力:0.1Torr
高周波パワー:300W
時間:3分。
微小領域XPS分析の結果により、水素プラズマ処理を行ったダイヤモンド表面には、酸素が吸着していないことを確認した。
次に、図3(d)に示すように、専用剥離液を用いてレジストを剥離し、ダイヤモンドエミッタアレイを得た。
このようにして作製したダイヤモンドエミッタアレイの表面から1mmのギャップを隔ててアノード(図示せず)を設置し、アノードに電圧を印加して電子放出特性を確認したところ、10Vのアノード電圧の印加で、水素終端部分からのみ電子が放出されることが確認された。
本発明のダイヤモンドエミッタアレイは、光プリンタ、電子顕微鏡、電子ビーム露光装置などの電子発生源や電子銃として、あるいは照明ランプの超小型照明源として、更には、平面ディスプレイを構成するアレイ状のフィールドエミッタアレイの面電子源として、有用に適用することが出来る。
本発明の一実施形態に係るダイヤモンドエミッタアレイを示す模式図である。 実施例1に示すダイヤモンドエミッタアレイの製造工程を示す断面図である。 実施例2に示すダイヤモンドエミッタアレイの製造工程を示す断面図である。 従来の電子放出素子を示す断面図である。 従来のスピント型エミッタを備えた電子放出素子の製造工程を示す断面図である。 従来のシリコンエミッタを備えた電子放出素子の製造工程を示す断面図である。
符号の説明
1,21,31,41,51,61…基体、2,22,32…ダイヤモンド膜、23,33…レジストパターン、42,52,62・・・導電層、43,53,65・・・絶縁層、44,54,66・・・ゲート電極、62・・・エッチングマスク用酸化シリコン層、64・・・先端先鋭化用酸化シリコン層。

Claims (10)

  1. 電界を印加することによって材料表面より電子を放出する、複数の電界放射型の電子放出素子をアレイ状に配置したフィールドエミッタアレイであって、前記電子放出素子は、基体とこの基体上に形成されたダイヤモンド膜とを備え、前記ダイヤモンド膜の表面に電子供与基終端部と電子供与基不存在部又は電子吸引基終端部が相互に分離して形成されていることを特徴とするダイヤモンドエミッタアレイ。
  2. 前記ダイヤモンド膜の表面の電子供与基終端部と電子供与基不存在部又は電子吸引基終端部が、ライン状に交互に配置され、ストライプ状のパターンを形成していることを特徴とする請求項1に記載のダイヤモンドエミッタアレイ。
  3. 前記電子供与基が、水素基、炭化水素基及び水酸基からなる群から選ばれた1種であり、前記電子吸引基が、酸素基又はハロゲン基であることを特徴とする請求項1又は2に記載のダイヤモンドエミッタアレイ。
  4. 基体上にダイヤモンド膜を形成する工程、
    前記ダイヤモンド膜の表面に所定パターンのマスクを設ける工程、
    前記ダイヤモンド膜の前記マスクから露出する部分を処理して電子供与基不存在面又は電子吸引基終端面とする工程、及び
    前記マスクを除去する工程
    を具備することを特徴とするダイヤモンドエミッタアレイの製造方法。
  5. 前記基体上にダイヤモンド膜を形成する工程の後、前記ダイヤモンド膜の表面に電子供与基終端面を形成する工程を更に具備することを特徴とする請求項4に記載のダイヤモンドエミッタアレイの製造方法。
  6. 基体上に、電子供与基不存在面又は電子吸引基終端面を有するダイヤモンド膜を形成する工程、
    前記ダイヤモンド膜の電子供与基不存在面又は電子吸引基終端面に所定パターンのマスクを設ける工程、
    前記ダイヤモンド膜の前記マスクから露出する電子供与基不存在面又は電子吸引基終端面面の部分を処理して電子供与基終端面とし、前記マスクで覆われた部分に所定のパターンの電子供与基不存在面又は電子吸引基終端面を残す工程、及び
    前記マスクを除去する工程
    を具備することを特徴とするダイヤモンドエミッタアレイの製造方法。
  7. 前記電子供与基終端面は水素終端面であり、ダイヤモンド膜の全面又は前記マスクから露出する部分を、水素、炭化水素、水酸基、メトキシ基、アルコール類、及び水蒸気からなる群から選ばれた少なくとも1種のガス雰囲気中でプラズマ処理することにより得られる請求項4〜6のいずれかに記載のダイヤモンドエミッタアレイの製造方法。
  8. 電子吸引基終端面は酸素又はハロゲン終端面であり、前記ダイヤモンド膜の全面又は前記マスクから露出する部分を、酸素系ガスを含むガス雰囲気で加熱するか、酸化性溶液に浸漬するか、又はハロゲン系ガスを含むガス雰囲気で加熱することにより得られる請求項5〜7のいずれかに記載のダイヤモンドエミッタアレイの製造方法。
  9. 前記マスクを設ける工程は、前記ダイヤモンド膜の表面にレジストパターンを形成すること、又は前記ダイヤモンド膜の表面に金属マスク若しくはステンシルマスクを載置することからなる請求項4〜8のいずれかに記載のダイヤモンドエミッタアレイの製造方法。
  10. 前記所定パターンがストライプパターンであることを特徴とする請求項4〜9のいずれかに記載のダイヤモンドエミッタアレイの製造方法。
JP2004322775A 2004-11-05 2004-11-05 ダイヤモンドエミッタアレイの製造方法 Expired - Fee Related JP5013155B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004322775A JP5013155B2 (ja) 2004-11-05 2004-11-05 ダイヤモンドエミッタアレイの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004322775A JP5013155B2 (ja) 2004-11-05 2004-11-05 ダイヤモンドエミッタアレイの製造方法

Publications (2)

Publication Number Publication Date
JP2006134723A true JP2006134723A (ja) 2006-05-25
JP5013155B2 JP5013155B2 (ja) 2012-08-29

Family

ID=36728065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004322775A Expired - Fee Related JP5013155B2 (ja) 2004-11-05 2004-11-05 ダイヤモンドエミッタアレイの製造方法

Country Status (1)

Country Link
JP (1) JP5013155B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009008399A1 (ja) * 2007-07-06 2009-01-15 National Institute Of Advanced Industrial Science And Technology 電子源

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09265892A (ja) * 1996-03-27 1997-10-07 Matsushita Electric Ind Co Ltd 電子放出素子及びその製造方法
JPH10208620A (ja) * 1997-01-24 1998-08-07 Hitachi Ltd 薄膜電子源
JPH11111162A (ja) * 1997-10-02 1999-04-23 Nec Corp 電界放射冷陰極の製造方法
JP2001118488A (ja) * 1999-10-14 2001-04-27 Nec Corp 冷陰極装置
JP2002015658A (ja) * 2000-06-30 2002-01-18 Toshiba Corp 電界放出型冷陰極装置及びその製造方法、並びに真空マイクロ装置
JP2003031109A (ja) * 2001-07-16 2003-01-31 Kobe Steel Ltd ダイヤモンド電子源
JP2003188191A (ja) * 1995-11-17 2003-07-04 Tokyo Gas Co Ltd 水素終端ダイヤモンドデプレッション型mesfetおよび該デプレッション型mesfetの製造方法
JP2004176132A (ja) * 2002-11-27 2004-06-24 Toppan Printing Co Ltd ナノダイヤモンド膜及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188191A (ja) * 1995-11-17 2003-07-04 Tokyo Gas Co Ltd 水素終端ダイヤモンドデプレッション型mesfetおよび該デプレッション型mesfetの製造方法
JPH09265892A (ja) * 1996-03-27 1997-10-07 Matsushita Electric Ind Co Ltd 電子放出素子及びその製造方法
JPH10208620A (ja) * 1997-01-24 1998-08-07 Hitachi Ltd 薄膜電子源
JPH11111162A (ja) * 1997-10-02 1999-04-23 Nec Corp 電界放射冷陰極の製造方法
JP2001118488A (ja) * 1999-10-14 2001-04-27 Nec Corp 冷陰極装置
JP2002015658A (ja) * 2000-06-30 2002-01-18 Toshiba Corp 電界放出型冷陰極装置及びその製造方法、並びに真空マイクロ装置
JP2003031109A (ja) * 2001-07-16 2003-01-31 Kobe Steel Ltd ダイヤモンド電子源
JP2004176132A (ja) * 2002-11-27 2004-06-24 Toppan Printing Co Ltd ナノダイヤモンド膜及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009008399A1 (ja) * 2007-07-06 2009-01-15 National Institute Of Advanced Industrial Science And Technology 電子源
JP2009016252A (ja) * 2007-07-06 2009-01-22 National Institute Of Advanced Industrial & Technology 電子源

Also Published As

Publication number Publication date
JP5013155B2 (ja) 2012-08-29

Similar Documents

Publication Publication Date Title
US20040043219A1 (en) Pattern forming method for carbon nanotube, and field emission cold cathode and method of manufacturing the cold cathode
KR20030059291A (ko) 카본 나노튜브의 패턴 형성 방법 및 전계 방출형 냉음극과그 제조 방법
JP3255960B2 (ja) 冷陰極エミッタ素子
JP2001180920A (ja) ナノチューブの加工方法及び電界放出型冷陰極の製造方法並びに表示装置の製造方法
JP3436219B2 (ja) カーボン材料とその製造方法、及びそれを用いた電界放出型冷陰極
JP2006294387A (ja) ナノカーボンエミッタ及びその製造方法
US20090140626A1 (en) Vacuum channel transistor and manufacturing method thereof
TW505938B (en) Method of providing uniform emission current
JP2007257994A (ja) 電界電子放出装置およびその製造方法
JP5013155B2 (ja) ダイヤモンドエミッタアレイの製造方法
JP4590631B2 (ja) フィールドエミッタアレイ及びその製造方法
JP2001291465A (ja) 冷陰極及びその製造方法
KR100762590B1 (ko) 탄소나노튜브를 이용한 전계방출형 표시소자 및 그 제조방법
JP2006351410A (ja) 電子放出素子
EP1003196A1 (en) Carbon material, method for manufacturing the same material, field-emission type cold cathode using the same material and method for manufacturing the same cathode
CN113675057B (zh) 一种自对准石墨烯场发射栅极结构及其制备方法
JP3622406B2 (ja) 冷電子放出素子及びその製造方法
KR100543959B1 (ko) 쉘 형상의 탄소 미세입자를 이용하여 전계 방출을유도하는 방법
JP2009146751A (ja) 電子放出素子、電子源、および、画像表示装置
JP2007299697A (ja) 電子放出素子及びその製法
JP4371976B2 (ja) 電界電子放出装置
KR100372168B1 (ko) 삼극형 탄소나노튜브의 전계 방출 표시소자의 제조방법
JP2000311589A (ja) 電子放出素子の製造方法
TWI385697B (zh) 製備場發射裝置之陰極板之方法
JP4603436B2 (ja) 電子放出素子、電界放出陰極及び表示装置並びに電子放出素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120523

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees