JP2006120736A - キャビティ型電子部品モジュール、その製造方法及びその実装方法 - Google Patents

キャビティ型電子部品モジュール、その製造方法及びその実装方法 Download PDF

Info

Publication number
JP2006120736A
JP2006120736A JP2004304721A JP2004304721A JP2006120736A JP 2006120736 A JP2006120736 A JP 2006120736A JP 2004304721 A JP2004304721 A JP 2004304721A JP 2004304721 A JP2004304721 A JP 2004304721A JP 2006120736 A JP2006120736 A JP 2006120736A
Authority
JP
Japan
Prior art keywords
electronic component
base substrate
cavity
type electronic
component module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004304721A
Other languages
English (en)
Inventor
Asako Kato
朝子 加藤
Hidenori Takahashi
英紀 高橋
Akihiko Kikuchi
彰彦 菊池
Takashi Itagaki
隆 板垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2004304721A priority Critical patent/JP2006120736A/ja
Publication of JP2006120736A publication Critical patent/JP2006120736A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】ベース基板上の電子部品と外部回路基板との間における電気伝導率を増大させることができるキャビティ型電子部品モジュールを提供する。
【解決手段】外部回路基板に接合される嵩上げ基板14は、ベース基板10の一主面10aから突出した状態でベース基板10に接合されており、ベース基板10の一主面10a上に電子部品チップ12を実装するためのキャビティ部16を形成している。嵩上げ基板14の外周部には複数のキャスタレーション18が間隔をおいて形成されており、このキャスタレーション18の各々にはんだ20が盛られていることで、嵩上げ基板14とベース基板10とが電気的かつ機械的に接合されている。
【選択図】図1

Description

本発明は、ベース基板の一主面上にキャビティ部が形成され、電子部品がキャビティ部の位置にてベース基板の一主面上に実装されたキャビティ型電子部品モジュール、その製造方法及びその実装方法に関する。
この種のキャビティ型電子部品モジュールの従来例が下記特許文献1に開示されている。特許文献1においては、電子部品を実装するためのベース基板と、外部回路基板への接続部及びキャビティ部を形成するための嵩上げ基板とを、異方導電性フィルムで電気的且つ機械的に接合している。この電子部品モジュールの製造工程においては、ベース基板には、嵩上げ基板との接合前に予め電子部品を実装する。これによって、キャビティ側に封止樹脂等を使用したりディスペンサ方式等の工数のかかる工程を採用することなく、電子部品の高密度実装、コスト低減、及び信頼性向上を図っている。
その他にも、特許文献2のキャビティ型電子部品モジュールが開示されている。
特開2002−93933号公報 特開2000−114436号公報
特許文献1のキャビティ型電子部品モジュールにおいては、ベース基板と嵩上げ基板とを、異方導電性フィルムで電気的且つ機械的に接合している。異方導電性フィルムは電気伝導率が小さいため、特許文献1においては、ベース基板と嵩上げ基板との間における電気伝導率が低下してしまい、キャビティ型電子部品モジュールを外部回路基板に実装したときに、ベース基板上の電子部品と外部回路基板との間における電気伝導率が低下してしまうという問題点がある。
本発明は、ベース基板上の電子部品と外部回路基板との間における電気伝導率を増大させることができるキャビティ型電子部品モジュール、その製造方法及びその実装方法を提供することを目的とする。
本発明に係るキャビティ型電子部品モジュールは、ベース基板と、ベース基板の一主面から突出した状態でベース基板に接合されていることにより、ベース基板の一主面上にキャビティ部を形成する嵩上げ部品と、キャビティ部の位置にてベース基板の一主面上に実装された電子部品と、を有し、ベース基板の一主面を外部回路基板の実装面に対向させて、嵩上げ部品を外部回路基板に接合することにより、外部回路基板に実装可能なキャビティ型電子部品モジュールであって、嵩上げ部品とベース基板とが、はんだにより接合されていることを要旨とする。
本発明においては、嵩上げ部品とベース基板とが電気伝導率の高いはんだにより接合されていることで、嵩上げ部品とベース基板との間における電気伝導率を増大させることができる。その結果、キャビティ型電子部品モジュールを外部回路基板に実装したときに、ベース基板上の電子部品と外部回路基板との間における電気伝導率を増大させることができる。
本発明に係るキャビティ型電子部品モジュールにおいて、嵩上げ部品の外周部にキャスタレーションが形成されており、このキャスタレーションにはんだが盛られていることにより、嵩上げ部品とベース基板とが接合されているものとすることもできる。こうすれば、嵩上げ部品とベース基板との接合部のはんだフィレットを確認することが容易となるため、キャビティ型電子部品モジュールの信頼性を向上させることができる。
本発明に係るキャビティ型電子部品モジュールにおいて、嵩上げ部品は、ベース基板の一主面上に実装された電子部品の周囲を取り囲むものとすることもできる。
本発明に係るキャビティ型電子部品モジュールにおいて、ベース基板の一主面上に実装された電子部品は、はんだによりベース基板に接合されているものとすることもできる。こうすれば、嵩上げ部品をベース基板にはんだにより接合する工程と、電子部品をベース基板の一主面上にはんだにより接合する工程とを、同一の製造装置を用いて行うことができる。
本発明に係るキャビティ型電子部品モジュールを製造する方法において、嵩上げ部品をベース基板にはんだにより接合するとともに、電子部品をベース基板の一主面上にはんだにより接合するはんだ接合工程を含むものとすることもできる。こうすれば、キャビティ型電子部品モジュールの生産性を向上させることができる。
本発明に係るキャビティ型電子部品モジュールを外部回路基板に実装する方法において、ベース基板の一主面を外部回路基板の実装面に対向させて、嵩上げ部品をキャスタレーションの形成位置にて外部回路基板にはんだにより接合することで、キャビティ型電子部品モジュールを外部回路基板に実装するものとすることもできる。こうすれば、嵩上げ部品と外部回路基板との接合部のはんだフィレットを確認することが容易となるため、キャビティ型電子部品モジュールを外部回路基板に実装したときの信頼性を向上させることができる。
以下、本発明を実施するための形態(以下実施形態という)を図面に従って説明する。
図1,2は、本発明の実施形態に係るキャビティ型電子部品モジュールの構成の概略を示す図であり、図1(A)は断面図を示し、図1(B)は下面図を示し、図2は斜視図を示す。本実施形態に係るキャビティ型電子部品モジュール30は、ベース基板10、電子部品チップ12、及び嵩上げ基板14を備えている。
嵩上げ基板14は、ベース基板10の一主面10aから突出した状態でベース基板10に接合されていることにより、ベース基板10の一主面10a上にキャビティ部16を形成している。そして、複数の電子部品チップ12が、このキャビティ部16の位置にて図示しない配線パターンが形成されたベース基板10の一主面10a上に実装されている。
ここでの嵩上げ基板14の高さは、ベース基板10の一主面10a上に実装された電子部品チップ12の高さより高く設定されている。そして、嵩上げ基板14の形状の一例は、この電子部品チップ12(キャビティ部16)の周囲を取り囲む枠形状である。ただし、嵩上げ基板14を複数に分割した状態でベース基板10に接合することもできる。
なお、図1,2では図示を省略しているが、ベース基板10の一主面10aの裏面10b上にも電子部品チップ12を実装することで、本実施形態に係るキャビティ型電子部品モジュール30を両面実装型の電子部品モジュールとして構成することができる。これによって、電子部品チップ12の高密度実装を実現することができる。
本実施形態においては、嵩上げ基板14の外周部に複数のキャスタレーション18が間隔をおいて形成されており、このキャスタレーション18の各々にはんだ20が盛られている。これによって、嵩上げ基板14とベース基板10とがはんだ20により電気的かつ機械的に接合されている。このように、嵩上げ基板14とベース基板10との電気的接合にはんだ20を用いることで、嵩上げ基板14とベース基板10との間における電気伝導率を増大させる(電気抵抗を減少させる)ことができる。さらに、キャスタレーション18の形成位置にてはんだ20による接合を行うことで、嵩上げ基板14とベース基板10との接合部のはんだフィレットを目視で確認することが容易となる。
そして、本実施形態においては、電子部品チップ12は、その一主面12aがベース基板10の一主面10aと対向した状態で、はんだ(バンプ)22によりフェイスダウンでベース基板10の一主面10aに電気的かつ機械的に接合されている。これによって、電子部品チップ12は、ベース基板10の一主面10a上にフリップチップ実装されている。ただし、電子部品チップ12は、ベース基板10の一主面10a上に、はんだリフローにより実装されていてもよい。
次に、本実施形態に係るキャビティ型電子部品モジュール30の製造方法について、図3の断面図を用いて説明する。
本実施形態に係るキャビティ型電子部品モジュール30を製造するためには、図3(A)から図3(B)に示すように、嵩上げ基板14をベース基板10に接合する工程と、電子部品チップ12をベース基板10上に実装する工程と、が必要になる。本実施形態においては、外周部にキャスタレーション18が形成された嵩上げ基板14をキャスタレーション18の形成位置にてベース基板10にはんだ20により接合する工程と、電子部品チップ12をベース基板10の一主面10a上にはんだ(バンプ)22により接合する工程と、を同一のはんだ接合工程にて行う。これによって、嵩上げ基板14をベース基板10に接合する工程と、電子部品チップ12をベース基板10上に実装する工程とを、同一の製造装置を用いて行うことができるので、キャビティ型電子部品モジュール30の生産性を向上させることができる。なお、図3では図示を省略しているが、ベース基板10の裏面10b上にも電子部品チップ12を実装する場合は、電子部品チップ12をベース基板10の裏面10b上にはんだ(バンプ)22により接合する工程も同一のはんだ接合工程にて行う。
次に、本実施形態に係るキャビティ型電子部品モジュール30を外部回路基板24に実装する方法について、図4の斜視図及び図5の断面図を用いて説明する。
本実施形態に係るキャビティ型電子部品モジュール30をマザーボード等の図示しない配線パターンが形成された外部回路基板24に実装するときは、ベース基板10の一主面10aを外部回路基板24の実装面24aに対向させた状態で、嵩上げ基板14を外部回路基板24に接合する。その際に、嵩上げ基板14をキャスタレーション18の形成位置にて外部回路基板24にはんだ20により電気的かつ機械的に接合する。このように、嵩上げ基板14と外部回路基板24との電気的接合にはんだ20を用いることで、ベース基板10上の電子部品チップ12と外部回路基板24との間における電気伝導率を増大させる(電気抵抗を減少させる)ことができる。そして、キャスタレーション18を嵩上げ基板14と外部回路基板24とのはんだ20による接合部として利用することで、嵩上げ基板14(キャビティ型電子部品モジュール30)と外部回路基板24との接合部のはんだフィレットを目視で確認することが容易となる。さらに、キャビティ型電子部品モジュール30を外部回路基板24へ実装するときに、BGA等を必要としない。
以上説明したように、本実施形態においては、嵩上げ基板14とベース基板10とが電気伝導率の高いはんだ20により電気的かつ機械的に接合されていることで、嵩上げ基板14とベース基板10との間における電気伝導率を導電性フィルム等と比較して増大させることができる。したがって、本実施形態によれば、キャビティ型電子部品モジュール30を外部回路基板24に実装したときに、ベース基板10上の電子部品チップ12と外部回路基板24との間における電気伝導率を増大させることができる。
そして、本実施形態においては、嵩上げ基板14の外周部に形成されたキャスタレーション18の位置にて嵩上げ基板14とベース基板10とがはんだ20により接合されていることで、嵩上げ基板14とベース基板10との接合部のはんだフィレットを目視で確認することが容易となる。さらに、キャスタレーション18の形成位置にて嵩上げ基板14を外部回路基板24にはんだ20により接合することで、嵩上げ基板14と外部回路基板24との接合部のはんだフィレットを目視で確認することが容易となる。したがって、本実施形態によれば、キャビティ型電子部品モジュール30の信頼性評価が容易となり、キャビティ型電子部品モジュール30の信頼性を向上させることができる。
また、本実施形態においては、電子部品チップ12をはんだ(バンプ)22によりベース基板10の一主面10a上に接合することで、嵩上げ基板14をベース基板10にはんだ20により接合する工程と、電子部品チップ12をベース基板10上にはんだ22により接合する工程とを、同一の製造工程にて行うことができる。すなわち、嵩上げ基板14をベース基板10にはんだ20により接合するとともに、電子部品チップ12をベース基板10の一主面10a上にはんだ22により接合することで、キャビティ型電子部品モジュール30の生産性を向上させることができるとともにコスト削減を実現することができる。
以上、本発明を実施するための形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
本発明の実施形態に係るキャビティ型電子部品モジュールの構成の概略を示す断面図及び下面図である。 本発明の実施形態に係るキャビティ型電子部品モジュールの構成の概略を示す斜視図である。 本発明の実施形態に係るキャビティ型電子部品モジュールの製造方法を説明する断面図である。 本発明の実施形態に係るキャビティ型電子部品モジュールを外部回路基板に実装する方法を説明する斜視図である。 本発明の実施形態に係るキャビティ型電子部品モジュールを外部回路基板に実装する方法を説明する断面図である。
符号の説明
10 ベース基板、12 電子部品チップ、14 嵩上げ基板、16 キャビティ部、18 キャスタレーション、20,22 はんだ、24 外部回路基板、30 キャビティ型電子部品モジュール。

Claims (6)

  1. ベース基板と、
    ベース基板の一主面から突出した状態でベース基板に接合されていることにより、ベース基板の一主面上にキャビティ部を形成する嵩上げ部品と、
    キャビティ部の位置にてベース基板の一主面上に実装された電子部品と、
    を有し、
    ベース基板の一主面を外部回路基板の実装面に対向させて、嵩上げ部品を外部回路基板に接合することにより、外部回路基板に実装可能なキャビティ型電子部品モジュールであって、
    嵩上げ部品とベース基板とが、はんだにより接合されていることを特徴とするキャビティ型電子部品モジュール。
  2. 請求項1に記載のキャビティ型電子部品モジュールであって、
    嵩上げ部品の外周部にキャスタレーションが形成されており、このキャスタレーションにはんだが盛られていることにより、嵩上げ部品とベース基板とが接合されていることを特徴とするキャビティ型電子部品モジュール。
  3. 請求項1または2に記載のキャビティ型電子部品モジュールであって、
    嵩上げ部品は、ベース基板の一主面上に実装された電子部品の周囲を取り囲むことを特徴とするキャビティ型電子部品モジュール。
  4. 請求項1〜3のいずれか1に記載のキャビティ型電子部品モジュールであって、
    ベース基板の一主面上に実装された電子部品は、はんだによりベース基板に接合されていることを特徴とするキャビティ型電子部品モジュール。
  5. 請求項4に記載のキャビティ型電子部品モジュールを製造する方法であって、
    嵩上げ部品をベース基板にはんだにより接合するとともに、電子部品をベース基板の一主面上にはんだにより接合するはんだ接合工程を含むことを特徴とするキャビティ型電子部品モジュールの製造方法。
  6. 請求項2に記載のキャビティ型電子部品モジュールを外部回路基板に実装する方法であって、
    ベース基板の一主面を外部回路基板の実装面に対向させて、嵩上げ部品をキャスタレーションの形成位置にて外部回路基板にはんだにより接合することで、キャビティ型電子部品モジュールを外部回路基板に実装することを特徴とするキャビティ型電子部品モジュールの実装方法。
JP2004304721A 2004-10-19 2004-10-19 キャビティ型電子部品モジュール、その製造方法及びその実装方法 Pending JP2006120736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004304721A JP2006120736A (ja) 2004-10-19 2004-10-19 キャビティ型電子部品モジュール、その製造方法及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004304721A JP2006120736A (ja) 2004-10-19 2004-10-19 キャビティ型電子部品モジュール、その製造方法及びその実装方法

Publications (1)

Publication Number Publication Date
JP2006120736A true JP2006120736A (ja) 2006-05-11

Family

ID=36538355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004304721A Pending JP2006120736A (ja) 2004-10-19 2004-10-19 キャビティ型電子部品モジュール、その製造方法及びその実装方法

Country Status (1)

Country Link
JP (1) JP2006120736A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5129873A (en) * 1972-09-02 1976-03-13 Kyoto Ceramic ic patsukeejoseramitsukususeikitai
JPH05259372A (ja) * 1992-01-14 1993-10-08 Sony Corp ハイブリッドic
JPH06260736A (ja) * 1993-03-08 1994-09-16 Nippon Cement Co Ltd Icモジュ−ルの組立体及びicモジュ−ルの取付け方法
JPH0766313A (ja) * 1993-08-27 1995-03-10 Murata Mfg Co Ltd 複合電子部品
JP2002110901A (ja) * 2000-10-03 2002-04-12 Sony Corp 積層型半導体装置及びその製造方法
JP2004023074A (ja) * 2002-06-20 2004-01-22 Murata Mfg Co Ltd 回路基板装置及びその製造方法
JP2004303944A (ja) * 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd モジュール基板及びその製造方法
JP2004356526A (ja) * 2003-05-30 2004-12-16 Mitsumi Electric Co Ltd 電子モジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5129873A (en) * 1972-09-02 1976-03-13 Kyoto Ceramic ic patsukeejoseramitsukususeikitai
JPH05259372A (ja) * 1992-01-14 1993-10-08 Sony Corp ハイブリッドic
JPH06260736A (ja) * 1993-03-08 1994-09-16 Nippon Cement Co Ltd Icモジュ−ルの組立体及びicモジュ−ルの取付け方法
JPH0766313A (ja) * 1993-08-27 1995-03-10 Murata Mfg Co Ltd 複合電子部品
JP2002110901A (ja) * 2000-10-03 2002-04-12 Sony Corp 積層型半導体装置及びその製造方法
JP2004023074A (ja) * 2002-06-20 2004-01-22 Murata Mfg Co Ltd 回路基板装置及びその製造方法
JP2004303944A (ja) * 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd モジュール基板及びその製造方法
JP2004356526A (ja) * 2003-05-30 2004-12-16 Mitsumi Electric Co Ltd 電子モジュール

Similar Documents

Publication Publication Date Title
JP2005109187A (ja) フリップチップ実装回路基板およびその製造方法ならびに集積回路装置
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
JP2008210993A (ja) プリント配線板及びその製造方法
JP5881829B2 (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
JP2008277340A (ja) 配線金属板
JP2006060141A (ja) 印刷基板及びこれを用いた表面実装型半導体パッケージの実装方法
CN106469689B (zh) 电子元件及其形成方法
JP2008270303A (ja) 積層型半導体装置
JP2007103681A (ja) 半導体装置およびその製造方法
JP2006120736A (ja) キャビティ型電子部品モジュール、その製造方法及びその実装方法
KR100396869B1 (ko) 연성인쇄회로기판의 접합방법
JP2005123569A (ja) ウエハの印刷配線基板への実装方法
JP2006332342A (ja) 半導体装置
JP4950581B2 (ja) 回路モジュール
JP2006332275A (ja) 半導体装置の製造方法及び半導体装置
JP2006066811A (ja) はんだ印刷用マスク、部品実装方法
JP2008147427A (ja) 電子部品装置及び電子部品の実装方法
JP2007116039A (ja) 回路基板
JP2005142530A (ja) 光半導体装置
JP2005045110A (ja) リフロー半田付け行程における電子部品の位置決め構造
JP2011044670A (ja) 電子部品の裏面電極構造及びこれを備えた電子部品
JP2008124273A (ja) シールド構造基板とその製造方法
JP2006313799A (ja) 積層形mcmおよびその製造方法
JP2004327912A (ja) 半導体パッケージおよび半導体装置
KR20190032013A (ko) 프레스핏 방식을 이용한 반도체 칩 실장방법 및 반도체 칩 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070813

A977 Report on retrieval

Effective date: 20080208

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019