JP2006114843A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006114843A JP2006114843A JP2004303281A JP2004303281A JP2006114843A JP 2006114843 A JP2006114843 A JP 2006114843A JP 2004303281 A JP2004303281 A JP 2004303281A JP 2004303281 A JP2004303281 A JP 2004303281A JP 2006114843 A JP2006114843 A JP 2006114843A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- integrated circuit
- gate electrode
- mosfets
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 101100153643 Phaeosphaeria nodorum (strain SN15 / ATCC MYA-4574 / FGSC 10173) Tox1 gene Proteins 0.000 abstract description 10
- 125000006850 spacer group Chemical group 0.000 description 30
- 238000000034 method Methods 0.000 description 15
- 239000012535 impurity Substances 0.000 description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 101150008866 Tox3 gene Proteins 0.000 description 6
- 101150071145 Tox4 gene Proteins 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
- H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
Abstract
【課題】 半導体装置内の第1のnMOS集積回路内のMOSFET(ゲート酸化膜厚=Tox1)の特性ばらつきと、半導体装置内の第2のnMOSFET集積回路のMOSFET(ゲート酸化膜厚=Tox2≠Tox1)の特性ばらつきとを防止すること。
【解決手段】 半導体装置1は、ゲート電極間の距離d1が等しいnチャネルタイプのMOSFET Tr1−5(ゲート酸化膜厚=Tox1)を備えた第1のnMOS集積回路21 と、ゲート電極間の距離d2(≠d1)が等しく、かつ、nチャネルタイプのMOSFET Tr6−10(ゲート酸化膜厚=Tox2≠Tox1)を備えた第2のnMOS集積回路22 とを備えている。
【選択図】 図2
【解決手段】 半導体装置1は、ゲート電極間の距離d1が等しいnチャネルタイプのMOSFET Tr1−5(ゲート酸化膜厚=Tox1)を備えた第1のnMOS集積回路21 と、ゲート電極間の距離d2(≠d1)が等しく、かつ、nチャネルタイプのMOSFET Tr6−10(ゲート酸化膜厚=Tox2≠Tox1)を備えた第2のnMOS集積回路22 とを備えている。
【選択図】 図2
Description
本発明は、MOSFETを備えた半導体装置に関する。
MOSFETのスケーリングが進行するのに伴って顕在化してきた問題の一つとして、ゲート電極端に電界が集中することで生じた熱電子が、ゲート酸化膜中に注入することによって生じる、ゲート酸化膜の信頼性の劣化がある。
これを回避するために、ゲート端のソース/ドレイン領域には比較的低濃度の不純物を注入し、ゲート端から離れた領域には抵抗を下げるために高濃度の不純物を注入する、所謂LDD(Lightly Doped Drain)構造が提案されている。
このLDD構造は、ゲート電極の形成後に低濃度の不純物をイオン注入し、その後、ゲート電極の側壁にゲート側壁絶縁膜(スペーサ)を形成して高濃度の不純物をイオン注入することで形成される。したがって、スペーサの幅は、LDD領域の幅を決める極めて重要なパラメータであることが判る。
上記スペーサは、LPCVDプロセスを用いてシリコン酸化膜またはシリコン窒化膜(LPCVD絶縁膜)を全面に堆積し、その後、RIE(Reactive Ion Etching)プロセスによりLPCVD絶縁膜を非等方性加工(異方性エッチング)することによって形成する方法が一般的である。
ここで、LPCVDプロセスが用いられる理由は、プラズマCVDプロセスなどに比べて側壁カバレッジが良好で、スペーサの形成に適した絶縁膜が形成されるからである。
ところが、近年のナノオーダーの領域に突入したMOSFETでは、従来のLPCVDプロセスによるスペーサの形成方法に対し、以下の問題点が浮上してきた。
スペーサの膜厚(スペーサ膜厚)が数十nm程度になると、ゲート電極の疎密によってLPCVD絶縁膜のゲート側壁上の膜厚が変わるという、所謂疎密差が生じる(1)。この疎密差は、ゲート電極の高さとゲート電極間のスペースで決まるアスペクトが高くなってきていることにも一因がある。上記LPCVD絶縁膜のゲート側壁上の膜厚の変化は、LLD構造のばらつきを招き、MOSFET特性に大きな影響を与える。
システムLSIは、nチャネルおよびpチャネルタイプのMOSFETを備えている。最適なスペーサ膜厚は、nチャネルのMOSFETとpチャネルのMOSFETとで異なる。さらに、同チャネルタイプのMOSFETでも、使用する電源電圧が異なると、ゲート酸化膜の厚さが異なるため、最適なスペーサ膜厚は異なる。すなわち、システムLSI中には複数の最適なスペーサ膜厚がある。
システムLSI中のMOSFETのレイアウト(疎密差)に依存したスペーサ膜厚に差が生じることは、各々のMOSFETのLDD構造のばらつきを増幅し、システムLSIの機能を阻害する要因になってきている。
特開2003−163215号公報
本発明は、上記事情を考慮してなされたもので、その目的とするところは、第1の集積回路内の第1−第3のMOSFETの特性ばらつきと、第2の集積回路内の第4−第6のMOSFETであって、前記第1−第3のMOSFETとはゲート絶縁膜の膜厚およびチャネルタイプの少なくとも一方が異なる第4−第6のMOSFETの特性ばらつきとを防止できる半導体装置を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、上記目的を達成するために、本発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられ、第1のMOSFET、該第1のMOSFETの一方の側に配置された第2のMOSFETおよび前記第1のMOSFETの他方の側に配置された第3のMOSFETを含む第1の集積回路であって、前記第1、第2および第3のMOSFETはチャネルタイプが同じであり、前記第1、第2および第3のMOSFETの各々がゲート電極およびその側壁に設けられたゲート側壁絶縁膜を備え、かつ、前記第1のMOSFETのゲート電極と前記第2のMOSFETのゲート電極の間の距離と前記第1のMOSFETのゲート電極と前記第3のMOSFETのゲート電極の間の距離とが同じ第1の距離である第1の集積回路と、前記半導体基板上に設けられ、前記第1のMOSFETとはゲート絶縁膜の膜厚およびチャネルタイプの少なくとも一方が異なる、第4のMOSFET、該第4のMOSFETの一方の側に配置された第5のMOSFETおよび前記第4のMOSFETの他方の側に配置された第6のMOSFETを含む第2の集積回路であって、前記第4、第5および第6のMOSFETはチャネルタイプが同じであり、前記第4、第5および第6のMOSFETの各々がゲート電極およびその側壁に設けられたゲート側壁絶縁膜を備え、かつ、前記第4のMOSFETのゲート電極と前記第5のMOSFETのゲート電極の間の距離と前記第4のMOSFETのゲート電極と前記第6のMOSFETのゲート電極の間の距離とが前記第1の距離とは異なる同じ第2の距離である第2の集積回路とを具備してなることを特徴とする。
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
本発明によれば、第1の集積回路内の第1−第3のMOSFETの特性ばらつきと、第2の集積回路内の第4−第6のMOSFETであって、前記第1−第3のMOSFETとはゲート絶縁膜の膜厚およびチャネルタイプの少なくとも一方が異なる第4−第6のMOSFETの特性ばらつきとを防止できる半導体装置を実現できるようになる。
以下、図面を参照しながら本発明の実施形態を説明する。
図1は、本発明の一実施形態に係る半導体装置を模式的に示す図である。
図1において、1は半導体装置を示しており、この半導体装置1は、複数のnチャネルタイプのMOSFETを備えたnMOS集積回路2と、複数のpチャネルタイプのMOSFETを備えたpMOS集積回路3とを備えている。
nMOS集積回路2およびpMOS集積回路3は、例えば、システムLSI中の集積回路であり、かつ、最小寸法の間隔で繰り返し配置されたゲート電極を含む回路(例えばDRAM等の記憶デバイス中のメモリセル回路)およびその周辺回路を含まない。あるいは、nMOS集積回路2およびpMOS回路3は、ロジックICまたはASICであり、より具体的には、これらの集積回路中のCMOS集積回路である。上記ロジックICは、システムLSI中のものである場合もある。
nMOS集積回路2は、ゲート酸化膜の膜厚がTox1であるnチャネルタイプのMOSFETを複数備えた第1のnMOS集積回路21 と、ゲート酸化膜の膜厚がTox2であるnチャネルタイプのMOSFETを複数備えた第2のnMOS集積回路22 とを備えている。
pMOS集積回路3は、ゲート酸化膜の膜厚がTox3であるpチャネルタイプのMOSFETを複数備えた第1のpMOS集積回路31 と、ゲート酸化膜の膜厚がTox4であるpチャネルタイプのMOSFETを複数備えた第2のpMOS集積回路32 とを備えている。
本実施形態では、Tox1≠Tox2、Tox3≠Tox4、Tox1=Tox3、Tox2=Tox4として説明する。具体的には、Tox1=Tox3=15nm、Tox2=Tox4=4nmである。Tox1=Tox3=15nmのMOSFETの電源電圧は3V、Tox2=Tox4=4nmのMOSトランジスタの電源電圧は1Vである。
図2は、nMOS集積回路2(21 ,22 )中のMOSFETを示す断面図である。
図2において、Tr1−5はnMOS集積回路21 中のnチャネルタイプのMOSFET、Tr6−10はnMOS集積回路22 中のnチャネルタイプのMOSFET、10,10’はゲート酸化膜、11,11’はゲート電極、12,12’はゲート側壁絶縁膜(スペーサ)、d1はnMOS集積回路21 中の隣り合うゲート電極11間の距離、d2はnMOS集積回路22 中の隣り合うゲート電極11’間の距離を示している。
距離d1は、図2に示すように、MOSFET Tri(i=1,2,3,4)2の右端とその右側のMOSFET Tri+1の左端との間の距離である。同様に、距離d2は、MOSFET Trj(j=6,7,8,9)2の右端とその右側のMOSFET Trj+1の左端との間の距離である。
本実施形態では、MOSFET Tr2は、ダミーMOSFET(ダミーゲート電極部)であって、トランジスタ動作は行わない。ダミーMOSFETは各MOSFET間の距離d1が等しくなるように設けられたものであって、必ずしもMOSFET Tr2がダミーMOSFETとなる訳ではなく、また、ダミーMOSFETの数も一つとは限らず、二つ以上の場合もある。同様に、MOSFET Tr7は、距離d2が等しくなるように設けられたダミーMOSFETである。
図3は、pMOS集積回路3(31 ,32 )中のMOSFETを示す断面図である。
図3において、Tr11−15はpMOS集積回路31 中のpチャネルタイプのMOSFET、Tr16−20はpMOS集積回路32 中のpチャネルタイプのMOSFET、13,13’はゲート酸化膜、14,14’はゲート電極、15,15’はゲート側壁絶縁膜(スペーサ)、d3はpMOS集積回路31 中の隣り合うゲート電極14間の距離、d4はpMOS集積回路32 中の隣り合うゲート電極14’間の距離を示している。
ここで、距離d3,d4は距離d1,d2と同様に定義される。MOSFET Tr12,Tr17は、MOSFET Tr2,TR7と同様に、ダミーMOSFETである。
本実施形態では、集積回路21 中の各ゲート電極間距離はd1で一定である。同様に、集積回路22 中の各ゲート電極間距離はd2で一定である。また、図3に示すように、本実施形態では、集積回路31 中の各ゲート電極間距離はd3で一定である。同様に、集積回路32 中の各ゲート電極間距離はd4で一定である。
各集積回路21 ,22 ,31 ,32 中のゲート電極間距離d1−d4は、MOSFETのチャネルタイプとゲート酸化膜の膜厚で決められた固有の値を有する。一般には、nチャネルの場合の方がpチャネルの場合に比べてゲート電極間距離は短くなり、ゲート酸化膜の膜厚が薄いほどゲート電極間距離は短くなる。さらに、各集積回路21 ,22 ,31 ,32 中のスペーサ12,12’,15,15’の膜厚T1−T4も、ゲート電極間距離d1−d4と同様に、それぞれ一定である。膜厚T1−T4は、図2および図3に示すように、基板表面と接している部分のスペーサ12,12’,15,15’のチャネル長方向の寸法である。
具体的には、d1=150nm、d2=200nm、d3=250nm、d4=300nmである。d1−d4を上記値にすることにより、例えば、T1=20nm、T2=23nm、T3=26nm、T4=28nmという最適なスペーサ膜厚を選択することができる。言い換えれば、電源電圧3VのMOS集積回路21 ,31 のスペーサ膜厚T1,T3および電源電圧1VのMOS集積回路22 ,32 のスペーサ膜厚T2,T4をそれぞれ最適な値に設定することができる。
本実施形態の図2および図3に対応する、従来のnMOS集積回路およびpMOS集積回路の断面図を図4および図5に示す。なお、図2および図3と対応する部分には図2および図3と同一符号を付してある。
図4および図5に示すように、従来のnMOS集積回路2およびpMOS集積回路3の場合、ダミーMOSFET(MOSFET Tr2,Tr7,Tr12,Tr17)が存在しないため、MOSFET Tr1,Tr3の間、MOSFET Tr6,Tr8の間、MOSFET Tr11,Tr13の間およびMOSFET Tr16,Tr18の間が広がる。その結果、ゲート電極の疎密が生じ、集積回路21 ,22 ,31 ,32 中のスペーサ12,12’,15,15’の膜厚T1−T4にばらつきが生じる。
次に、図6−図12を参照しながら、本実施形態の半導体装置の製造法について説明する。
まず、図6に示すように、シリコン基板21上に厚さTox1の絶縁膜22、不純物を含む多結晶シリコン膜等の導電膜23を順次形成する。このとき、図10に示すように、集積回路22 ,32 の領域をレジスト24で覆った状態で、絶縁膜22および導電膜23を形成する。絶縁膜22および導電膜23の形成後、レジスト24を除去する。
次に、図7に示すように、導電膜23上にレジストパターン25を形成し、その後、レジストパターン25をマスクにして、導電膜23および絶縁膜22をRIEプロセスによりエッチングし、ゲート電極23、ゲート絶縁膜22を形成する。ゲート電極23、ゲート絶縁膜22の形成後、レジストパターン25を除去する。
次に、図8に示すように、ゲート電極23をマスクにしてn型およびp型不純物イオンのイオン注入を行い、その後、アニールを行ってエクステンション26を形成する。このとき、n型不純物イオンの注入は、図11に示すように、集積回路22 ,31 ,32 の領域をレジスト27で覆った状態で行う。一方、p型不純イオンの注入は、図12に示すように、集積回路21 ,22 ,32 の領域をレジスト28で覆った状態で行う。
次に、図9に示すように、LPCVDプロセスにより、スペーサ12,15となる絶縁膜をゲート部(ゲート絶縁膜22、ゲート電極23)の上面および側面を覆うように堆積し、その後、RIEプロセスにより上記絶縁膜をエッチングすることにより、スペーサ12,15を形成する。
次に、図9に示すように、スペーサ12,15およびゲート電極22をマスクにしてn型およびp型不純物イオンのイオン注入を行い、その後、アニールを行ってソース/ドレイン29を形成する。このときのイオン注入は、エクステンション26を形成するためのイオン注入と同様に、所定の集積回路の領域中に所定の不純物イオンが選択的に注入されるように、レジスト27,28を形成して行われる。
以上の工程を経て、ゲート酸化膜の膜厚がTox1(=Tox3)である集積回路21 および集積回路31 中のnおよびpチャネルタイプのMOSFETが得られる。同様の工程を経て、ゲート酸化膜の膜厚がTox2(=Tox4)である集積回路22 および集積回路32 中のnおよびpチャネルタイプのMOSFETが得られる。
その後、各集積回路中のMOSFET間を配線で接続し、回路を構成する工程が続く。このとき、MOSFET Tr2,7,12,17を他のMOSFETと電気的に接続されないようにすることにより、MOSFET Tr2,7,12,17をダミーMOSFETとする。あるいは、MOSFET Tr2,7,12,17にエクステンションおよびソース/ドレイン領域を形成しないことで、ダミーMOSFETとする。このようなダミーMOSFETは、エクステンションおよびソース/ドレイン領域を形成するためのイオン注入工程において、ダミーMOSFETの領域にイオンが注入されないレジストを形成することで容易に実施できる。
図13および図14に、本実施形態の集積回路中のMOSFETの平面図を示す。
図中、Gはゲート電極、SPはスペーサ、S/Dはソース/ドレイン領域、dは活性領域(素子領域)上のスペーサ間距離、d’は素子分離領域上のスペーサ間距離を示している。図では、集積回路21 ,22 ,31 ,32 中のMOSFETの区別は行っていない。
図13はd=d’の場合の平面図を示しており、図14はd≠d’の場合の平面図を示している。半導体製造プロセスにおいて、特にリソグラフィプロセスの観点からは、図13に示すように、スペーサ間の距離が場所によらず一定である方が有利である。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
Tr1…MOSFET(第1のMOSFET)、Tr2…MOSFET(第2のMOSFET)、Tr3…MOSFET(第3のMOSFET)、Tr6…MOSFET(第4のMOSFET)、Tr7…MOSFET(第5のMOSFET)、Tr8…MOSFET(第6のMOSFET)、1…半導体装置、2…nMOS集積回路、21 …第1のnMOS集積回路、22 …第2のnMOS集積回路、3…pMOS集積回路、31 …第1のpMOS集積回路、32 …第2のpMOS集積回路、10,10’…ゲート酸化膜、11,11’…ゲート電極、12,12’…スペーサ、13,13’…ゲート酸化膜、14,14’…ゲート電極、15,15’…スペーサ、21…シリコン基板、22…絶縁膜(ゲート絶縁膜)、23…導電膜(ゲート電極)。
Claims (5)
- 半導体基板と、
前記半導体基板上に設けられ、第1のMOSFET、該第1のMOSFETの一方の側に配置された第2のMOSFETおよび前記第1のMOSFETの他方の側に配置された第3のMOSFETを含む第1の集積回路であって、前記第1、第2および第3のMOSFETはチャネルタイプが同じであり、前記第1、第2および第3のMOSFETの各々がゲート電極およびその側壁に設けられたゲート側壁絶縁膜を備え、かつ、前記第1のMOSFETのゲート電極と前記第2のMOSFETのゲート電極の間の距離と前記第1のMOSFETのゲート電極と前記第3のMOSFETのゲート電極の間の距離とが同じ第1の距離である第1の集積回路と、
前記半導体基板上に設けられ、前記第1のMOSFETとはゲート絶縁膜の膜厚およびチャネルタイプの少なくとも一方が異なる、第4のMOSFET、該第4のMOSFETの一方の側に配置された第5のMOSFETおよび前記第4のMOSFETの他方の側に配置された第6のMOSFETを含む第2の集積回路であって、前記第4、第5および第6のMOSFETはチャネルタイプが同じであり、前記第4、第5および第6のMOSFETの各々がゲート電極およびその側壁に設けられたゲート側壁絶縁膜を備え、かつ、前記第4のMOSFETのゲート電極と前記第5のMOSFETのゲート電極の間の距離と前記第4のMOSFETのゲート電極と前記第6のMOSFETのゲート電極の間の距離とが前記第1の距離とは異なる同じ第2の距離である第2の集積回路と
を具備してなることを特徴とする半導体装置。 - 前記第1および第2の集積回路は、システムLSI中の集積回路であり、かつ、メモリセル回路およびその周辺回路を含まないことを特徴とする請求項1に記載の半導体装置。
- 前記第1および第2の集積回路は、ロジックICまたはASICであることを特徴とする請求項1または2に記載の半導体装置。
- 前記第1、第2および第3のMOSFETの一部は、トランジスタ動作を行わないダミートランジスタであり、前記第4、第5および第6のMOSFETの一部は、トランジスタ動作を行わないダミートランジスタであることを特徴とする請求項1ないし3のいずれか1項に記載の半導体装置。
- 前記第1、第2および第3のMOSFETのゲート側壁絶縁膜は同じ第1の膜厚を有し、前記第4、第5および第6のMOSFETのゲート側壁絶縁膜は同じ第2の膜厚を有し、かつ、前記第1の膜厚と前記第2の膜厚が異なることを特徴とする請求項1ないし4のいずれか1項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004303281A JP2006114843A (ja) | 2004-10-18 | 2004-10-18 | 半導体装置 |
US11/251,858 US20060086985A1 (en) | 2004-10-18 | 2005-10-18 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004303281A JP2006114843A (ja) | 2004-10-18 | 2004-10-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006114843A true JP2006114843A (ja) | 2006-04-27 |
Family
ID=36205433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004303281A Pending JP2006114843A (ja) | 2004-10-18 | 2004-10-18 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060086985A1 (ja) |
JP (1) | JP2006114843A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10269921B2 (en) * | 2014-12-22 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Fin field effect transistors having conformal oxide layers and methods of forming same |
US11569370B2 (en) * | 2019-06-27 | 2023-01-31 | Intel Corporation | DEPOP using cyclic selective spacer etch |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5552331A (en) * | 1995-07-11 | 1996-09-03 | Advanced Micro Devices, Inc. | Process for self-aligned source for high density memory |
JP3495869B2 (ja) * | 1997-01-07 | 2004-02-09 | 株式会社東芝 | 半導体装置の製造方法 |
US6344398B1 (en) * | 2000-10-17 | 2002-02-05 | United Microelectronics Corp. | Method for forming transistor devices with different spacer width |
JP2002190589A (ja) * | 2000-12-20 | 2002-07-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2002343879A (ja) * | 2001-05-15 | 2002-11-29 | Nec Corp | 半導体装置及びその製造方法 |
-
2004
- 2004-10-18 JP JP2004303281A patent/JP2006114843A/ja active Pending
-
2005
- 2005-10-18 US US11/251,858 patent/US20060086985A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20060086985A1 (en) | 2006-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928825B2 (ja) | 半導体装置の製造方法 | |
JP4850174B2 (ja) | 半導体装置及びその製造方法 | |
US6551884B2 (en) | Semiconductor device including gate insulation films having different thicknesses | |
US7276407B2 (en) | Method for fabricating semiconductor device | |
US7897467B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
US20070108470A1 (en) | Semiconductor device and manufacturing method thereof | |
JP5125036B2 (ja) | 半導体装置の製造方法 | |
JP2003133437A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2004349680A (ja) | 半導体装置およびその製造方法 | |
TW558828B (en) | Semiconductor device and method of fabricating the same | |
JP2001015612A (ja) | 半導体集積回路装置の製造方法 | |
KR100546360B1 (ko) | Nor형 마스크 rom 소자 및 이를 포함하는 반도체소자의 제조 방법 | |
US20030081363A1 (en) | ESD protection device and method of manufacturing the device | |
US20040004246A1 (en) | Semiconductor integrated circuit apparatus and fabrication method thereof | |
US20050205938A1 (en) | Semiconductor device and method of manufacture the same | |
JP4471815B2 (ja) | 半導体装置およびその製造方法 | |
JP2007194562A (ja) | 半導体装置及びその製造方法 | |
JP2007158220A (ja) | 半導体装置の製造方法 | |
JP2006114843A (ja) | 半導体装置 | |
US20020096712A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2007227536A (ja) | 半導体装置およびその製造方法 | |
JP2003051552A (ja) | 半導体集積回路装置の製造方法 | |
JP2004235527A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
JP2005142362A (ja) | 半導体装置及びその製造方法 | |
JP4898517B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081125 |