JP2006114529A - バンプ付きチップ並びにその接続構造体及び接続方法 - Google Patents

バンプ付きチップ並びにその接続構造体及び接続方法 Download PDF

Info

Publication number
JP2006114529A
JP2006114529A JP2004297227A JP2004297227A JP2006114529A JP 2006114529 A JP2006114529 A JP 2006114529A JP 2004297227 A JP2004297227 A JP 2004297227A JP 2004297227 A JP2004297227 A JP 2004297227A JP 2006114529 A JP2006114529 A JP 2006114529A
Authority
JP
Japan
Prior art keywords
chip
length
conductive adhesive
anisotropic conductive
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004297227A
Other languages
English (en)
Inventor
Kazuya Sato
和也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2004297227A priority Critical patent/JP2006114529A/ja
Publication of JP2006114529A publication Critical patent/JP2006114529A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 耐電食性に優れ、コスト安な接続を可能とするバンプ付きチップ並びにその接続構造体及び接続方法を提供する。
【解決手段】 チップ1の対向する2辺12,14にそれぞれ存在する、下記式を満たす第一及び第二の辺16,18の間に形成される領域に、バンプ2が形成されているバンプ付きチップ1。
≦0.5×L
≦0.5×L
(式中、L,Lはそれぞれ対向する2辺の長さ、Lは第一の辺の長さ、Lは第二の辺の長さである)
【選択図】 図1

Description

本発明は、回路基板上に接続する、IC、LSI等のバンプ付きチップ、並びにその接続構造体及び接続方法に関する。
近年の電子機器の小型化、薄型化に伴って半導体素子のさらなる高密度実装技術の確立が要求されている。半導体装置の実装方法として従来から用いられているリードフレームを用いた方法では、この様な高密度実装の要求には応えることができなかった。
そこで、半導体素子の大きさとほぼ同じサイズの半導体装置を実装する方法としてフリップチップ実装が提案されている。フリップチップ実装は、近年の電子機器の小型化、高密度化に対して半導体素子を最小の面積で実装できる方法として注目されてきた。このフリップチップ実装に使用される半導体素子のアルミ電極上にはバンプが形成されており、バンプと回路基板上の配線とを異方導電性接着剤を用いて電気的に接合する。これらのバンプの組成としては、主に半田が使用されておりこの半田バンプは、蒸着やメッキで、チップの内部配線につながる露出したアルミ端子上に形成する。他にはワイヤーボンディング装置で形成される金スタッドバンプ等がある。
ところで、図3に示すように、従来のバンプ付きチップ20では、バンプ22は通常チップ20の周辺部に形成されている(例えば、特許文献1)。従って、このバンプ付きチップ20を異方導電性接着剤26を用いて、基板上の透明電極30に圧着するときは、チップの幅(L’)より大きな幅(W’)を有する異方導電性接着剤26を用いていた。このため、異方導電性接着剤26がチップ20から大きくはみ出し、はみ出している部分は硬化しないまま基板上に残った。この部分での腐蝕抑制は大きな課題であった。さらに、異方導電性接着剤26の端部(キワ)は、基板−異方導電性接着剤−外部の境界領域となり、この部分からの腐蝕も大きな課題であった。また、はみ出し部分は無駄であり、余計なコストにつながる。
特開2003−86633号公報
本発明の目的は、耐電食性に優れ、コスト安な接続を可能とするバンプ付きチップ並びにその接続構造体及び接続方法を提供することである。
本発明者らは、上記課題に鑑み、鋭意研究した結果、バンプをチップの狭い領域に集中させることにより、本発明の目的を達成できることを見い出し、本発明を完成させた。
本発明の第一の態様によれば、チップの対向する2辺にそれぞれ存在する、下記式を満たす第一及び第二の辺の間に形成される領域に、バンプが形成されているバンプ付きチップが提供される。
≦0.5×L
≦0.5×L
(式中、L,Lはそれぞれ対向する2辺の長さ、Lは第一の辺の長さ、Lは第二の辺の長さである)
バンプをチップの狭い領域に集中させて形成することにより、このバンプと基板の回路を異方導電性接着剤で接続するとき、必要とする異方導電性接着剤の幅を狭くすることができる。その結果、異方導電性接着剤のはみ出し部分が減りこの部分での腐食が減る。
好ましくはL≦0.4×Lであり、より好ましくはL≦0.3×Lである。
好ましくはL≦0.4×Lであり、より好ましくはL≦0.3×Lである。
前記領域は、好ましくはチップのほぼ中央する。中央に形成すると、基板との接続位置も中央になり、安定が良く扱い易い。
さらに、ダミーバンプを前記領域の外に形成することができる。ダミーバンプを形成すると、チップが基板に平行に圧着し易くなる。
本発明の第二の態様によれば、上記のバンプ付きチップのバンプと、基板の回路が、前記チップの第一及び第二の辺とほぼ直交する、下記式を満たす幅(W)を有する異方導電性接着剤により、電気接続されている、接続構造体を提供できる。
≦W≦L
≦W≦L
(式中、Wは異方導電性接着剤の幅、L,Lはチップのそれぞれ対向する2辺の長さ、Lはチップの第一の辺の長さ、Lはチップの第二の辺の長さである)
本発明の第三の態様によれば、基板の回路上に、下記式を満たす幅(W)を有する異方導電性接着剤を仮圧着し、前記異方導電性接着剤上に、上記のバンプ付きチップを、前記チップの第一及び第二の辺を前記異方導電性接着剤にほぼ直交させて固定し、チップのバンプと基板の回路を電気接続する、バンプ付きチップと基板の接続方法を提供できる。
≦W≦L
≦W≦L
(式中、Wは異方導電性接着剤の幅、L,Lはチップのそれぞれ対向する2辺の長さ、Lはチップの第一の辺の長さ、Lはチップの第二の辺の長さである)
第二及び第三の態様において、異方導電性接着剤の幅(W)が、チップのそれぞれ対向する2辺の長さ以下であるため、異方導電性接着剤のはみ出し部分が減りこの部分での腐食が減る。
異方導電性接着剤の幅(W)はバンプの高さや異方導電性接着剤の厚みにも影響を受けるが、チップを実装したあとに接着剤の流動によってL,Lより広がらないようにWを適宜調整しておくとさらに腐食が減ることから望ましい。
好ましくは、前記異方導電性接着剤の幅(W)が、対向する2辺の長さ(L,L)より短く、より好ましくはチップの第一の辺の長さ又は第二の辺の長さと等しく、さらに好ましくはチップの第一の辺の長さ及び第二の辺の長さと等しい。
本発明によれば、耐電食性に優れ、コスト安な接続を可能とするバンプ付きチップ並びにその接続構造体及び接続方法を提供できる。
実施形態1
図1は、本発明の一実施形態にかかるバンプ付きチップを示す図である。
図1に示すように、バンプ付きチップ1には、対向する2辺12,14があり、辺12の長さはLであり、辺14の長さはLである。辺12には、Lより短い長さLを有する第一の辺16があり、辺14には、Lより短い長さLを有する第二の辺18がある。これら第一及び第二の辺16,18の間に、領域Rが形成される。
この領域Rに、全てのバンプ2が略平行に並んで存在している。
さらに、ベースの四隅には、ダミーバンプ4が形成されている。
バンプ(突起状の導体)を有するチップは、通常の回路基板でもよく、また、半導体チップでもよい。回路基板の場合、接続端子は、配線導体と同時に形成されたものでよく、銅箔等の金属箔の不要な個所をエッチング除去して形成することもでき、絶縁基板の上に回路の形状にのみ無電解めっきで形成することもできる。その接続端子上に、バンプを形成するには、比較的厚い導体の突起部分以外の個所を厚さ方向にハーフエッチングして突起の部分を形成し、さらに薄くなった導体の回路部分を残してほかの部分をエッチング除去することによって形成できる。また、別の方法では、回路を形成した後に、接続端子の個所だけめっきによって厚くする方法でも形成できる。
基板が、半導体チップの場合、接続端子は、通常アルミニウムで構成されるが、さらに、その表面に、ニッケル、金、プラチナ等の貴金属めっきを行うこともでき、さらに、ニッケルや金バンプ、はんだボール等による突起を形成することもできる。
尚、バンプの数、位置はこの実施形態に限定されない。さらに、ダミーバンプの数、位置もこの実施形態に限定されず、また、その形成を省略することもできる。
本実施形態では、領域Rはチップのほぼ中央に形成されているが、図面において上方向又は下方向に寄っていてもよい。
また、本実施形態では、チップの形は長方形であるが、正方形、台形等でもよい。さらに、LとL、LとLは同じでも異なっていてもよい。
実施形態2
図2は、本発明の他の実施形態にかかる接続構造体を示す図である。
この実施形態では、実施形態1のチップ1を透明電極30を有するガラス基板に、異方導電性接着剤6を介して実装されている。
図2に示すように、チップ1においてバンプ2が中央に集中して、即ち領域Rに形成されているので、異方導電性接着剤6の幅Wは、チップ1の対向する辺の長さL,Lより短くてよい。ただし、透明電極30とバンプ2を接続するために、チップ1の第一及び第二の辺の長さL,L以上でなくてはならない。
ここで、透明電極30の端子は、領域Rに集中して形成されたバンプの位置に対応させて形成されている。透明電極30の端子は形成されている。透明電極30はスパッタリング法、エレクトロンビーム法等の公知の方法により形成できる。
本実施形態では、図3に示す従来技術と比べると、異方導電性接着剤6のはみ出し部分を大幅に減らすことができ、また、基板−異方導電性接着剤−外部の境界領域を小さくでき、その結果、これらの部分の腐蝕を減らすことができる。また、異方導電性接着剤の無駄が減り経済的であり、環境にも優しい。
尚、透明電極30が形成されているガラス基板は通常のものを使用でき、例えば、コーニングガラス、ソーダガラス上にITO配線、IZO配線、Al,Cr,Ag配線、これらの積層配線等を有する回路基板等を使用できる。
本発明のバンプ付きチップ及びそれを用いた接続構造体、接続方法は、液晶装置等の電気光学装置等、電気・電子用分野において幅広く使用できる。
本発明の一実施形態にかかるバンプ付きチップを示す図である。 本発明の他の実施形態にかかる接続構造体を示す図である。 従来の接続構造体を示す図である。
符号の説明
1 バンプ付きチップ
2 バンプ
4 ダミーバンプ
6 異方導電性接着剤
12,14 対向する二辺
16,18 第一及び第二の辺
30 透明電極
,L 対向する二辺の長さ
,L 第一及び第二の辺の長さ
R 領域
W 異方導電性接着剤の幅

Claims (6)

  1. チップの対向する2辺にそれぞれ存在する、下記式を満たす第一及び第二の辺の間に形成される領域に、バンプが形成されているバンプ付きチップ。
    ≦0.5×L
    ≦0.5×L
    (式中、L,Lはそれぞれ対向する2辺の長さ、Lは第一の辺の長さ、Lは第二の辺の長さである)
  2. 前記領域が、チップのほぼ中央にある請求項1記載のバンプ付きチップ。
  3. さらに、ダミーバンプが前記領域の外に形成されている請求項1又は2記載のバンプ付きチップ。
  4. 請求項1〜3のいずれか一項記載のバンプ付きチップのバンプと、基板の回路が、前記チップの第一及び第二の辺とほぼ直交する、下記式を満たす幅(W)を有する異方導電性接着剤により、
    電気接続されている、接続構造体。
    ≦W≦L
    ≦W≦L
    (式中、Wは異方導電性接着剤の幅、L,Lはチップのそれぞれ対向する2辺の長さ、Lはチップの第一の辺の長さ、Lはチップの第二の辺の長さである)
  5. 前記異方導電性接着剤の幅(W)が、対向する2辺の長さ(L,L)より短い請求項4記載の接続構造体。
  6. 基板の回路上に、下記式を満たす幅(W)を有する異方導電性接着剤を仮圧着し、前記異方導電性接着剤上に、請求項1〜3のいずれか一項記載のバンプ付きチップを、前記チップの第一及び第二の辺を前記異方導電性接着剤にほぼ直交させて固定し、チップのバンプと基板の回路を電気接続する、バンプ付きチップと基板の接続方法。
    ≦W≦L
    ≦W≦L
    (式中、Wは異方導電性接着剤の幅、L,Lはチップのそれぞれ対向する2辺の長さ、Lはチップの第一の辺の長さ、Lはチップの第二の辺の長さである)

JP2004297227A 2004-10-12 2004-10-12 バンプ付きチップ並びにその接続構造体及び接続方法 Pending JP2006114529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004297227A JP2006114529A (ja) 2004-10-12 2004-10-12 バンプ付きチップ並びにその接続構造体及び接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004297227A JP2006114529A (ja) 2004-10-12 2004-10-12 バンプ付きチップ並びにその接続構造体及び接続方法

Publications (1)

Publication Number Publication Date
JP2006114529A true JP2006114529A (ja) 2006-04-27

Family

ID=36382827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004297227A Pending JP2006114529A (ja) 2004-10-12 2004-10-12 バンプ付きチップ並びにその接続構造体及び接続方法

Country Status (1)

Country Link
JP (1) JP2006114529A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010013530A1 (ja) * 2008-07-28 2010-02-04 シャープ株式会社 表示パネル及びそれを備えた表示装置
US8156804B2 (en) 2006-10-18 2012-04-17 Denso Corporation Capacitive semiconductor sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8156804B2 (en) 2006-10-18 2012-04-17 Denso Corporation Capacitive semiconductor sensor
WO2010013530A1 (ja) * 2008-07-28 2010-02-04 シャープ株式会社 表示パネル及びそれを備えた表示装置
US8421979B2 (en) 2008-07-28 2013-04-16 Sharp Kabushiki Kaisha Display panel and display device including the same

Similar Documents

Publication Publication Date Title
TW463272B (en) Resin-encapsulated semiconductor device
US8860196B2 (en) Semiconductor package and method of fabricating the same
TWI287822B (en) Film substrate and its manufacturing method
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2008171938A (ja) 半導体装置及び半導体装置の製造方法
JP5313887B2 (ja) 半導体モジュールおよび携帯機器
JP2005064479A (ja) 回路モジュール
JP6422736B2 (ja) パワーモジュール
JP2010251551A (ja) 電子回路基板およびパワー半導体モジュール
JP2006114529A (ja) バンプ付きチップ並びにその接続構造体及び接続方法
JP3736639B2 (ja) 半導体装置及び電子デバイス並びにそれらの製造方法
US9252346B2 (en) Semiconductor device having electrode interconnections within a conductive adhesive
TWI361476B (en) Semiconductor package and display apparatus
JP3722224B2 (ja) 半導体チップ及び半導体装置並びに半導体装置の製造方法
JP5318797B2 (ja) 実装基板および半導体装置
JP4513969B2 (ja) 電子デバイス
JP2000195888A (ja) 半導体装置
JP2004039815A (ja) 半導体装置の製造方法及び半導体装置
JP2006228953A (ja) 表面実装パッケージ
JP2879503B2 (ja) 面実装型電子回路装置
JP2005159235A (ja) 半導体装置及びその製造方法、配線基板、電子モジュール並びに電子機器
JP2005310957A (ja) 表示装置
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器
JPH09326415A (ja) ボール・グリッド・アレイ・パッケージ
JP2009294404A (ja) 小型液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070612

A977 Report on retrieval

Effective date: 20090529

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091201