JP2006109039A - Ｄ級増幅器 - Google Patents

Abstract

【課題】 従来のＤ級増幅器で用いられている電磁波妨害低減方法では、電力スイッチにおけるオン／オフ動作に由来する高周波電流による、電源ラインからの電磁波妨害に対しては何ら低減効果がなかった。
【解決手段】 乱数的三角波発生手段１２が、乱数的に変化する周期をもった三角波を発生し、比較手段１３が、アナログ音声信号ＡＩと乱数的三角波発生手段１２で発生された三角波に基づいてＰＷＭ信号を生成する。電力スイッチ手段４が、比較手段１３で生成されたＰＷＭ信号を受けて、電力増幅を行う。フィルタ手段５が、電力スイッチ手段４の出力を入力としてＰＷＭ復調を行う。
【選択図】 図１

Description

本発明は、音声信号の電力増幅を主目的とするＤ級増幅器に関し、特にその電磁波妨害（ＥＭＩ）低減に関するものである。

従来より、音声信号の電力増幅を高効率・低損失に行うことで機器の小型化を可能とする方式としてＤ級増幅が用いられてきた。Ｄ級増幅器の変調方式としては、パルス幅変調（ＰＷＭ）タイプとデルタシグマ（ΔΣ）変調タイプに大別される。ΔΣ変調タイプには、ＰＷＭ変換を行うために必要となる再量子化手段による丸め誤差をΔΣ変調を用いて低減した後、ＰＷＭ信号に変換して電力スイッチに導くＰＷＭ併用タイプがある（例えば、特許文献１参照）。また、アナログ音声信号をＰＷＭ基本周波数の三角波信号と比較することによりＰＷＭ信号に変換して電力スイッチに導くものがある（例えば、特許文献２参照）。

Ｄ級増幅器では、ＰＷＭ信号によって電力スイッチのオン／オフ（ＯＮ／ＯＦＦ）動作を繰り返すため、その度に大電流を流したり止めたりすることになり、大きな電磁波妨害を発生させるという問題がある。この改善策として、出力ＬＣフィルタにより復調されたアナログ信号から高周波成分のみを抽出し、その反転信号を作成し、チョークトランスを介して元のアナログ信号から高周波成分を相殺除去する手段を使用し、電磁波妨害の低減を行うものがある（例えば、特許文献３参照）。

特開２００１−２９２０４０号公報 特公平０７−２８１８１号公報（第（１）頁第２欄第８行から第（２）頁第３欄第１１行、図５） 特開２００２−１１８４３０号公報（段落００２０から００２２、図１）

しかしながら、前述のＤ級増幅器の電磁波妨害低減方式では、アナログ信号出力ラインから放射される電磁波妨害を低減し得るが、電力スイッチにおけるスイッチング動作に由来する高周波電流により電源ラインから放射される電磁波妨害に対しては何ら低減効果がなかった。つまり、アナログ信号出力ライン及び電源ラインの両方に現れる電磁波妨害の発生源は、電力スイッチのスイッチング動作に伴って発生する高周波ノイズであるが、この発生源に対する改善策ではなかった。

また、電磁波妨害は、ＰＷＭキャリア周波数の高調波を中心として現れ、音声入力信号の変調度が下がるほど中心周波数のレベルが高く現れる傾向にあることが知られている。特にＰＷＭ信号のデューティ比が５０％の時、即ち音声入力信号が無変調の場合に最大となり、電磁波妨害（ＥＭＩ）規格基準値を満たせないことの原因になり得る現象である。

本発明の課題は、電力スイッチにおけるスイッチング動作に由来する高調波ノイズのピークレベルを低減し、電磁波妨害を抑えたＤ級増幅器を提供することである。

本発明は、上述のような課題を解決するためになされたものであり、
乱数的に変化する周期をもった三角波を発生する乱数的三角波発生手段と、
アナログ音声信号と前記乱数的三角波発生手段で発生された三角波に基づいてＰＷＭ信号を生成する比較手段と、
前記比較手段で生成されたＰＷＭ信号を受けて、電力増幅を行う電力スイッチ手段と、
前記電力スイッチ手段の出力を入力としてＰＷＭ復調を行うフィルタ手段と
を備えることを特徴とするＤ級増幅器を提供する。

本発明によれば、ＰＷＭ信号の生成のための三角波の周期を乱数的に変化させることになるので、電力スイッチにおけるオン／オフ動作に由来する高調波に関して、特に音声信号無変調時のようにその中心周波数にエネルギーが集中する場合において、エネルギーを分散することになるので、アナログ信号出力ライン及び電源ラインからの電磁波妨害が低減されるという効果がある。

実施の形態１．
図１は本発明の実施の形態１のＤ級増幅器の構成を示すブロック図である。図示のＤ級増幅器は、アナログ音声信号ＡＩを受ける入力端子１と、ＰＷＭ信号生成手段２と、補正手段３と、電力スイッチ手段４と、フィルタ手段５と、復調信号ＤＳを出力する出力端子６とを有する。
ＰＷＭ信号生成手段２は、乱数的三角波発生手段１２と、比較手段１３とを有する。

乱数的三角波発生手段１２は、周期が乱数的に（ランダムに）変化する三角波の列を発生する。この乱数的三角波発生手段１２の出力は比較手段１３に入力される。
比較手段１３は、アナログ音声信号と乱数的三角波発生手段１２で発生された三角波に基づいてＰＷＭ信号を生成する。
電力スイッチ手段４は、比較手段１３で生成されたＰＷＭ信号を受けて、電力増幅を行う。フィルタ手段５は、電力スイッチ手段４の出力を入力としてＰＷＭ復調を行う。

アナログ音声信号ＡＩは、補正手段３において電力スイッチ手段４からの負帰還信号により補正が掛けられ、比較手段１３に入力され、上記のように、乱数的三角波発生手段１２から出力される三角波と比較されＰＷＭ信号が生成される。結果として得られるＰＷＭ信号は、音声入力信号ＡＩが三角波よりも大きい期間は「Ｈ」となり、小さい期間は「Ｌ」となるものである。

図２は比較手段１３においてＰＷＭ信号が生成される様子を説明する図であり、（ａ）と（ｂ）は一般的な一定周期の三角波を用いてＰＷＭ信号を生成する場合を示している。（ａ）に示す三角波とアナログ音声信号の比較により、（ｂ）に示すＰＷＭ信号が得られている。（ｃ）と（ｄ）は乱数的に選択された周期の三角波を用いてＰＷＭ信号を生成する場合を示しており、（ｃ）に示す三角波とアナログ音声信号の比較により、（ｄ）に示すＰＷＭ信号が得られている。

尚、補正手段３は電力スイッチ手段４の出力に含まれる歪み成分、例えば三角波の非直線歪み、電力スイッチ手段のパルス幅歪み、電源電圧変動による歪みを軽減することを目的として一般的に使用されるものである。

図３は乱数的三角波発生手段１２の構成例を、比較手段１３とともに示す図である。図示の乱数的三角波発生手段１２は、読出し制御手段１４と、メモリ手段１５と、Ｄ／Ａ変換手段１６と、平滑手段１７とを有する。

読出し制御手段１４は、メモリ手段１５の読出しに用いられるクロック信号ＭＣＬと読出し制御信号ＲＤＣを発生する。クロックＭＣＬは後述のように、三角波の周期ごとにその周波数が所定の範囲内で、乱数的に選択される。
メモリ手段１５には、三角波パターン（三角波を表現する数値パターン即ち数値列）が予め記憶されている。メモリ手段１５は、例えばアドレスのインクリメント手段を含み、読出し開始アドレスを与えると、開始アドレスから、それに続くアドレスのデータを順に読出して出力するものである。

読出し制御手段１４から出力される読出し制御信号ＲＤＣには、読出し開始／終了制御のための信号と、読出し開始アドレスが含まれ、これらによってメモリ手段１５の読出しが制御される。即ち読出し制御手段１４から出力される読出し制御信号に基づいて、予めメモリ手段１５に記憶してある三角波パターンが読み出され、メモリ手段１５の出力がＤ／Ａ変換手段１６によってアナログ信号に変換され、平滑手段１７によって平滑されて三角波となる。

図４は乱数的三角波発生手段１２の動作を説明する図である。（ａ）及び（ｅ）は読出し制御手段１４からのクロック信号ＭＬＣの一例を示している。（ａ）に示されるクロック信号よりも（ｅ）に示されるクロック信号の方が短い周期を有し、（ａ）を基本のクロック信号とすれば、（ｅ）は三角波の周期を短くする場合のクロック信号である。（ｂ）及び（ｆ）は、それぞれ（ａ）及び（ｅ）のクロック信号を用いてメモリ手段１５からデータを読出したときのＤ／Ａ変換手段１６の出力であり、（ｃ）及び（ｇ）はＤ／Ａ変換手段１６の出力を平滑手段１７により平滑した結果である。即ち、メモリ手段１５の読出しクロック信号の周波数を、一周期の三角波を再生する度に変えることにより、メモリ手段１５の読出し速度が変わり、周期の異なる三角波が生成される。この三角波を用いて比較手段１３においてアナログ音声信号ＡＩに基づいたＰＷＭ信号が生成される。

図５は読出し制御手段１４の構成の一例を示す図である。図示の読出し制御手段１４は、乱数発生手段２１と、メモリ制御信号発生手段２２と、メモリクロック発生手段２３とを有する。

乱数発生手段２１は、一周期の三角波を再生する度に乱数を発生する。
この乱数は、例えば一周期の三角波の再生が開始されるごとに、即ちＰＷＭ信号生成手段２の動作の開始時又は一周期の三角波の再生が終了したときに選択される。そのため、メモリ手段１５で一周期の三角波の再生が終わると、そのことを示す信号（周期終了信号）ＥＯＰがメモリ手段１５から乱数発生手段２１に供給される。
メモリ制御信号発生手段２２は、乱数発生手段２１の出力と上記周期終了信号ＥＯＰを受け、メモリ手段１５の制御のための読出し制御信号ＲＤＣを発生する。この読出し制御信号は、上記のように、読出し開始アドレスと、読出し開始及び終了制御信号を含む。これと同時に、メモリクロック発生手段２３においては乱数発生手段２１で発生された乱数値に対応した周波数のクロック信号ＭＣＬを発生する。このクロック信号ＭＣＬは、メモリ手段１５及びメモリ制御信号発生手段２２に供給される。
これら読出し制御信号ＲＤＣとクロック信号ＭＬＣの関係は、例えば、図４に示すようにメモリ手段１５で一周期の三角波が再生されるように調整されている。なお、一周期以上、例えば、複数周期の三角波を再生するように調整しておいても良い。

メモリクロック発生手段２３は、例えば図５に示すように２つのクロック発生手段２５及び２６と、切替手段２７及び２８とにより構成され、メモリ制御信号発生手段２２の動作と連動してクロック信号を切替えて出力する。

クロック発生手段２５、２６としては例えば乱数発生手段２１の出力をラッチするレジスタと、レジスタの出力をアナログ信号に変換するＤ／Ａ変換手段と、Ｄ／Ａ変換手段の出力に応じた周波数で発振する電圧制御発振器とを含むものの利用が可能であり、一方の出力を切替手段２８で選択している間に他方を切替手段２７で乱数発生手段２１に接続して周波数引き込み動作を完了するように構成すれば、安定した三角波を連続して発生することが可能である。

図６はＰＷＭ信号生成手段２の別の構成例を示す図である。図６のＰＷＭ信号生成手段は、図３に示すものと同様、乱数的三角波発生手段３２と、比較手段１３とを有する。
乱数的三角波発生手段３２は、読出し制御手段３４と、メモリ手段３５と、Ｄ／Ａ変換手段１６と、平滑手段１７とを有する。
Ｄ／Ａ変換手段１６と、平滑手段１７は、図３に示すものと同様である。
メモリ手段３５は、図３に示すメモリ手段１５とは異なり、複数のメモリ領域ＭＡ１乃至ＭＡｎを有する。メモリ領域ＭＡ１乃至ＭＡｎは、それぞれ互いに異なる周期を有する複数の三角波パターンを記憶している。
読出し制御手段３４は、メモリ領域ＭＡ１乃至ＭＡｎを乱数的に選択して読み出すための制御信号を発生するもので、例えば図７に示されるようにメモリクロック発生手段４３と乱数発生手段２１とメモリ制御信号発生手段４２とを有する。
メモリ領域ＭＡ１乃至ＭＡｎの選択はそれぞれの先頭アドレスを読出し開始アドレスとして選択することによりなされるので、メモリ領域の乱数的選択は、読出し開始アドレスの乱数的発生によりなされる。

乱数発生手段２１は、図５の乱数発生手段２１と同様に、一周期の三角波を再生する度に乱数を発生する。メモリ制御信号発生手段４２は、乱数発生手段２１の出力と上記周期終了信号ＥＯＰを受け、メモリ手段３５の制御のための読出し制御信号ＲＤＣを発生する。この読出し制御信号は、上記のように、読出し開始アドレスと、読出し開始及び終了制御信号を含む。この読出し開始アドレスは、乱数発生手段２１から供給される乱数に対応した三角波を選択するものであり、一周期の三角波が再生される度に、三角波パターンが乱数的に選択される。
メモリクロック発生手段４３は、一定周波数のクロック信号ＭＣＬを発生して、メモリ手段３５及びメモリ制御信号発生手段４２に供給する。

図８は図６のＰＷＭ信号生成手段２を用いた場合の動作を示す。同図（ａ）及び（ｅ）は読出し制御手段１４からのクロック信号ＭＣＬであり、同じ周波数である。（ｂ）及び（ｆ）はＤ／Ａ変換手段１６の出力であり、（ｃ）及び（ｇ）はそれらを平滑手段１７により平滑した結果である。図４及び５で説明した例とは異なり、メモリ手段３５の読出しクロック信号の周波数は変更されず、代わりに複数のメモリ領域ＭＡ１乃至ＭＡｎが乱数的に選択され、異なる周期の三角波が乱数的に発生される。

ＰＷＭ信号生成手段２の更に他の構成例として、１つの共通の三角波パターンを構成する数値の列の数値を間引きながら読み出すことで異なる周期の三角波を生成することもできる。
この場合、メモリ手段に記憶させておく、三角波パターンを構成する数値の列の数値（「サンプル値」とも言う）の数を十分に多くしておく。即ち、間引いた後もなお滑らかな三角波を生成するために十分な数のサンプル値が記憶されている。また、乱数発生手段２１の出力により間引き率（いくつの数値のうちいくつを間引くかを示す値）を選択することになる。さらに、メモリ手段としては、開始アドレスから、間引き率に応じてアドレスを変化させていくことが可能なものが用いられる。

図９及び図１０は本発明によるＥＭＩ低減の効果を説明するための図であり、アナログ音声信号ＡＩによる変調がなくＰＷＭ信号のデューティ比が５０％の場合を模擬し、ＰＷＭキャリアの周期を固定化した場合と乱数的に変動させた場合の周波数分布をスペクトルアナライザーで実測した例である。

図９において、縦軸ＤＳは、スペクトラム信号の振幅レベルを、ｄＢｍを単位として表す。一目盛が１０ｄＢである。ｄＢｍは１ｍＷ＝０ｄＢｍを基準とした表示単位であり、５０Ωインピーダンス系で標準的である。
“ＲＬ ２０．０ｄＢｍ”は縦軸上の最大値が２０．０ｄＢｍであることを表し、
“ＡＴＴＥＮ ３０ｄＢ”は、スペクトルアナライザの入力段のアッテネータのレベル設定が３０ｄＢであることを表し、
“ＳＴＡＲＴ ０Ｈｚ”は横軸上の最小値が０Ｈｚであることを表し、
“ＳＴＯＰ １００．０ＭＨｚ”は横軸上の最大値が１００．０ＭＨｚであることを表し、
“ＲＢＷ １０ｋＨｚ”は、分解能帯域幅（Ｒｅｓｏｌｕｔｉｏｎ Ｂａｎｄ Ｗｉｄｔｈ）、即ち、測定するスペクトルの幅を制限するＢＰＦ（帯域通過フィルタ）の帯域幅が１０ｋＨｚであることを表し、
“ＶＢＷ １０ｋＨｚ”は、スペクトルアナライザ内部の検波出力に入っているＬＰＦの帯域幅が１０ｋＨｚであることを表し、
“ＳＷＰ ２．５０ｓｅｃ”は、掃引時間（測定周波数範囲とＲＢＷ、ＶＢＷによって決まる）が２．５０ｓｅｃであることを表す。
図１０においても図９と同様の符号は同様の意味を持つ。ただし、図１０において、
“ＣＥＮＴＥＲ ７１．０００ＭＨｚ”は横軸上の中心位置の周波数が７１．０００ＭＨｚであることを表し、
“ＳＰＡＮ １．０００ＭＨｚ”は、横軸上の最小値と最大値の差が１．０００ＭＨｚであることを表す。

ＰＷＭキャリアを固定化した場合にはＰＷＭキャリア周波数を１ＭＨｚとし、乱数化の場合には変動の中心を１ＭＨｚとしている。両図とも（ａ）がＰＷＭキャリア周波数固定、即ち固定周期の三角波によるＰＷＭ変換に相当する場合、（ｂ）が乱数的周期の三角波によるＰＷＭ変換に相当する例である。図９（ａ）のピークレベルは奇数次高調波であり、矩形波のフーリエ級数展開式の係数変化とほぼ一致している。図１０（ａ）は７１次高調波付近（７１ＭＨｚ）を拡大したものである。

ＰＷＭキャリア周波数固定の場合には、ＰＷＭキャリアの高調波周波数において、例えば図９（ａ）に示すように一定の電力レベルをもったピークが観測される。一方、本発明のようにＰＷＭキャリア周波数を乱数的に変えた場合、ＰＷＭキャリア周波数の変化と連動して高調波周波数も乱数的に変化するので、各周波数における単位時間当たりの電力は、ＰＷＭキャリア周波数固定の場合の高調波周波数におけるそれと比較して低下することになり、結果としてＰＷＭキャリア信号の高調波のエネルギーは分散する。このことは、図９及び１０の（ａ）と（ｂ）の比較から確認でき、ＰＷＭキャリア周波数を乱数的に変動させることにより、ＰＷＭキャリア信号の高調波周波数のエネルギーが分散し、高調波のピークレベルは全周波数に渡って低減している。

以上のことから、ＰＷＭ信号の周期を乱数的に変化させることにより、電力スイッチにおけるオン／オフ動作に由来する高調波に関して、エネルギーを分散することになるので、アナログ信号出力ライン及び電源ラインからの電磁波妨害が低減されるという効果を期待できる。

実施の形態２．
図１１は本発明の実施の形態２のＤ級増幅器の構成を示すブロック図である。図示のＤ級増幅器は、概して図１のＤ級増幅器と同様の構成を有する。異なるのは、ＰＷＭ信号生成手段２の代わり、ＰＷＭ信号生成手段７が用いられている点である。図１２はＰＷＭ信号生成手段７の構成の一例を示す図であり、図１３はその動作を説明する図である。

図１２のＰＷＭ信号生成手段７は、乱数的鋸歯状波発生手段５２と、比較手段５３とを有する。
比較手段５３は、図１の比較手段１３と同様である。

乱数的鋸歯状波発生手段５２は例えば図１２に示されるように構成されている。図示の乱数的鋸歯状波発生手段５２は、読出し制御手段５４と、メモリ手段５５と、Ｄ／Ａ変換手段５６と、平滑手段５７とを有する。Ｄ／Ａ変換手段５６及び平滑手段５７は、図３のＤ／Ａ変換手段１６及び平滑手段１７と同様である。

読出し制御手段５４は、メモリ手段５５の読出しに用いられるクロック信号ＭＣＬと読出し制御信号ＲＤＣを発生する。クロックＭＣＬは後述のように、鋸歯状波の周期ごとにその周波数が切替えられる。周波数は所定の範囲内で、乱数的に選択される。
メモリ手段５５には、鋸歯状波パターン（鋸歯状波を表現する数値パターン即ち数値列）が予め記憶されている。メモリ手段５５は、例えばアドレスのインクリメント手段を含み、読出し開始アドレスを与えると、開始アドレスから、それに続くアドレスのデータを順に読出して出力するものである。

読出し制御手段５４から出力される読出し制御信号ＲＤＣには、読出し開始／終了制御のための信号と、読出し開始アドレスが含まれ、これらによってメモリ手段５５の読出しが制御される。即ち読出し制御手段５４から出力される読出し制御信号に基づいて、予めメモリ手段５５に記憶してある鋸歯状波パターンが読み出され、メモリ手段５５の出力がＤ／Ａ変換手段５６によってアナログ信号に変換され、平滑手段５７によって平滑されて鋸歯状波となる。

図１３は乱数的鋸歯状波発生手段５２の動作を説明する図である。（ａ）及び（ｅ）は読出し制御手段５４からのクロック信号ＲＤＣの一例を示している。（ａ）に示されるクロック信号よりも（ｅ）に示されるクロック信号の方が短い周期を有し、（ａ）を基本のクロック信号とすれば、（ｅ）は鋸歯状波の周期を短くする場合のクロック信号である。（ｂ）及び（ｆ）は、それぞれ（ａ）及び（ｅ）のクロック信号を用いてメモリ手段５５からデータを読出したときのＤ／Ａ変換手段５６の出力であり、（ｃ）及び（ｇ）はＤ／Ａ変換手段５６の出力を平滑手段５７により平滑した結果である。即ち、メモリ手段５５の読出しクロック信号の周波数を、一周期の鋸歯状波を再生する度に変えることにより、メモリ手段５５の読出し速度が変わり、周期の異なる鋸歯状波が生成される。この鋸歯状波を用いて比較手段５３においてアナログ音声信号ＡＩに基づいたＰＷＭ信号が生成される。

図１４は読出し制御手段５４の構成の一例を示す図である。図示の読出し制御手段５４は、乱数発生手段６１と、メモリ制御信号発生手段６２と、メモリクロック発生手段６３とを有する。これらは図５の乱数発生手段２１、メモリ制御信号発生手段２２、及びメモリクロック発生手段２３とそれぞれ同様である。

乱数発生手段６１は、一周期の鋸歯状波を再生する度に乱数を発生する。
この乱数は、例えば一周期の鋸歯状波の再生が開始されるごとに、即ちＰＷＭ信号生成手段２の動作の開始時又は一周期の鋸歯状波の再生が終了したときに選択される。そのため、メモリ手段５５で一周期の鋸歯状波の再生が終わると、そのことを示す信号（周期終了信号）ＥＯＰがメモリ手段５５から乱数発生手段２１に供給される。
メモリ制御信号発生手段６２は、乱数発生手段６１と周期終了信号ＥＯＰを受け、メモリ手段５５の制御のための読出し制御信号ＲＤＣを発生する。この読出し制御信号は、上記のように、読出し開始アドレスと、読出し開始及び終了制御信号を含む。これと同時に、メモリクロック発生手段６３においては乱数発生手段６１で発生された乱数値に対応した周波数のクロック信号ＭＣＬを発生する。このクロック信号ＭＣＬは、メモリ手段５５及びメモリ制御信号発生手段６２に供給される。
これら読出し制御信号ＲＤＣとクロック信号ＭＣＬの関係は、例えば、図１３に示すようにメモリ手段５５で一周期の鋸歯状波が再生されるように調整されている。なお、一周期以上、例えば、複数周期の鋸歯状波を再生するように調整しておいても良い。

メモリクロック発生手段６３は、例えば図１４に示すように２つのクロック発生手段６５及び６６と、切替手段６７及び６８とにより構成され、メモリ制御信号発生手段６２の動作と連動してクロック信号を切り替えて出力する。

クロック発生手段６５、６６としては例えば乱数発生手段６１の出力をラッチするレジスタと、レジスタの出力をアナログ信号に変換するＤ／Ａ変換手段と、Ｄ／Ａ変換手段の出力に応じた周波数で発振する電圧制御発振器とを含むものの利用が可能であり、一方の出力を切替手段６８で選択している間に他方を切替手段６７で乱数発生手段６１に接続して周波数引き込み動作を完了するように構成すれば、安定した鋸歯状波を連続して発生することが可能である。

なお、三角波の場合には両エッジ変調のＰＷＭ信号が生成され、鋸歯状波の場合には片エッジ変調のＰＷＭ信号が生成される。

図１５はＰＷＭ信号生成手段７の別の構成例を示す図である。図１５のＰＷＭ信号生成手段は、図１２に示すものと同様、乱数的鋸歯状波発生手段７２と、比較手段５３とを有する。
乱数的鋸歯状波発生手段７２は、読出し制御手段７４と、メモリ手段７５と、Ｄ／Ａ変換手段５６と、平滑手段５７とを有する。
Ｄ／Ａ変換手段５６と、平滑手段５７は、図１２に示すものと同様である。
メモリ手段７５は、図１２に示すメモリ手段５５とは異なり、複数のメモリ領域ＭＢ１乃至ＭＢｎを有する。メモリ領域ＭＢ１乃至ＭＢｎは、それぞれ互いに異なる周期を有する複数の鋸歯状波パターンを記憶している。
読出し制御手段７４は、メモリ領域ＭＢ１乃至ＭＢｎを乱数的に選択して読み出すための制御信号を発生するもので、例えば図１６に示されるようにメモリクロック発生手段８３と乱数発生手段６１とメモリ制御信号発生手段８２とを有する。
メモリ領域ＭＢ１乃至ＭＢｎの選択はそれぞれの先頭アドレスを読出し開始アドレスとして選択することによりなされるので、メモリ領域の乱数的選択は、読出し開始アドレスの乱数的発生によりなされる。

乱数発生手段６１は、図１４の乱数発生手段６１と同様に、一周期の鋸歯状波を再生する度に乱数を発生する。メモリ制御信号発生手段８２は、乱数発生手段６１の出力と周期終了信号ＥＯＰを受け、メモリ手段７５の制御のための読出し制御信号ＲＤＣを発生する。この読出し制御信号は、上記のように、読出し開始アドレスと、読出し開始及び終了制御信号を含む。この読出し開始アドレスは、乱数発生手段６１から供給される乱数に対応した鋸歯状波を選択するものであり、一周期の鋸歯状波が再生される度に、鋸歯状波パターンが乱数的に選択される。
メモリクロック発生手段８３は、一定周波数のクロック信号ＭＣＬを発生して、メモリ手段７５及びメモリ制御信号発生手段８２に供給する。

図１７は図１５のＰＷＭ信号生成手段を用いた場合の動作を示す。同図（ａ）及び（ｅ）は読出し制御手段５４からのクロック信号ＭＣＬであり、同じ周波数である。（ｂ）及び（ｆ）はＤ／Ａ変換手段５６の出力であり、（ｃ）及び（ｇ）はそれらを平滑手段５７により平滑した結果である。図１３及び１２で説明した例とは異なり、メモリ手段７５の読出しクロック信号の周波数は変更されず、代わりに複数のメモリ領域ＭＢ１乃至ＭＢｎが乱数的に選択され、異なる周期の鋸歯状波が乱数的に発生される。

ＰＷＭ信号生成手段２の更に他の構成例として、１つの共通の鋸歯状波パターンを構成する数値の列の数値を間引きながら読み出すことで異なる周期の鋸歯状波を生成することもできる。この場合、メモリ手段に記憶させておく、鋸歯状波パターンを構成する数値の列の数値（「サンプル値」とも言う）の数を十分に多くしておく。即ち、間引いた後もなお滑らかな鋸歯状波を生成するために十分な数のサンプル値を記憶しておく。また、乱数発生手段６１の出力により間引き率（いくつの数値のうちいくつを間引くかを示す値）を選択することになる。さらに、メモリ手段としては、開始アドレスから、間引き率に応じてアドレスを変化させていくことが可能なものが用いられる。

本実施の形態の場合も、実施の形態１と同様の、ＥＭＩ低減の効果が得られる。

本発明の活用例として、ＥＭＩ基準の厳しい車載環境におけるＤ級増幅器に適用して有益である。

この発明の実施の形態１のＤ級増幅器の構成例を示すブロック図である。 この発明の実施の形態１のＤ級増幅器の動作を説明する図である。 この発明の実施の形態１のＰＷＭ信号生成手段の構成例を示すブロック図である。 この発明の実施の形態１の乱数的三角波発生手段の動作を説明する図である。 この発明の実施の形態１の読出し制御手段の構成例を示すブロック図である。 この発明の実施の形態１のＰＷＭ信号生成手段の別の構成例を示すブロック図である。 この発明の実施の形態１の読出し制御手段の別の構成例を示すブロック図である。 図６のＰＷＭ信号生成手段を用いた場合の乱数的三角波発生手段の動作を説明する図である。 この発明の実施の形態１のＥＭＩ低減効果を説明する図である。 この発明の実施の形態１のＥＭＩ低減効果を説明する図である。 この発明の実施の形態２のＤ級増幅器の構成例を示すブロック図である。 この発明の実施の形態２のＰＷＭ信号生成手段の構成例を示す図である。 この発明の実施の形態２の乱数的鋸歯状波発生手段の動作を説明する図である。 この発明の実施の形態２の読出し制御手段の構成例を示す図である。 この発明の実施の形態２のＰＷＭ信号生成手段の別の構成例を示すブロック図である。 この発明の実施の形態２の読出し制御手段の別の構成例を示すブロック図である。 図１５のＰＷＭ信号生成手段を用いた場合の乱数的鋸歯状波発生手段の動作を説明する図である。

符号の説明

１ 入力端子、 ２ ＰＷＭ信号生成手段、 ３ 補正手段、 ４ 電力スイッチ手段、 ５ フィルタ手段、 ６ 出力端子、 １２ 乱数的三角波発生手段、 １３ 比較手段、 １４、３４、５４、７４ 読出し制御手段、 ＡＩ アナログ音声信号、 ＤＭ 復調信号。

Claims (9)

1. 乱数的に変化する周期をもった三角波を発生する乱数的三角波発生手段と、
   アナログ音声信号と前記乱数的三角波発生手段で発生された三角波に基づいてＰＷＭ信号を生成する比較手段と、
   前記比較手段で生成されたＰＷＭ信号を受けて、電力増幅を行う電力スイッチ手段と、
   前記電力スイッチ手段の出力を入力としてＰＷＭ復調を行うフィルタ手段と
   を備えることを特徴とするＤ級増幅器。
2. 前記乱数的三角波発生手段が、
   少なくとも１周期分の三角波を表現する数値パターンを記憶したメモリ手段と、
   前記メモリ手段から出力される数値パターンを対応するアナログ信号に変換するＤ／Ａ変換手段と、
   前記Ｄ／Ａ変換手段から出力されるアナログ信号を平滑して三角波信号を出力する平滑手段と、
   前記三角波の周期ごとに前記メモリ手段の読出し動作を制御する信号の基準となるクロック周期を乱数的に切替えて行う読出し制御手段と
   を備えた
   ことを特徴とする請求項１に記載のＤ級増幅器。
3. 前記読出し制御手段は、
   乱数を発生する乱数発生手段と、
   前記乱数発生手段から発生される乱数に対応した周期のクロックを発生するメモリクロック発生手段とを有し、
   前記メモリクロック発生手段から発生されるクロックで、前記メモリ手段の読出しが行われることを特徴とする請求項２に記載のＤ級増幅器。
4. 前記乱数的三角波発生手段が、
   周期の異なる三角波信号を表現する複数の数値パターンを記憶したメモリ手段と、
   前記メモリ手段に記憶された数値パターンを乱数的に選択して出力させる読出し制御手段と、
   前記メモリ手段から出力される数値パターンを対応するアナログ信号に変換するＤ／Ａ変換手段と、
   前記Ｄ／Ａ変換手段から出力されるアナログ信号を平滑して三角波信号を出力する平滑手段とにより構成されたことを特徴とする請求項１に記載のＤ級増幅器。
5. 乱数的に変化する周期をもった鋸歯状波を発生する乱数的鋸歯状波発生手段と、
   アナログ音声信号と前記乱数的鋸歯状波発生手段で発生された鋸歯状波に基づいてＰＷＭ信号を生成する比較手段と、
   前記比較手段で生成されたＰＷＭ信号を受けて、電力増幅を行う電力スイッチ手段と、
   前記電力スイッチ手段の出力を入力としてＰＷＭ復調を行うフィルタ手段と
   を備えることを特徴とするＤ級増幅器。
6. 前記乱数的鋸歯状波発生手段が、
   少なくとも１周期分の鋸歯状波を表現する数値パターンを記憶したメモリ手段と、
   前記メモリ手段から出力される数値パターンを対応するアナログ信号に変換するＤ／Ａ変換手段と、
   前記Ｄ／Ａ変換手段から出力されるアナログ信号を平滑して鋸歯状波信号を出力する平滑手段と、
   前記鋸歯状波の周期ごとに前記メモリ手段の読出し動作を制御する信号の基準となるクロック周期を乱数的に切替えて行う読出し制御手段と
   を備えた
   ことを特徴とする請求項５に記載のＤ級増幅器。
7. 前記読出し制御手段は、
   乱数を発生する乱数発生手段と、
   前記乱数発生手段から発生される乱数に対応した周期のクロックを発生するメモリクロック発生手段とを有し、
   前記メモリクロック発生手段から発生されるクロックで、前記メモリ手段の読出しが行われることを特徴とする請求項６に記載のＤ級増幅器。
8. 前記乱数的鋸歯状波発生手段が、
   周期の異なる鋸歯状波信号を表現する複数の数値パターンを記憶したメモリ手段と、
   前記メモリ手段に記憶された数値パターンを乱数的に選択して出力させる読出し制御手段と、
   前記メモリ手段から出力される数値パターンを対応するアナログ信号に変換するＤ／Ａ変換手段と、
   前記Ｄ／Ａ変換手段から出力されるアナログ信号を平滑して鋸歯状波信号を出力する平滑手段とにより構成されたことを特徴とする請求項５に記載のＤ級増幅器。
9. 入力されたアナログ音声信号を前記電力スイッチ手段の出力に基いて補正し、補正されたアナログ音声信号を出力する補正手段をさらに備え、
   前記比較手段は、前記アナログ音声信号として、前記補正されたアナログ音声信号を入力とすることを特徴とする請求項１乃至８記載のいずれかに記載のＤ級増幅器。

Images