KR101332978B1 - 최소화된 여기 신호 생성 방법, 여기 신호 생성기 및컴퓨터 판독가능한 기록 매체 - Google Patents

최소화된 여기 신호 생성 방법, 여기 신호 생성기 및컴퓨터 판독가능한 기록 매체 Download PDF

Info

Publication number
KR101332978B1
KR101332978B1 KR1020070011704A KR20070011704A KR101332978B1 KR 101332978 B1 KR101332978 B1 KR 101332978B1 KR 1020070011704 A KR1020070011704 A KR 1020070011704A KR 20070011704 A KR20070011704 A KR 20070011704A KR 101332978 B1 KR101332978 B1 KR 101332978B1
Authority
KR
South Korea
Prior art keywords
excitation signal
signal
minimized
generating
minimized excitation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020070011704A
Other languages
English (en)
Other versions
KR20070080230A (ko
Inventor
리 알톤 바포드
니콜라스 투필라로
아자이 코체
Original Assignee
어드밴테스트 (싱가포르) 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴테스트 (싱가포르) 피티이. 엘티디. filed Critical 어드밴테스트 (싱가포르) 피티이. 엘티디.
Publication of KR20070080230A publication Critical patent/KR20070080230A/ko
Application granted granted Critical
Publication of KR101332978B1 publication Critical patent/KR101332978B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G01R31/2841—Signal generators

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

본 발명은 여기 신호 생성기(ESG)를 제공한다. ESG는 피시험 디바이스(DUT)의 기능적 모델을 생성하기 위해서 테스트 시스템에서 사용되는 최소화된 여기 신호를 생성하며, 이 최소화된 여기 신호의 극치는 DUT에서 전력 스펙트럼을 변화시키지 않으면서 중앙치를 향해서 증가한다.

Description

최소화된 여기 신호 생성 방법, 여기 신호 생성기 및 컴퓨터 판독가능한 기록 매체{EXCITATION SIGNAL GENERATOR FOR IMPROVED ACCURACY OF MODEL-BASED TESTING}
도 1은 여기 신호 생성기로부터 여기 신호를 수신하는 피시험 디바이스(DUT)에 접속된 피시험 시스템(SUT)의 실시예의 블록도,
도 2는 도 1의 피시험 시스템 내부로 주입되는 여기 신호 생성기의 초기 여기 신호를 도시하는 그래프,
도 3은 도 1의 피시험 시스템 내부로 주입된 여기 신호 생성기의 초기 여기 신호의 히스토그램,
도 4는 도 1의 피시험 시스템 내부로 주입된 여기 신호 생성기의 초기 여기 신호의 제 1 부분 편차의 히스토그램,
도 5는 도 1의 피시험 시스템 내부로 주입된 여기 신호 생성기의 초기 여기 신호의 제 2 부분 편차의 히스토그램,
도 6은 최소화 모듈이 사용된 후의 도 1의 최소화된 여기 신호의 그래프,
도 7은 도 6의 파고율 최소화(crest factor minimization)가 사용된 후의 도 1의 최소화된 여기 신호의 히스토그램,
도 8은 도 6의 파고율 최소화의 제 1 부분 편차의 히스토그램,
도 9는 도 6의 파고율 최소화의 제 2 부분 편차의 히스토그램,
도 10은 최소화된 여기 신호를 사용하여 도 1의 피시험 시스템의 응답 결과를 모델링하는 흐름도.
도면의 주요 부분에 대한 부호의 설명
1002 : 개시 단계
1004 : 피시험 시스템에 인가될 신호의 주파수 범위를 결정하는 단계
1006 : 사용될 측정 디바이스의 대략적 신호 대 잡음 비를 (선형 스케일로 해서 진폭 비로서) 결정하는 단계
1008 : 최소화된 여기 신호에서 사용될 주파수 라인의 개수 F를 결정하는 단계
1010 : 사용될 주파수 라인의 세트를 계산하는 단계
1012 : 주파수 라인에 대한 최소 진폭을 계산하는 단계
1014 : 진폭 스펙트럼을 설정하는 단계
1016 : 여기 신호에 파고율 최소화 알고리즘을 인가해서 시간 영역 신호 E를 산출하는 단계
1018 : 신호 E의 범위를 [Emin, Emax]로 설정하고 디지털 대 아날로그 변환기 또는 임의 파형 발생기에 의해 출력되는 값의 범위를 [Dmin, Dmax]로 설정하는 단계
1020 : 신호 E가 피시험 시스템 내에 존재하는 디지털 대 아날로그 변환기 또는 임의 파형 발생기의 주파수 범위를 전체적으로 사용하도록 신호 E를 시프트 및 스케일링하여 신호 E'를 산출하는 단계
1022 : 여기 신호 E'를 최소화된 여기 신호로서 출력하는 단계
1024 : 피시험 디바이스에 상기 최소화된 여기 신호 E'를 인가하여 모델 기반형 테스트 절차에 대한 입력으로서 응답 결과를 측정하는 단계
1026 : 종료 단계
통상적으로 피시험 디바이스(DUT)로 지칭되는 전기 디바이스의 고장을 식별하고 성능을 확인하고 특성을 결정하기 위해서 전기 디바이스(DUT)를 테스트할 필요가 있다. 전기 시스템에서, 수많은 테스트 디바이스 및 회로가 서로 접속되어서 DUT를 포함하는 피시험 시스템(SUT)을 형성한다. SUT를 테스트하기 위해서, 이러한 수많은 테스트 디바이스 및 회로가 캘리브레이션되고 선형 신호 및 입력을 사용하여 DUT에 대한 기능적 모델이 생성된다. 그러나, 테스팅 및 기능적 모델링을 위해서 선형 신호 및 입력을 사용하는 방식은 이론적인 상황이 아닌 실제 상황에서 사용될 때에 DUT가 통상적으로 경험하는 비선형 입력을 보상하지 않거나 고려하지 않는다.
모델 기반형 테스트를 위해 테스트 디바이스를 캘리브레이션하고 DUT를 모델링하는 다른 방식에서, DUT는 관심 주파수 범위로 대역 한정되는 백색 제로 평균 잡음(white, zero-mean noise)으로 여기된다. 이어서, 여기 신호의 최대치 및 최소치가 디지털 대 아날로그 변환기 또는 임의 파형 발생기의 최대 여기 출력치 또는 최소 여기 출력치와 일치하도록 상기 백색 제로 평균 잡음이 스케일링된다. 이어서, SUT의 응답 결과가 측정되고 이로써 DUT의 기능적 모델이 획득된다. 이어서, 이 DUT의 기능적 모델은 미국 특허 번호 6,850,871 "Extraction of Nonlinear Black Box Behavioral Models from Embeddings of Time-Domain Measurements" 및 미국 특허 번호 6,777,646 "Excitation Design and Model Structure for Data Driven Models of Electronic System"에서 개시된 바와 같은 성능 모델 기반형 테스트를 위해서 사용된다.
성능 모델 기반형 테스트를 위한 전술한 방식들이 갖는 문제점은 이들이 사용하는 신호가 푸리에 성분을 가지고 있으며 또한 이러한 신호가 통상적으로는 여기 신호의 시간 영역 내에서 정수 개수의 사이클을 가지지 않는다는 것이다. 이러한 문제점들로 인해서 모델 추출 정확도가 저감되고 이로써 입력 신호 및 출력 신호가 푸리에 변환될 때에 주파수 누설이 발생할 수 있다.
성능 모델 기반형 테스트를 위한 또 다른 방식에서, 정상 동작 신호와 유사한 변조된 신호가 DUT에 인가된다. DUT가 정상 동작의 전체 정상 주파수 및 순간 전력 범위에 걸쳐서 여기되도록 상기 변조된 신호는 통상적으로는 랜덤하다. 이러한 방식은 선형 여기 또는 백색 잡음 여기에 대해서는 도움이 되지만 CDMA 타입 변 조 신호에 대해서는 도움이 되지 않는다. CDMA 타입 변조는 믹싱 및 필터링되는 의사 랜덤 시퀀스로 구성된다. 이 의사 랜덤 시퀀스는 모든 주파수에서 전력 스펙트럼 밀도로 존재하는 성분을 갖는 랜덤 신호이며 따라서 주파수 누설이 체계적으로 제어될 수 없다.
또한, 5 MHz 채널 신호와 같은 CDMA 프로토콜에서 사용되는 통상적인 변조 신호는 오직 한정된 대역폭만을 커버할 수 있다. 통상적인 정상 CDMA 동작 신호는 5 MHz를 커버하고, 또한 통상적인 성능 계측치가 CDMA 정보 채널 외부에 있는 신호로부터 측정되기 때문에 디바이스의 광대역 주파수 응답을 커버하기 위해서 다수의 실험을 필요로 한다. 가령, 채널 외 고조파 반응 정도(가령, IP2, IP3 및 보다 높은 차수의 비선형 고조파 반응 정도)를 테스트하기 위해서 100 MHz 주파수대역이 요구되며 이 100 MHz 주파수 대역은 추가적인 테스트(본 실례에서는 최소 20 번의 추가 테스트)를 필요로 한다.
그러므로, 모델 기반형 테스트에서 모델이 실질적으로 작은 모델링 편차를 갖고 이로써 테스트 계측치가 더 정확하게 되도록 SUT에 여기 신호를 제공할 수 있는 방식이 필요하다.
본 발명은 입력 신호를 수신하기 위한 제 1 입력부를 가지며 해당 전력 스펙트럼을 갖는 최소화된 여기 신호를 생성하는 여기 신호 생성기(ESG)를 개시한다. ESG는 피시험 시스템(SUT)과 연관된 주파수 범위를 수신하는 제 2 입력부 및 상기 제 1 입력부 및 제 2 입력부와 통신하는 제어기를 포함한다. 이 제어기는 상기 SUT의 주파수 범위를 결정하고 최소화된 여기 신호 내에 존재할 주파수 라인이 개수를 식별하며 상기 SUT의 주파수 범위 및 상기 주파수 라인의 개수를 기반으로 하여 주파수 라인의 세트를 계산하고 상기 주파수 라인의 세트 내의 주파수 라인의 최소 진폭을 식별하며 상기 입력 신호의 수신에 응답하여 극치(extreme value)를 갖는 최소 여기 신호를 생성한다. 상기 최소 여기 신호를 생성하기 위해서, 상기 제어기는 상기 주파수 라인의 개수, 상기 SUT의 주파수 범위 및 상기 최소 진폭을 사용하여 극치를 갖는 최소화된 여기 신호를 생성하는데, 여기서 상기 최소화된 여기 신호의 극치는 상기 최소화된 여기 신호의 전력 스펙트럼에 영향을 주지 않으면서 중앙치를 향해서 증가한다.
또한, 본 발명은, 해당 전력 스펙트럼을 갖는 최소화된 여기 신호를 생성하는 인스트럭션을 갖는 컴퓨터 판독가능한 기록 매체를 개시한다. 이 경우, 상기 인스트럭션은, 피시험 시스템(SUT)의 주파수 범위를 결정하는 제 1 인스트럭션 세트와, 상기 최소화된 여기 신호 내에 존재할 주파수 라인의 개수를 식별하는 제 2 인스트럭션 세트와, 상기 SUT의 주파수 범위 및 상기 주파수 라인의 개수를 기반으로 하여 주파수 라인의 세트를 계산하는 제 3 인스트럭션 세트와, 상기 주파수 라인의 세트 내의 주파수 라인의 최소 진폭을 식별하는 제 4 인스트럭션 세트와, 입력 신호의 수신에 응답하여 극치를 갖는 최소화된 여기 신호를 생성하는 제 5 인스트럭션 세트를 포함한다. 그리고, 상기 최소화된 여기 신호를 생성하는 것은 상기 주파수 라인의 개수, 상기 SUT의 주파수 범위 및 상기 최소 진폭을 사용하여 상기 최소화된 여기 신호를 생성하는 것을 포함하며, 상기 최소화된 여기 신호의 극치는 상기 최소화된 여기 신호의 상기 해당 전력 스펙트럼에 영향을 주지 않으면서 중앙치를 향해서 증가한다.
또한, 상기 최소화된 여기 신호를 생성하는 상기 제 5 인스트럭션 세트는 상기 최소화된 여기 신호가 상기 SUT 내의 피시험 디바이스(DUT)의 전체 신호 범위를 사용할 수 있도록 상기 입력 신호를 시프트하는 제 6 인스트럭션 세트를 더 포함한다.
또한, 상기 최소화된 여기 신호를 생성하는 상기 제 5 인스트럭션 세트는 상기 최소화된 여기 신호가 상기 SUT 내의 상기 피시험 디바이스(DUT)의 전체 신호 범위를 사용할 수 있도록 상기 입력 신호를 스케일링하는 제 7 인스트럭션 세트를 더 포함한다.
또한, 상기 최소화된 여기 신호를 생성하는 상기 제 5 인스트럭션 세트는 상기 최소화된 여기 신호가 상기 SUT 내의 피시험 디바이스(DUT)의 전체 신호 범위를 사용할 수 있도록 상기 입력 신호를 스케일링하는 제 6 인스트럭션 세트를 더 포함하며, 상기 DUT는 증폭기일 수도 있다..
또한, 상기 최소화된 여기 신호를 생성하는 상기 제 5 인스트럭션 세트는 신호 생성기를 이용하여 상기 입력 신호를 생성하는 인스트럭션을 더 포함한다.
본 발명의 다른 시스템, 방법, 특징 및 장점들은 첨부 도면 및 다음의 발명의 구성 부분을 독해하면 본 기술 분야의 당업자에게는 자명해질 것이다. 모든 이러한 다른 시스템, 방법, 특징 및 장점들은 다음의 발명의 구성 부분에 포함되고 본 발명의 범위 내에 존재하고 첨부 도면에 의해서 보호된다.
전체 도면에서, 도면의 구성 요소들은 필수적으로 실제 축척대로 도시되지 않았고 이 대신에 본 발명의 원리를 설명하기 위해서 확대되었다. 전체 도면에서, 유사한 참조 부호는 유사한 구성 요소를 표시한다.
여기 신호 생성기(ESG)가 기술된다. ESG는 피시험 디바이스(DUT)의 기능적 모델을 생성하기 위해서 테스트 시스템에서 사용되는 최소화된 여기 신호를 생성하며, 이 최소화된 여기 신호의 극치는 DUT에서 전력 스펙트럼을 변화시키지 않으면서 중앙치를 향해서 증가한다.
도 1은 피시험 시스템(SUT)(100)의 실시예의 블록도이다. 이 SUT(100)는 DUT(102), 신호 생성기(104), ESG(106) 및 측정 디바이스(108)를 포함한다. ESG(106)는 최소화 모듈(110)을 포함한다.
동작의 일실시예로서, ESG(106)은, DUT(102)의 입력인 여기 신호(112)를 생성한다. ESG(106)가 신호 생성기(104) 및 입력부로부터 초기 신호(초기 여기 신호)를 수신한다. 이어서, ESG(106)가 수신된 신호(114)에 대해서 최소화 절차를 제어기(111)에 의해 제어되는 최소화 모듈(110)로 수행하며, 여기서 최소화 모듈(110)은 가령 파고율 최소화 알고리즘을 사용하여 최소화 절차를 수행한다. 제어기(111)는 디지털 신호 프로세서, 마이크로프로세서, 상태 머신으로서 기능하는 디지털 로직, 상태 머신으로서 기능하는 아날로그 회로 또는 제어기로서 기능하는 아날로그 회로와 디지털 회로의 조합일 수 있다. 또한, 제어기(111)는 제 2 입력부를 통해서 사용자로부터 데이터를 수신할 수도 있다. 이 제 2 입력부는 말하자면 키보드, 키패드, 테스트 스크립트, 하나 이상의 데이터 파일 등과 연결되어 있다.
이어서, 최소화 모듈(110)은 최소화된 여기 신호(112)의 극치가 최소화된 여기 신호(112)의 전력 스펙트럼을 변화시키지 않으면서 중앙치를 향해서 증가하도록 최소화된 여기 신호를 수정한다. 이어서, 이 최소화된 여기 신호(112)가 DUT(102)에 주입된다. 이어서, 이로써 생성된 결과가 측정 디바이스(108)에 의해서 측정되 고 이 측정 디바이스는 DUT(102)의 신호 응답 결과에 대한 보다 정확한 기능적 모델을 생성한다.
신호 생성기(104)의 실례는 믹서, 발진기, 필터 및 신호를 기저대역으로부터 멀리 존재하는 주파수 영역으로 변환하는 다른 구성 요소들을 갖는 디지털 대 아날로그 변환기(DAC), 임의 파형 발생기, 직접형 디지털 합성기 및 이들의 임의의 조합을 포함한다. DUT(102)의 실례는 다음으로 한정되지는 않지만 (셀 방식 전화, 무선 네트워크 디바이스, 텔레비전 또는 비디오 디바이스와 같은 제품에서 사용되는) 아날로그 무선 송신기, 아날로그 무선 수신기, 디지털 무선 송신기, 디지털 무선 수신기 또는 이들의 구성 요소인 구현 전방 단부를 포함하며, 측정 디바이스(108)의 실례는 아날로그 대 디지털 변환기, 데이터 수집 카드, 오실로스코프, 스펙트럼 분석기 또는 네트워크 분석기를 포함한다. 본 실시예에서, 신호 생성기(104)는 ESG(106)와는 별도로 도시되었지만 다른 실시예에서는 신호 생성기(104)는 ESG(106) 내에 내장될 수 있다. 또한, 측정 디바이스(108)도 ESG(106) 내에 내장될 수 있다.
ESG(106)로부터의 최소화된 여기 신호(112)는 이 최소화된 여기 신호(112)의 기간 동안 정수 개수의 사이클을 갖는 주파수 성분을 가질 수 있다. 정수 개수의 사이클을 가짐으로써, SUT(100)에서의 주파수 누설이 제거되거나 감소된다. 출력에서는 주파수 누설이 제거되기보다는 주파수 누설이 감소되는데, 그 이유는 주파수 누설은 최소화된 여기 신호(112)의 주파수 라인이 아닌 다른 주파수 라인의 출력 전력의 비선형적 영향으로 인해서 발생하기 때문이다.
최소화 모듈(110)로 인해서 DUT(102)에서의 전력 스펙트럼을 변화시키지 않으면서 상기 최소화된 여기 신호(112)의 극치는 중앙치를 향해서 증가한다. 이렇게 중앙치를 향해서 극치가 증가하는 것은 "파고율 최소화"로 알려져 있다. 가령, 파고율 최소화를 사용하는 최소화 모듈(110)은 DUT(102) 내의 증폭기와 같은 디바이스에 대해 대역 압축을 가하는 순간 대형 진폭 신호를 제공한다. 이러한 파고율 최소화를 경험하지 않는 여기 신호는 통상적으로 높은 편차를 갖는 모델을 산출한다. 파고율 최소화 알고리즘에 의해서, DUT(102)에는 분산된 범위의 진폭 및 속도가 제공되며, 이로써 기능적 모델은 보다 정확하게 되며 편차가 작아진다.
최소화된 여기 신호(112)가 말하자면 여기 라인의 개수, 라인의 중심 주파수, 모델에 의해 커버될 대역폭 등과 같은 설계 파라미터에 의해서 특정되게 하는 공식이 유도된다. 유도된 공식을 사용하여, 최소화된 여기 신호(112)의 특정화가 이루어져 최소화된 여기 신호(112)가 최소 스펙트럼 누설을 갖도록 보장된다. 최소 스펙트럼 누설이 바람직한데 그 이유는 스펙트럼 누설을 최소화하는 것이 DUT(102)의 비선형 거동을 올바르게 식별하는 것을 용이하게 하기 때문이며, 스펙트럼 누설을 최소화하는 것이 DUT의 비선형 거동을 올바르게 식별하는 것을 용이하게 하는 이유는 최소화된 여기 신호(112)의 전력이 (가령, 100 개 내의) 작은 개수의 스펙트럼 라인으로 한정되도록 설계될 수 있기 때문이다. 다른 주파수에서의 DUT(102)의 출력의 에너지는 DUT(102)의 비선형 거동을 나타낸다.
최소화된 여기 신호(112)를 생성하는 일 예시적 방식은 특정 또는 소정의 스펙트럼 라인 상에서 특정 또는 소정의 전력 레벨을 갖는다. 이는 각 스펙트럼 라인 에 대해서 랜덤 위상을 선택하고 역 고속 푸리에 변환(IFFT) 알고리즘을 사용하여 전력 및 위상을 시간 영역 샘플로 변환함으로써 성취될 수 있다. 도 2는 도 1의 SUT(100)에서 랜덤 위상 방식을 사용하여 ESG(106)에 의해서 생성되는 초기 여기 신호(202)를 도시하는 그래프이다. 여기 신호의 주파수 범위는 DUT(102)가 동작하도록 설계된 최대 주파수 및 최소 주파수에 의해서 결정된다. 측정 디바이스(108)의 대략적인 신호 대 잡음(S/N) 비는 선형 스케일로 해서 진폭 비(S)로서 사용된다. 가령, 측정 디바이스의 S/N 비가 100 db이면, 진폭 비는 선형 스케일로 해서 S = 1e 5이다.
초기 여기 신호(202)에서 사용될 주파수 라인의 개수가 이어서 선택된다. 최종 FFT가 크기 2n(여기서, n은 고려되고 있는 주파수 범위 내에서 DUT의 주파수 응답 함수(FRF)의 순조로운 보간(smooth interpolation)을 가능하게 하도록 충분하게 큼)에 속하도록 주파수 라인의 개수가 선택된다. 주파수 라인에 대한 최소 진폭은 공식 Amin = 1/(S/Aratio)에 의해서 결정되며, 여기서 Aratio는 1 보다 매우 큰 수이다. 본 실례에서, Aratio가 100이면, 파고율(신호의 피크율) 최소화 알고리즘을 위한 수렴 시간과 원하지 않은 주파수에 대해 소비된 여기 전력의 양이 서로 허용가능하게 절충된다.
초기 여기 신호(202)에 대한 진폭 스펙트럼 A(f), 즉 주파수 라인의 세트 "F"에서 주파수 "f"의 진폭은 다음과 같이 표현된다.
f가 [ f min , f max ] 내에 존재하면 A(f) = 1이며,
그렇지 않으면 A(f) = A min 이다.
본 실례에서, 초기 여기 신호(202)는 사용될 ESG의 범위에 따라서 스케일링 및 시프트될 수 있기 때문에 임의 단위로 도시되었다. 본 실례에서, 초기 여기 신호(202)는 100 MHz 샘플 레이트의 주기 동안 8000 개의 샘플에 걸쳐서 제로 신호 레벨을 중심으로 센터링된다. 본 실례에서 100 MHz의 샘플 레이트가 선택된 이유는 이 샘플 레이트가 현재의 데이터 변환 능력으로 달성할 수 있는 최고 레벨이기 때문이며 미래에는 보다 높은 샘플 레이트가 선택될 수도 있다.
도 3은 도 1의 DUT(102)에 주입된 도 2의 초기 여기 신호(202)의 히스토그램(300)이다. 이 히스토그램(300)에 의해서 도시된 바와 같이, 대부분의 시간 동안 초기 여기 신호(202)는 제로를 중심으로 센터링된다.
도 4 및 도 5는 도 1의 DUT(102)에 주입된 도 2의 초기 여기 신호(202)의 제 1 부분 편차(402) 및 제 2 부분 편차(502)의 히스토그램(400,500)을 각기 도시한다. 제 1 부분 편차(402)는 초기 여기 신호(202)의 속도로서 지칭된다. 도 2의 초기 여기 신호(202)를 기반으로 하는 모델은 히스토그램(400,500)에 의해 도시된 바와 같이 작은 진폭 및 낮은 속도만큼 신호에 대해서 편차가 발생하며 이로써 도 1의 DUT(102)의 비선형 왜곡 산출량(nonlinear distortion product)을 적합하게 드러내지 못하게 된다.
도 6은 최소화 모듈(110)이 파고율 최소화 절차를 수행한 후의 도 1의 최소 화된 여기 신호(112)의 그래프(600)를 도시한다. 파고율 최소화 알고리즘의 실례는 System Identification , A Frequency Domain Approach, Rik Pintelon and John Schoukens, IEEE Press 2001 및 Crest - Factor Minimization Using Nonlinear Chebyshev Approximation Methods, Patrick Guillaume, Johan Schoukens, Rik Pintelton and Istvan Kollar, IEEE Transactions on Instrumentation and Measurement, Vol.40, No.6, December 1991에 개시되어 있으며 이 두 문헌은 그 전체가 본 명세서에서 참조로서 인용된다.
도 7은 도 6의 파고율 최소화의 수행 이후의 도 1의 최소화된 여기 신호(112)의 히스토그램(700)을 도시한다. 히스토그램(700)에서 도시된 바와 같이, 신호 진폭은 여기 범위를 가로질러 분포되어 있다. 또한, 도 8에서, 도 6의 파고율 최소화의 제 1 부분 편차(802)의 히스토그램(800)인 속도는 여기 범위를 가로질러 분포되어 있다. 또한, 제 1 부분 편차의 히스토그램(800)은 사인 파의 제 1 부분 편차 히스토그램의 외형에 근사한다. 이와 마찬가지로, 도 9에서, 도 6의 파고율 최소화의 제 2 부분 편차(902)의 히스토그램(900)도 여기 범위를 가로질러 분포되어 있으며 이 히스토그램(900)은 DUT의 선형 응답 결과(주파수 응답 함수)뿐만 아니라 비선형 응답 결과(그의 왜곡 산출량에 의해 측정됨) 모두를 포획하는 모델을 추정하기 위해서 보다 양호한 학습 결과가 달성될 수 있음을 나타내고 있다.
도 10은 최소화된 여기 신호를 사용하여 도 1의 SUT(100)의 응답 결과를 모델링하는 흐름도(1000)이다. 이 흐름도(1000)는 단계(1002)에서 시작하고 단계(1004)에서는 신호 생성기(104)에 의해 생성된 신호(114)에 대한 주파수 범위 fmin 및 fmax를 결정한다. 단계(1006)에서 선형 스케일로 해서 진폭 비로서 표현되는 측정 디바이스(108)의 대략적 신호 대 잡음 비가 결정된다. 본 실례에서, 신호 대 잡음 비는 100 db이며 선형 스케일로 해서 진폭 비는 S = 1e 5로 표현된다. 이러한 결정은 측정 디바이스(108)의 신호 대 잡음 비를 측정함으로써 또는 측정 디바이스(108)와 관련된 문헌에 포함된 값을 사용함으로써 이루어진다.
단계(1008)에서, 최종 FFT가 크기 2n(여기서, n은 원하는 주파수 범위 내에서 DUT의 주파수 응답 함수(FRF)의 순조로운 보간을 가능하게 하도록 충분하게 큼)에 속하도록 상기 최소화된 여기 신호(112)에서 사용될 주파수 라인의 개수 "F"가 선택된다. 이어서, 단계(1010)에서 사용될 주파수 라인의 세트가 계산된다. 이어서, 단계(1012)에서, 주파수 라인에 대한 최소 진폭이 공식 Amin = 1/(S/Aratio)에 의해서 결정되는데, 여기서 Aratio는 가령 100과 같은 1 보다 매우 큰 수이다. 가령, Aratio가 100으로 선택되면, 파고율 최소화 알고리즘을 위한 수렴 시간과 원하지 않은 주파수에 대해 소비된 여기 전력의 양이 서로 허용가능하게 절충될 수 있다.
이어서, 단계(1014)에서, 여기 신호에 대한 진폭 스펙트럼 A(f)이 다음과 같이 설정된다.
f가 [ f min , f max ] 내에 존재하면 A(f) = 1이며,
그렇지 않으면 A(f) = A min 이다.
이어서, 단계(1016)에서 진폭 스펙트럼 A(f)가 ESG(106) 내의 최소화 모듈(110)로 전달된다. 이로써, 최소화 모듈(110)은 여기 신호에 대해서 파고율 최소화 알고리즘을 수행하여 시간 영역 신호 E를 산출한다.
이어서, 단계(1018)에서, 시간 영역 신호 E의 범위가 [Emin, Emax]로 설정되고 디지털 대 아날로그(D/A) 변환기 또는 임의 파형 발생기(ARB)에 의해서 출력되는 값의 범위가 [Dmin, Dmax]로 설정된다. 단계(1020)에서, 상기 디지털 대 아날로그 변환기 또는 임의 파형 발생기의 범위 [Dmin, Dmax]를 전체적으로 사용할 수 있도록 여기 신호 E가 시프트 및 스케일링되어서 여기 신호 E'가 산출된다. 이어서, 단계(1022)에서 여기 신호 E'가 최소화된 여기 신호(112)로서 출력되어 단계(1024)에서 DUT(102)의 모델을 유도할 시에 사용하기 위해서 DUT(102)로 인가된다. 이어서, 단계(1026)에서 프로세싱이 완료된다. 다른 실시예에서, 프로세싱은 선택 사양적으로 시작 단계(1002)로 다시 복귀할 수 있다.
본 기술 분야의 당업자는 도 10에 도시된 흐름도가 하드웨어, 소프트웨어 또는 하드웨어와 소프트웨어의 조합으로 구현될 수 있음을 이해할 것이다. 프로세스 단계들의 실시예는 적어도 하나의 머신 판독가능한 신호 보유 매체를 사용한다. 이 머신 판독가능한 신호 보유 매체의 실례는 자기 저장 매체(가령, 플로피 디스크 또는 컴팩트 디스크(CD) 또는 디지털 비디오 디스크(DVD)), 생물학적 저장 매체, 원자적 저장 매체, 데이터 신호에 대해서 로직 기능을 구현하는 로직 게이트를 갖는 이산 로직 회로, 적합한 로직 게이트를 갖는 ASIC(application specific integrated circuit), 프로그램가능한 게이트 어레이(PGA), 필드 프로그램가능한 게이트 어레이(FPGA), 랜덤 액세스 메모리 디바이스(RAM), 판독 전용 메모리 디바이스(ROM), 전자적 프로그램가능한 랜덤 액세스 메모리(EPROM) 등과 같은 컴퓨터 판독가능한 매체를 포함한다. 이 컴퓨터 판독가능한 매체는, 프로그램이 가령 종이 또는 다른 매체를 광학적으로 스캐닝함으로써 전자적으로 캡처되고 이어서 컴파일링되고 해석되거나 이와 달리 필요하다면 적합한 방식으로 프로세싱되어서 컴퓨터 메모리에 저장될 때에, 컴퓨터 인스트럭션이 그 상에 인쇄될 수 있는 종이 또는 다른 적합한 매체일 수도 있다.
또한, 머신 판독가능한 신호 보유 매체는 컴퓨터 판독가능한 신호 보유 매체를 포함한다. 컴퓨터 판독가능한 신호 보유 매체는 하나 이상의 유선 기반 네트워크 또는 무선 네트워크 또는 광섬유 네트워크를 통해서 또는 시스템 내부에서 전송된 변조된 반송 신호를 갖는다. 가령, 하나 이상의 유선 기반 네트워크 또는 무선 네트워크 또는 광섬유 네트워크는 네트워크를 통해서 전달되는 또는 상주하는 컴퓨터 판독가능한 신호의 성분을 갖는 무선 네트워크, 전화 네트워크, LAN(local area network) 또는 인터넷을 포함한다. 컴퓨터 판독가능한 신호는 임의의 개수의 프로그래밍 언어로 구현되거나 기록된 하나 이상의 머신 인스트럭션의 표현이다.
또한, 논리 기능을 구현하는 실행가능한 인스트럭션의 배열을 포함하는 프로그래밍 언어로 구현되는 다수의 프로세스 단계들은 컴퓨터 기반형 시스템와 같은 인스트럭션 실행 시스템, 마이크로프로세서, 디지털 신호 프로세서 또는 제어기로서 기능하는 이산 로직 회로와 같은 프로세서 또는 제어기를 갖는 제어기 내장 시 스템 또는 상기 인스트럭션 실행 시스템으로부터 인스트럭션을 페치하여 인스트럭션을 실행할 수 있는 다른 시스템에 의해서 또는 함께 사용되기 위해서 임의의 머신 판독가능한 신호 보유 매체에서 구현될 수 있다.
상기 발명의 구성 부분은 본 발명을 단지 예시적으로 설명하기 위해서 제공되었다. 따라서, 상기 발명의 구성 부분이 위에서 개시된 형태로만 본 발명을 한정하지는 않는다. 그보다는 다른 수정 및 변경이 상기 발명의 구성 부분의 조명하에서 가능하고 본 발명을 실현함에 따라서 획득될 수 있다. 가령, 위에서 기술된 실시예는 소프트웨어를 포함하였지만 본 발명은 하드웨어와 소프트웨어의 조합으로 구현되거나 하드웨어 단독으로 구현될 수도 있다. 또한, 상기 실시예들은 시스템에 따라서 변할 수 있다. 다음의 특허청구범위가 본 발명의 범위를 규정한다.
본 발명을 통해서 모델 기반형 테스트에서 모델이 실질적으로 작은 모델링 편차를 갖게 되며 이로써 테스트 계측치가 더 정확하게 되도록 피시험 시스템(SUT)에 여기 신호를 제공할 수 있다.

Claims (20)

  1. 해당 전력 스펙트럼을 갖는 최소화된 여기 신호를 생성하는 방법으로서,
    피시험 시스템(SUT)의 주파수 범위를 결정하는 단계와,
    상기 최소화된 여기 신호 내에 존재할 주파수 라인의 개수를 식별하는 단계와,
    상기 SUT의 주파수 범위 및 상기 주파수 라인의 개수를 기반으로 하여 주파수 라인의 세트를 계산하는 단계와,
    상기 주파수 라인의 세트 내의 주파수 라인의 최소 진폭을 식별하는 단계와,
    입력 신호의 수신에 응답하여 극치(extreme value)를 갖는 최소화된 여기 신호를 생성하는 단계 - 상기 최소화된 여기 신호를 생성하는 단계는 상기 주파수 라인의 개수, 상기 SUT의 주파수 범위 및 상기 최소 진폭을 사용하여 상기 최소화된 여기 신호를 생성하는 단계를 포함함 - 를 포함하고,
    상기 최소화된 여기 신호의 극치는 상기 최소화된 여기 신호의 상기 해당 전력 스펙트럼에 영향을 주지 않으면서 중앙치를 향해서 증가하는
    최소화된 여기 신호 생성 방법.
  2. 제 1 항에 있어서,
    상기 최소화된 여기 신호를 생성하는 단계는 상기 최소화된 여기 신호가 상기 SUT 내의 피시험 디바이스(DUT)의 전체 신호 범위를 사용할 수 있도록 상기 입력 신호를 시프트하는 단계를 더 포함하는
    최소화된 여기 신호 생성 방법.
  3. 제 2 항에 있어서,
    상기 최소화된 여기 신호를 생성하는 단계는 상기 최소화된 여기 신호가 상기 피시험 디바이스(DUT)의 전체 신호 범위를 사용할 수 있도록 상기 입력 신호를 스케일링하는 단계를 더 포함하는
    최소화된 여기 신호 생성 방법.
  4. 제 1 항에 있어서,
    상기 최소화된 여기 신호를 생성하는 단계는 상기 최소화된 여기 신호가 상기 SUT 내의 피시험 디바이스(DUT)의 전체 신호 범위를 사용할 수 있도록 상기 입력 신호를 스케일링하는 단계를 더 포함하는
    최소화된 여기 신호 생성 방법.
  5. 제 4 항에 있어서,
    상기 DUT는 증폭기인
    최소화된 여기 신호 생성 방법.
  6. 제 1 항에 있어서,
    신호 생성기를 사용하여 상기 입력 신호를 생성하는 단계를 더 포함하는
    최소화된 여기 신호 생성 방법.
  7. 제 6 항에 있어서,
    상기 입력 신호와 상기 최소화된 여기 신호를 생성하는 단계는 상기 SUT 내의 단일 디바이스 내에서 발생하는
    최소화된 여기 신호 생성 방법.
  8. 해당 전력 스펙트럼을 갖는 최소화된 여기 신호를 생성하는 여기 신호 생성기(ESG)로서,
    입력 신호를 수신하는 제 1 입력부와,
    피시험 시스템(SUT)과 연관된 주파수 범위를 수신하는 제 2 입력부와,
    상기 제 1 입력부 및 상기 제 2 입력부와 통신하는 제어기를 포함하며,
    상기 제어기는,
    상기 피시험 시스템(SUT)의 주파수 범위를 결정하고,
    상기 최소화된 여기 신호 내에 존재할 주파수 라인의 개수를 식별하며,
    상기 SUT의 주파수 범위 및 상기 주파수 라인의 개수를 기반으로 하여 주파수 라인의 세트를 계산하고,
    상기 주파수 라인의 세트 내의 주파수 라인의 최소 진폭을 식별하며,
    상기 입력 신호의 수신에 응답하여 극치를 갖는 최소화된 여기 신호를 생성하며 - 상기 최소화된 여기 신호를 생성하는 것은 상기 주파수 라인의 개수, 상기 SUT의 주파수 범위 및 상기 최소 진폭을 사용하여 상기 최소화된 여기 신호를 생성하는 것을 포함함 -,
    상기 최소화된 여기 신호의 극치는 상기 최소화된 여기 신호의 상기 해당 전력 스펙트럼에 영향을 주지 않으면서 중앙치를 향해서 증가하는
    여기 신호 생성기.
  9. 제 8 항에 있어서,
    상기 제어기는 상기 최소화된 여기 신호가 상기 SUT 내의 피시험 디바이스(DUT)의 전체 신호 범위를 사용할 수 있도록 상기 입력 신호를 시프트하는
    여기 신호 생성기.
  10. 제 9 항에 있어서,
    상기 제어기는 상기 최소화된 여기 신호가 상기 SUT 내의 상기 피시험 디바 이스(DUT)의 전체 신호 범위를 사용할 수 있도록 상기 입력 신호를 스케일링하는
    여기 신호 생성기.
  11. 제 8 항에 있어서,
    상기 제어기는 상기 최소화된 여기 신호가 상기 SUT 내의 피시험 디바이스(DUT)의 전체 신호 범위를 사용할 수 있도록 상기 입력 신호를 스케일링하는
    여기 신호 생성기.
  12. 제 11 항에 있어서,
    상기 DUT는 증폭기인
    여기 신호 생성기.
  13. 제 8 항에 있어서,
    상기 여기 신호 생성기로 입력되는 상기 입력 신호를 생성하는 신호 생성기를 더 포함하는
    여기 신호 생성기.
  14. 제 13 항에 있어서,
    상기 여기 신호 생성기는 단일 디바이스인
    여기 신호 생성기.
  15. 해당 전력 스펙트럼을 갖는 최소화된 여기 신호를 생성하는 인스트럭션을 갖는 컴퓨터 판독가능한 기록 매체로서,
    상기 인스트럭션은,
    피시험 시스템(SUT)의 주파수 범위를 결정하는 제 1 인스트럭션 세트와,
    상기 최소화된 여기 신호 내에 존재할 주파수 라인의 개수를 식별하는 제 2 인스트럭션 세트와,
    상기 SUT의 주파수 범위 및 상기 주파수 라인의 개수를 기반으로 하여 주파수 라인의 세트를 계산하는 제 3 인스트럭션 세트와,
    상기 주파수 라인의 세트 내의 주파수 라인의 최소 진폭을 식별하는 제 4 인스트럭션 세트와,
    입력 신호의 수신에 응답하여 극치를 갖는 최소화된 여기 신호를 생성하는 제 5 인스트럭션 세트를 포함하며 - 상기 최소화된 여기 신호를 생성하는 것은 상기 주파수 라인의 개수, 상기 SUT의 주파수 범위 및 상기 최소 진폭을 사용하여 상기 최소화된 여기 신호를 생성하는 것을 포함함 -,
    상기 최소화된 여기 신호의 극치는 상기 최소화된 여기 신호의 상기 해당 전력 스펙트럼에 영향을 주지 않으면서 중앙치를 향해서 증가하는
    컴퓨터 판독가능한 기록 매체.
  16. 제 15 항에 있어서,
    상기 최소화된 여기 신호를 생성하는 상기 제 5 인스트럭션 세트는 상기 최소화된 여기 신호가 상기 SUT 내의 피시험 디바이스(DUT)의 전체 신호 범위를 사용할 수 있도록 상기 입력 신호를 시프트하는 제 6 인스트럭션 세트를 더 포함하는
    컴퓨터 판독가능한 기록 매체.
  17. 제 16 항에 있어서,
    상기 최소화된 여기 신호를 생성하는 상기 제 5 인스트럭션 세트는 상기 최소화된 여기 신호가 상기 SUT 내의 상기 피시험 디바이스(DUT)의 전체 신호 범위를 사용할 수 있도록 상기 입력 신호를 스케일링하는 제 7 인스트럭션 세트를 더 포함하는
    컴퓨터 판독가능한 기록 매체.
  18. 제 15 항에 있어서,
    상기 최소화된 여기 신호를 생성하는 상기 제 5 인스트럭션 세트는 상기 최소화된 여기 신호가 상기 SUT 내의 피시험 디바이스(DUT)의 전체 신호 범위를 사용할 수 있도록 상기 입력 신호를 스케일링하는 제 6 인스트럭션 세트를 더 포함하는
    컴퓨터 판독가능한 기록 매체.
  19. 제 18 항에 있어서,
    상기 DUT는 증폭기인
    컴퓨터 판독가능한 기록 매체.
  20. 제 15 항에 있어서,
    상기 최소화된 여기 신호를 생성하는 상기 제 5 인스트럭션 세트는 신호 생성기를 사용하여 상기 입력 신호를 생성하는 인스트럭션을 더 포함하는
    컴퓨터 판독가능한 기록 매체.
KR1020070011704A 2006-02-06 2007-02-05 최소화된 여기 신호 생성 방법, 여기 신호 생성기 및컴퓨터 판독가능한 기록 매체 Active KR101332978B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/347,888 2006-02-06
US11/347,888 US8005633B2 (en) 2006-02-06 2006-02-06 Excitation signal generator for improved accuracy of model-based testing

Publications (2)

Publication Number Publication Date
KR20070080230A KR20070080230A (ko) 2007-08-09
KR101332978B1 true KR101332978B1 (ko) 2013-11-25

Family

ID=38329427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070011704A Active KR101332978B1 (ko) 2006-02-06 2007-02-05 최소화된 여기 신호 생성 방법, 여기 신호 생성기 및컴퓨터 판독가능한 기록 매체

Country Status (6)

Country Link
US (1) US8005633B2 (ko)
JP (1) JP2007212456A (ko)
KR (1) KR101332978B1 (ko)
CN (1) CN101029913A (ko)
DE (1) DE102007005688A1 (ko)
TW (1) TWI423045B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8078567B1 (en) * 2008-12-31 2011-12-13 John Cadick System and method for condition based maintenance for electrical equipment
EE05668B1 (et) * 2011-08-30 2013-08-15 Tallinna Tehnika�likool Meetod ja seade ssteemide ja substantside laiaribaliseks analsimiseks
TWI745982B (zh) * 2020-05-27 2021-11-11 矽品精密工業股份有限公司 測試系統及其測試方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6029090A (en) 1997-01-27 2000-02-22 Herbst; Ewa Multi-functional electrical stimulation system
US6593013B2 (en) 1997-10-28 2003-07-15 Fuji Photo Film Co., Ltd. Electroluminescence device, cyclic azine compound and production process of cyclic azine dye
US20040052314A1 (en) 2002-08-26 2004-03-18 Texas Instruments Incorporated Crest factor reduction processor for wireless communications
US6850871B1 (en) 1999-10-18 2005-02-01 Agilent Technologies, Inc. Method and apparatus for extraction of nonlinear black-box behavioral models from embeddings of the time-domain measurements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6694438B1 (en) 1999-07-02 2004-02-17 Advanced Energy Industries, Inc. System for controlling the delivery of power to DC computer components
US6366177B1 (en) * 2000-02-02 2002-04-02 Tropian Inc. High-efficiency power modulators
US6775646B1 (en) 2000-02-23 2004-08-10 Agilent Technologies, Inc. Excitation signal and radial basis function methods for use in extraction of nonlinear black-box behavioral models
US6964551B1 (en) 2001-12-12 2005-11-15 Friesen Usa, Inc. Trailer for transporting bulk seed boxes
US6804317B2 (en) 2002-01-04 2004-10-12 Intel Corporation Digital frame determination method and apparatus
US6995549B2 (en) * 2003-10-14 2006-02-07 Intersil Americas Inc. DC-to-DC power regulator having non-linear load line and automatic leakage current offset adjustment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6029090A (en) 1997-01-27 2000-02-22 Herbst; Ewa Multi-functional electrical stimulation system
US6593013B2 (en) 1997-10-28 2003-07-15 Fuji Photo Film Co., Ltd. Electroluminescence device, cyclic azine compound and production process of cyclic azine dye
US6850871B1 (en) 1999-10-18 2005-02-01 Agilent Technologies, Inc. Method and apparatus for extraction of nonlinear black-box behavioral models from embeddings of the time-domain measurements
US20040052314A1 (en) 2002-08-26 2004-03-18 Texas Instruments Incorporated Crest factor reduction processor for wireless communications

Also Published As

Publication number Publication date
CN101029913A (zh) 2007-09-05
DE102007005688A1 (de) 2007-09-06
TW200834342A (en) 2008-08-16
JP2007212456A (ja) 2007-08-23
US8005633B2 (en) 2011-08-23
US20070185671A1 (en) 2007-08-09
TWI423045B (zh) 2014-01-11
KR20070080230A (ko) 2007-08-09

Similar Documents

Publication Publication Date Title
US7831220B2 (en) Methods and systems for calibrating for gain and phase imbalance and local oscillator feed-through
US8290032B2 (en) Distortion identification apparatus, test system, recording medium and distortion identification method
US8280667B2 (en) Test apparatus, performance board and calibration board
US20090058521A1 (en) System and method of digital linearization in electronic devices
EP2393224A1 (en) Method and apparatus for synthesizing and correcting phase distorsions in ultra-wide bandwith optical waveforms
CN101702018A (zh) 一种大调制带宽线性调频信号频响校准方法
US8358682B2 (en) Signal processing apparatus, test system, distortion detecting apparatus, signal compensation apparatus, analytic signal generating apparatus, recording medium and analytic signal generating method
US6892155B2 (en) Method for the rapid estimation of figures of merit for multiple devices based on nonlinear modeling
CN1968161A (zh) 使用幅度测量数据的滤波均衡
KR101332978B1 (ko) 최소화된 여기 신호 생성 방법, 여기 신호 생성기 및컴퓨터 판독가능한 기록 매체
US10897262B2 (en) Methods and apparatus to determine non linearity in analog-to-digital converters
Verspecht et al. The vector component analyzer: A new way to characterize distortions of modulated signals in high-frequency active devices
Rabijns et al. Spectrally pure excitation signals: Only a dream?
US11119145B2 (en) Performance testing method and measurement system
US7161511B2 (en) Linearization system and method
US7466140B2 (en) Signal generation circuit, jitter injection circuit, semiconductor chip and test apparatus
KR101325658B1 (ko) 주파수 변환 디바이스의 주파수 응답에 특성을 부여하는방법
Verspecht et al. A simplified extension of X-parameters to describe memory effects for wideband modulated signals
CN114024627B (zh) 针对宽带调制信号实现快速全频段频响补偿处理的方法、装置、处理器及其存储介质
CN100473175C (zh) 确定调制信号的包络线的方法
US7672804B2 (en) Analog signal test using a-priori information
TW202443165A (zh) 從功率譜密度測量移除測試儀器互調干擾及雜訊
US20250062839A1 (en) Apparatus and method for generating an output signal with adjustable phase noise, and system
Angrisani et al. Programmable power spectral density noise source
Angrisani et al. Utilizing arbitrary waveform generators to produce noise with imposed spectral characteristics

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070205

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111216

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20070205

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120326

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130330

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20131031

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131119

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131119

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161025

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20161025

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20171025

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20181025

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20191023

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20191023

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20211026

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20221025

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20231025

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20241023

Start annual number: 12

End annual number: 12