JP2006100831A - 水素イオン注入剥離方法及び活性シリコン装置 - Google Patents

水素イオン注入剥離方法及び活性シリコン装置 Download PDF

Info

Publication number
JP2006100831A
JP2006100831A JP2005280885A JP2005280885A JP2006100831A JP 2006100831 A JP2006100831 A JP 2006100831A JP 2005280885 A JP2005280885 A JP 2005280885A JP 2005280885 A JP2005280885 A JP 2005280885A JP 2006100831 A JP2006100831 A JP 2006100831A
Authority
JP
Japan
Prior art keywords
silicon
region
substrate
separation
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005280885A
Other languages
English (en)
Other versions
JP5113999B2 (ja
Inventor
Masao Moriguchi
正生 守口
裕 ▲高▼藤
Yutaka Takato
Steven R Droes
ロイ ドロース スティーブン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/953,938 external-priority patent/US7179719B2/en
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2006100831A publication Critical patent/JP2006100831A/ja
Application granted granted Critical
Publication of JP5113999B2 publication Critical patent/JP5113999B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】装置の移動に中間媒体基板を用いる必要がなく、移動工程後にシリコン活性層の薄層化を行う必要がない水素イオン注入剥離方法及び活性シリコン装置を提供する。
【解決手段】本発明は、シリコン・オン・インシュレータ基板に形成された回路を、キャリア基板へ接合するための水素イオン注入剥離方法であって、シリコン基板上にシリコン活性層と埋込酸化層とを形成し、シリコン・オン・インシュレータ基板を準備する工程３０２と、シリコン活性層に回路を形成する回路形成工程３０４と、選択された回路領域上に、遮断マスクを形成するマスク形成工程３０６と、シリコン基板に水素イオン（Ｈ＋またはＨ２ ＋）を注入する注入工程３０８と、水素の注入に応じて、シリコン基板に劈開分離層を形成する劈開分離層形成工程３１２と、回路をキャリア基板に接合する接合工程３１４と、シリコン基板を劈開分離層に沿って劈開分離する劈開分離工程３１６とを含むものである。
【選択図】図１４

Description

本発明は、一般的に、集積回路（ＩＣ）および液晶ディスプレイ（ＬＣＤ）の製造に関する。より具体的には、本発明は、フラットパネル・ディスプレイを製造するために、部分的に完成した超大規模集積回路（ＶＬＳＩ）を、単結晶シリコン基板からガラスパネルに移動する方法に関する。また、本発明は、一般的に、集積回路（ＩＣ）の製造に関する。より具体的には、本発明は、液晶ディスプレイ（ＬＣＤ）に適用するために、部分的に完成した回路を、シリコン基板から感温性基板へ移動する方法に関する。
フラットパネル・ディスプレイ（ＦＰＤ）業界では、システム・オン・グラス（ＳＯＧ）技術が、ＦＰＤ（特に携帯機器）産業において、発展的な工程であると大筋で一致している。実際、ＳＯＧ技術は、集積化により大幅にコストが削減することは実証済みである一方、電気システムの小型性・信頼性が向上する。このため、ＳＯＧ技術は、ディスプレイ及びマイクロプロセッサーの発展が自然と合流したものであろう。
ディスプレイ・モジュールには、低温ポリシリコン（ＬＴＰＳ）技術の恩恵により、ディスプレイ・ドライバおよびアナログ・デジタル（ＡＤ）変換器などの、より一層の機能性が付加されている。従来、価格競争の観点から、ＳＯＧ装置に用いるのに適当とされる、ＬＴＰＳの性能を得るために最適な方法は、レーザー光線を用いた非晶質薄層の結晶化である。しかしながら、ＬＣＤの生産が始まってから何年も経過しているにも関わらず、残念ながら、上記の方法にかかる費用は高額なままである。さらに、この方法によりポリシリコン薄膜トランジスタ（ＴＦＴ）が効率的に生産することができたとしても、それらポリシリコンＴＦＴが、ＣＰＵの動作、デジタルドライバーＬＣＤＣ、デジタル−アナログ変換器（ＤＡＣ）、メモリー、グラフィカルコントローラー、ワイヤレス、ＭＰＵ、及びデジタル信号処理といった、高度な機能性を実現するのに十分な能力を有する可能性が低い。最後に、ポリシリコンＴＦＴが作り出す駆動電流の均一性は、有機電界発光表示などの新技術において、不適当である可能性がある。
集積されたＬＣＤに上述の機能性を組み込むのを妨げる主な問題点としては、以下に示す２点が挙げられる。１つ目は、フィルムの品質である。２つ目は、ガラス基板に関する設計限界である。レーザー結晶化により形成されたポリシリコンには、多数の小さな結晶粒が存在する。この結晶粒の標準サイズは、数μｍ以下である。各結晶粒は、互いに異なった方位で配向しており、結晶粒の粒界により囲まれている。これにより、結果的に、装置の特性に劣化が生じるという問題が生じる。また、ポリシリコンＴＦＴ装置の特性が不均一になってしまう。この問題に対応可能なエネルギー合成動作が、高温におけるＬＣＤ基板の感応性により制限されるので、この小さく、不均一な結晶粒サイズに関わる問題は、悪化してしまう。
要するに、ポリシリコン装置は、コストと性能との両立（convolution）という面で、単結晶シリコン（ｃ−Ｓｉ）と比較すると、まだまだ見劣りする。その問題点は、通常シリコン以外の材料からなる透明または可塑性基板上に、高品質のｃ−Ｓｉ薄膜を作成することにある。この混成（hybrid）に関する問題に対する他の解決方法としては、Alien Technology社によるFluidic-Self-Assembly（ＦＳＡ）（登録商標）が挙げられる（例えば非特許文献１）。
ＦＳＡは、プラスチック基板や、５０ミクロン以上の厚さの半導体ブロックに対して使用すると有効である。しかしながら、残念にも、ＦＳＡの配置は、ランダムな確率および重量に依存している。また、この配置が成功する確率は低い（２０％以下）ので、大量のブロックが必要とされる。さらに、ブロックが小さくなるにつれて、ブラウン運動が正確な配置の大きな妨げとなり、安定するのにより多くの時間が必要とされる。最後に、ガラス基板を用いた場合には、正確な寸法のホールを効率的にエッチングするという、もう一つの問題が生じる。キャピラリ自己集合等といった、その他の迅速集合技術は、通常、流動体を必要としている。また、この流動体として界面活性物質を用いる必要がある。それゆえ、迅速集合技術を用いても、ブラウン運動に対して影響を受けやすいことに変わりはない。
ＳＯＩＴＥＣ社および他の研究者らは、大量水素イオン注入を用いたイオンカッティングにより、効率的にｃ−Ｓｉ薄膜を作成する方法を開発・改善してきた。これに関連した研究として、Ｊｏｌｙらは、イオンカッティング工程（Ｓｍａｒｔ−Ｃｕｔ）を、ある基板上に装置を形成し、その装置を異なる基板上に移動させる方法へと発展させている（例えば特許文献１）。
しかしながら、上記研究において、装置を移動する工程が示されているものの、多量の水素を注入することが装置の性能に与える影響については、殆ど議論されていない。上記の工程に必要とされる多量水素（〜５ｅ１６ａｔｏｍｓ／ｃｍ２（ａｔｏｍ／ｃｍ２））は、移動されたシリコン薄膜に深刻な不良部分を作り出す結果になることは、多くの当業者に周知の事実である。
図１は、水素遮断マスクを用いた、水素誘起劈開分離方法（従来技術）を示す図である。水素の使用に関連するいくつかの問題点を解決するために、Ｂｒｕｅｌらは、水素イオン注入中に、活性シリコン領域を損傷から保護するために、遮断マスクを用いる方法を示している。遮断マスクにより、製造工程に付加的な段階が付加されている（例えば特許文献２）。
米国特許第６１５９３２３号明細書（２０００年１２月１２日公告） 米国特許第６３１６３３３号明細書（２００１年１１月１３日公告） Anne Chiang，「Flexible Display with Fully-Integrated Drivers」，AM-LCD’01，pp.81-84(2001)，THE JAPAN SOCIETY OF APPLIED PHYSICS，２００１年 ７月１１日発行
しかしながら、上記の従来技術では、水素イオン注入中に、チャネル領域をブロックすることで、当該領域が損傷を受ける事は防止されるものの、水素イオン注入後にブロックされた領域（水素イオンが注入されていない領域）を移動させる工程に関しては問題点が多い。どのような信頼性が高い方法または予測可能な方法を用いても、下層にあるシリコン基板から活性シリコン領域を劈開分離することは、非常に困難である。
また、上記の従来技術では、水素がチャネル領域近傍の基板中に分散できたとしても、チャネル及びソース／ドレイン領域にあるドーパントは水素と結合していており、トランジスタの性能に影響する恐れがある。
従って、この方法は、大規模な生産方法、または、複数のブロックされる領域を備えたＶＬＳＩ回路といった超大規模集積回路の移動等の実用に供し得ない。
ディスプレイマトリクス、相補型信号処理、及び制御回路などの、特にディスプレイ・システムに関係のある大規模装置を作成することを目的として、部分的に完成（完結）したＶＬＳＩ結晶性シリコン装置を、非シリコン基板上に配置する方法があれば、非常に好都合である。
また、水素イオン注入中に、感受性の高い領域が損傷することを防止する遮断マスクの使用法と、ウエハー接合および劈開分離により当該領域を他の基板に移動することができる方法とが、上述の移動工程に含まれていれば、非常に好都合である。
さらに、上述の移動工程における熱負荷が、ＰＥＴ材料を含むプラスチック基板に適応可能になれば、非常に好都合である。
また、水素による有害な影響が最小限となるように、基板劈開分離工程が開発されれば非常に好都合である。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、装置の移動に中間媒体基板を用いる必要がなく、移動工程後にシリコン活性層の薄層化を行う必要がない水素イオン注入剥離方法及び活性シリコン装置を提供することにある。
さらに、本発明の目的は、水素による有害な影響を最小限にすることが可能な水素イオン注入剥離ゲッタリング方法及び活性シリコン装置を提供することにある。
本発明の水素イオン注入剥離方法は、上記の課題を解決するために、シリコン・オン・インシュレータ基板に形成された回路を、キャリア基板へ移すために用いられる水素イオン注入剥離方法であって、シリコン基板上にシリコン活性層と埋込酸化層とを形成し、シリコン・オン・インシュレータ基板を準備する工程と、上記シリコン活性層に回路を形成する回路形成工程と、上記回路における特定の回路領域上に、選択的に遮断マスクを形成するマスク形成工程と、上記シリコン基板に水素イオンを注入する注入工程と、上記水素の注入に応じて、上記シリコン基板に劈開分離層を形成する劈開分離層形成工程と、上記回路をキャリア基板に接合する接合工程と、上記シリコン基板を、上記劈開分離層に沿って劈開分離する劈開分離工程と、を含むことを特徴としている。
上記の構成によれば、本発明は、非シリコン・熱感受性の基板上に、単結晶装置を部分的にまたは完全に形成する方法である。本発明の方法では、装置の移動に中間媒体基板を用いる必要がなく、移動工程後にシリコン活性層の薄層化を行う必要がない。本発明の方法は、１つ以上の金属層を有する装置を移動する手段を提供するものである。また、本発明の方法においては、水素イオン注入により活性チャネルが損傷されることを防止するために、遮断マスクを使用することができる。さらに、本発明の方法は、シリコン基板上で高温処理を終了させることが可能であると共に、その後、ガラスやプラスチックなどの低温基板へ装置を移動させることを可能とするものである。なお、ここでいう「キャリア基板」とは、最終的にデバイスの形成される基板のことを意味する。
シリコン・オン・インシュレータ（ＳＯＩ）形成回路をキャリア基板へと接合するために、水素イオン注入剥離を行うシステムおよび方法を提供する。
従って、シリコン・オン・インシュレータ（ＳＯＩ）形成回路をキャリア基板へと接合するために、水素イオン注入剥離方法が提供される。この方法には、シリコン基板上にシリコン（Ｓｉ）活性層および埋込酸化（ＢＯＸ）層を有する、ＳＯＩ基板を用意する工程と、シリコン活性層にＴＦＴなどの回路を形成する工程と、ＴＦＴのゲートなどの、選択された回路領域に遮断マスクを形成する工程と、Ｓｉ基板に水素を注入する工程と、焼き鈍し工程と、遮断マスクを除去する工程と、回路の上に重なった、表面の酸化層を堆積させる工程と、表面の酸化層を平坦化する工程と、水素イオン注入に応じて、Ｓｉ基板内に劈開分離面を形成させる工程と、表面の酸化層をキャリア基板に接合させて回路を接合する工程と、Ｓｉ基板を劈開分離する工程と、が含まれる。
より具体的には、Ｓｉ基板に劈開分離面を形成させる工程には、水平方向の、ピーク濃度（Ｒｐ）の水素を含む層（Ｒｐ水素層）を、Ｓｉ基板のマスクが施されていない領域に形成する工程が含まれる。すなわち、上記劈開分離層形成工程は、上記シリコン基板において、マスクが形成されていない領域に、ピーク位置Ｒｐにイオン注入された水素のピーク濃度を含む劈開剥離面（高濃度の水素を含む層）をシリコン基板の面に対し平行に形成する段階を含む。そして、これに次ぐ、Ｓｉ基板を劈開分離する工程（劈開分離工程）には、Ｓｉ基板のマスクが施されていない領域の、水平方向のＲｐ水素層に沿った第１領域の劈開分離工程と、埋込酸化層とＳｉ基板との間の水平方向の境界面に沿った、第２領域の劈開分離工程と、第１および第２領域の間を、垂直方向に劈開分離する工程とが含まれる。
この本発明の方法を用いることで、ある臨界温度以上の処理温度で、シリコン活性層中の回路を形成し、その後、臨界温度以上の温度に感受性である、ガラスまたはプラスチックなどより成るキャリア基板へと、シリコン活性層を接合させることができる。
なお、ここでいう「水素の注入に応じて形成された」劈開分離面とは、「シリコン基板に注入された水素の位置に沿って形成された面」のことをいう。
また、本発明の水素イオン注入剥離方法は、上記回路形成工程では、薄膜トランジスタを形成するとともに、上記マスク形成工程では、薄膜トランジスタのゲートを覆うように、上記遮断マスクを形成することが好ましい。
また、本発明の水素イオン注入剥離方法では、上記回路形成工程では、第１温度よりも高い処理温度で回路を形成するとともに、上記接合工程では、第１温度よりも高い温度に対し敏感なキャリア基板に回路を接合することが好ましい。
上記「第１温度」とは、具体的には、ある処理温度に対するキャリア基板の「臨界温度（耐熱温度）」のことを意味する。より具体的には、キャリア基板がガラスからなる場合、第１温度は５５０℃〜６００℃の範囲内で規定される。さらに、キャリア基板がプラスチックからなる場合、第１温度は約１８０℃で規定される。さらに、「第１温度よりも高い温度に対し敏感な」状態とは、キャリア基板が上記第１温度に対して耐熱性が無いということを意味する。より具体的には、第１温度において、キャリア基板の伸縮が大きくなる、あるいは変形あるいは変色する等が生じやすくなるということを意味する。また、上記の構成において、「回路形成工程」における「第１温度よりも高い処理温度」と、「接合工程」における「第１温度よりも高い温度に対し敏感なキャリア基板に回路を接合する」温度とは異なる温度である。具体的には、回路形成には１０００℃前後までの温度（「第１温度よりも高い処理温度」）が使用される一方、接合工程では、６００℃以下の温度（「第１温度よりも高い温度に対し敏感なキャリア基板に回路を接合する」）が使用可能である。
さらに、本発明の水素イオン注入剥離方法では、ガラス、プラスチック、石英、金属箔、および第１温度以上の温度に対し感受性である組成物より形成された担体を含む集団から選択されたキャリア基板に回路を接合することが好ましい。さらに、上記第１温度としての６００℃よりも高い温度で回路を形成することが好ましい。
また、本発明の水素イオン注入剥離方法では、さらに、水素イオン注入後に、上記遮断マスクを除去し、上記回路を覆うように堆積層を堆積する工程と、上記堆積層を平坦化する工程とを含み、上記接合工程では、上記堆積層を上記キャリア基板に直接接合することが好ましい。
また、さらに、上記シリコン基板の焼き鈍しを行う焼き鈍し工程を含み、上記劈開分離工程では、焼き鈍しに応じて劈開分離を行うことが好ましい。また、上記マスク形成工程では、フォトレジスト物質を含む遮断マスクを形成することが好ましい。
さらに、上記注入工程では、水素に加え、５×１０１２ａｔｏｍ／ｃｍ２〜５×１０１４ａｔｏｍ／ｃｍ２の範囲内の注入量で、ホウ素を注入し、上記焼き鈍し工程では、２００℃〜３００℃の範囲内の温度で、焼き鈍しを行うことが好ましい。上記注入工程では、水素に加え、ホウ素、ヘリウム、ネオン、アルゴンおよびシリコンを含む集団から選択された物質を注入することが好ましい。
また、上記回路形成工程では、ＴＦＴ、ＣＭＯＳ回路およびＶＬＳＩ装置を含む集団から選択された回路を、上記シリコン基板に形成することが好ましい。
また、上記注入工程は、２×１０１６ａｔｏｍ／ｃｍ２〜３×１０１６ａｔｏｍ／ｃｍ２の範囲内の注入量で水素を注入する段階と、水素に加え、１×１０１６ａｔｏｍ／ｃｍ２〜３×１０１６ａｔｏｍ／ｃｍ２の範囲内の注入量でヘリウムを注入する工程を含むことが好ましい。
また、上記マスク形成工程では、上記シリコン基板の選択された領域に遮断マスクを形成しており、さらに、上記遮断マスクに応じて、上記シリコン基板の選択された領域に上記劈開剥離面が形成されることを防止することが好ましい。
上述の方法、および、ＳＯＩ基板からのシリコン活性層の劈開分離に関する、さらなる詳細事項は、以下に記述されている。
また、本発明の水素イオン注入剥離方法は、上記の課題を解決するために、製造された回路を受取基板（キャリア基板）へ移すために用いられる水素イオン注入剥離方法であって、シリコン（Ｓｉ）基板を準備する工程と、上記シリコン基板における回路のソース／ドレイン（Ｓ／Ｄ）領域を覆うように、シリコン活性層を形成するシリコン活性層形成工程と、上記Ｓ／Ｄ領域に少なくともｐ型不純物を注入するｐ型不純物注入工程と、上記Ｓ／Ｄ領域の下に、ゲッタリング領域を形成するゲッタリング領域形成工程と、上記シリコン基板に水素を注入する注入工程と、上記水素の注入に応じて、上記シリコン基板に劈開分離層を形成する劈開分離層形成工程と、上記回路を受取基板に接合する接合工程と、上記シリコン基板を、上記劈開分離層に沿って劈開分離する劈開分離工程と、上記Ｓ／Ｄ領域の下に注入された水素とゲッタリング領域に含まれるｐ型不純物とを結合させる結合工程と、を含むことを特徴としている。また、上記劈開分離層形成工程では、上記シリコン基板におけるゲッタリング領域とほぼ同じ深さの位置に劈開分離層を形成することが好ましい。
さらに、接合後にシリコン基板の焼き鈍しを行う焼き鈍し工程を含み、上記結合工程では、接合後のシリコン基板の焼き鈍しに応じて、注入された水素とゲッタリング領域に含まれるｐ型不純物とを結合させることが好ましい。
本発明は、一般的な単結晶シリコン装置の製造方法に関する。この方法では、装置を基板から劈開分離し、この劈開分離した装置を、混成装置を製造するのに適したガラス基板に配置している。より具体的には、本発明は、部分的に完成したＶＬＳＩ回路を、単結晶シリコン基板からフラットパネル・ディスプレイ製造用ガラスパネルへ移動することに関するものである。部分的に完成したＶＬＳＩ結晶シリコン装置を非シリコン基板配置するのに、本発明の方法を用いることが可能になる。また、本発明の方法は、大面積装置、特に表示システム（例えば、ディスプレイマトリクス、ＣＭＯＳロジックデバイス（complementary signal device）、制御回路構成）を製造する目的で用いられる。
上記の構成によれば、本発明は、基板劈開分離工程の結果残存する水素に関わる問題を解決するものである。この問題は、水素ゲッタリング層として機能させるために、活性領域の近傍領域にｐ型不純物を注入することにより解決される。さらに、注入の結果チャネル領域に含まれる水素は、劈開分離面における濃度よりも低い濃度であるが、このチャネル領域に含まれる水素もまた、Ｓ／Ｄ領域近傍のｐ型不純物によりゲッタリングされる。従って、チャネルにおける水素濃度が、ｐ型不純物が注入された他の領域における水素濃度よりも低くなる。そして、これらの領域に含まれる水素レベルの低下により、ｐ型不純物による非活性の程度が低減する。
従って、本発明の水素イオン注入剥離方法（水素イオン注入剥離ゲッタリング方法）は、受取基板へ製造された回路を移すための方法である。本発明の水素イオン注入剥離ゲッタリング方法は、ＳＯＩ基板を準備する工程と、上記ＳＯＩ基板における回路のソース／ドレイン（Ｓ／Ｄ）領域に所定の不純物を注入し活性化する工程と、上記Ｓ／Ｄ領域にｐ型不純物を注入するｐ型不純物注入工程と、上記Ｓ／Ｄ領域の下に、ゲッタリング領域を形成するゲッタリング領域形成工程と、上記シリコン基板に水素を注入し、上記シリコン基板におけるゲッタリング領域とほぼ同じ深さの位置に劈開分離層（シリコン基板にピーク濃度（Ｒｐ）の水素を含むＲｐ水素層）を形成する劈開分離層形成工程と、上記回路を受取基板に接合する接合工程と、上記シリコン基板を、上記劈開分離層に沿って劈開分離する劈開分離工程と、接合後焼き鈍しにより、上記Ｓ／Ｄ領域の下に注入された水素とゲッタリング領域に含まれるｐ型不純物とを結合させる結合工程とを含むことを特徴としている。より具体的には、上記結合工程は、ゲッタリング領域に含まれるｐ型不純物を不活性化する段階と、上記Ｓ／Ｄ領域に含まれるｐ型不純物の不活性化を最小にする段階と、を含む。
また、上記シリコン活性層形成工程では、複数のＳ／Ｄ領域間に、ｐ型不純物を有するチャネル領域を形成する。このとき、上記ゲッタリング領域形成工程では、上記チャネル領域に隣接するように、ゲッタリング領域を形成し、上記チャネル領域に含まれるｐ型不純物の不活性化を最小にする。
また、さらに、本発明の水素イオン注入剥離方法では、上記劈開分離層形成工程では、シリコン基板にピーク位置Ｒｐにイオン注入された水素のピーク濃度を含む劈開剥離面を形成しており、上記劈開分離工程では、上記劈開剥離面に沿って劈開分離することが好ましい。
さらに、上記シリコン活性層に回路Ｓ／Ｄ領域を形成するＳ／Ｄ領域形成工程を含み、上記Ｓ／Ｄ領域形成工程では、６００℃よりも高い処理温度で、Ｓ／Ｄ領域を形成しており、上記接合工程では、ガラス、プラスチック、石英、及び金属箔を含む集団から選択された温度に敏感な（耐熱温度の低い）受取基板キャリア基板に回路を接合することが好ましい。
さらに、水素イオン注入後に、上記回路を覆うように堆積層を堆積する工程と、上記堆積層を平坦化する工程とを含み、上記接合工程では、上記堆積層を上記受取基板に直接接合することが好ましい。
また、上記劈開分離工程では、シリコン基板の劈開分離前焼き鈍しに応じて劈開分離することが好ましい。
また、本発明の水素イオン注入剥離方法では、上記シリコン（Ｓｉ）基板を準備する工程では、埋込酸化層を有するシリコン・オン・インシュレータ基板を形成しており、上記劈開分離層形成工程では、シリコン基板におけるＳ／Ｄ領域の上に位置する領域に、ピーク位置Ｒｐにイオン注入された水素のピーク濃度を含む劈開剥離面をシリコン基板の面に対し平行に形成しており、上記劈開分離工程は、上記シリコン基板において、Ｓ／Ｄ領域の上に形成された上記劈開剥離面に沿った第１領域を劈開分離する第１劈開分離段階と、チャネル領域の上に位置する、上記埋込酸化層と上記シリコン基板との間の境界面に沿った第２領域を劈開分離する第２劈開分離段階と、上記第１領域と上記第２領域との間を、上記境界面に対し垂直方向に劈開分離する第３劈開分離段階と、を含むことが好ましい。
さらに、上記チャネル領域を覆うように遮断マスクを形成する工程を含み、上記注入工程は、遮断マスクで覆われたチャネル領域以外のＳ／Ｄを含む領域に水素を注入する段階と、水素イオン注入後に遮断マスクを除去する段階と、を含むことが好ましい。
また、上記注入工程では、ゲッタリング領域における最も遠くに浸透した位置と同じ深さの位置に水素を注入しており、上記焼き鈍し工程では、２００℃〜３００℃の範囲内の温度で、シリコン基板の劈開分離前焼き鈍しを行い、上記劈開分離工程では、シリコン基板の劈開分離前焼き鈍しに応じて劈開分離することが好ましい。
また、本発明の水素イオン注入剥離方法では、シリコン活性層に回路を構成するトランジスタのＳ／Ｄ領域を形成するＳ／Ｄ領域形成工程を含み、上記Ｓ／Ｄ領域形成工程では、ＶＬＳＩ装置を形成することが好ましい。
上記ゲッタリング領域形成工程は、劈開分離層の位置にまで浸透するのに十分なエネルギーを有するｐ型不純物を、１×１０１９ａｔｏｍ／ｃｍ３から５×１０２０ａｔｏｍ／ｃｍ３の範囲内の注入量で注入を行う段階を含むことが好ましい。
上記ゲッタリング領域形成工程では、上記Ｓ／Ｄ領域にｐ型不純物を注入するのと並行して、ゲッタリング領域を形成することが好ましい。
また、本発明の水素イオン注入剥離方法では、上記ゲッタリング領域形成工程では、ホウ素、ガリリウム、インジウム、またはアルミニウムを含む集団から選択されるｐ型不純物を用いて、ゲッタリング領域を形成することが好ましい。
また、本発明の水素イオン注入剥離方法では、上記注入工程は、Ｈ＋およびＨ２ ＋を含む集団から選択された形態で水素を注入する段階と、１ＭｅＶの最大エネルギーで注入を行う段階と、５×１０１６／ｃｍ２〜５×１０１７／ｃｍ２の範囲内の注入量で注入を行う段階と、を含むことが好ましい。
また、本発明の水素イオン注入剥離方法では、上記焼き鈍し工程では、４００℃〜６００℃の範囲内で焼き鈍しを行うことが好ましい。
また、本発明の水素イオン注入剥離方法では、上記劈開分離工程では、機械的な劈開分離処理に応じて劈開分離が行うことが好ましい。
また、本発明の水素イオン注入剥離方法では、上記劈開分離工程後に、イオンエッチング技術を用いて、残存するシリコン基板の材料を除去する除去工程を含むことが好ましい。
本発明の活性シリコン装置は、上記の課題を解決するために、シリコン基板が劈開分離された活性シリコン装置であって、上記シリコン基板は、劈開分離された劈開分離面と底面とを有し、上記シリコン基板の底面を覆うシリコン活性層を備え、上記シリコン活性層には、回路が形成されているとともに、上記シリコン活性層の下層には、ゲッタリング領域が形成されていることを特徴としている。なお「活性シリコン装置」とは、シリコン能動素子（トランジスタなど増幅作用のあるデバイス）のことをいう。
また、上記シリコン活性層に形成された回路は、チャネル領域、及びチャネル領域に隣接するソース／ドレイン（Ｓ／Ｄ）領域を備え、上記ゲッタリング領域は、上記シリコン活性層における上記劈開分離面と上記Ｓ／Ｄ領域との間に形成されていることが好ましい。
また、チャネル領域及びＳ／Ｄ領域には、ｐ型不純物が含まれており、上記ゲッタリング領域には、水素により不活性化されたｐ型不純物が含まれていることが好ましい。
また、上記シリコン基板における、劈開分離面と底面との間の厚さが２０ナノメートル〜１０００ナノメートルの範囲内であることが好ましい。
また、上記ゲッタリング領域には、１×１０１９ａｔｏｍ／ｃｍ３〜５×１０２０ａｔｏｍ／ｃｍ３の範囲内でｐ型不純物が注入されていることが好ましい。
また、上記シリコン基板における劈開分離面に含まれる水素のピーク濃度は、５×１０１５ａｔｏｍ／ｃｍ２〜５×１０１７ａｔｏｍ／ｃｍ２の範囲内であることが好ましい。
また、上記ゲッタリング領域には、ホウ素、ガリウム、インジウム、またはアルミニウムを含む集団から選択されるｐ型不純物が含まれていることが好ましい。
また、上記シリコン基板は、シリコン・オン・インシュレータ基板であって、上記シリコン基板と上記活性シリコン層との間には、埋込酸化層が設けられ、上記劈開分離面は、シリコン基板底面から第１厚さ分だけ離れた位置に形成された第１厚み面、上記第１厚さよりも低い第２厚さ分だけ離れた位置に形成された第２厚み面、及び第１厚み面と第２厚み面との間でシリコン基板底面に対し垂直な方向に形成された垂直面からなり、上記シリコン基板における第１厚み面と反対側の底面には、Ｓ／Ｄ領域が形成されており、上記シリコン基板における第２厚み面と反対側の底面には、上記チャネル領域が形成されており、上記ゲッタリング領域は、シリコン基板における第１厚み面と上記Ｓ／Ｄ領域との間に形成されていることが好ましい。
また、本発明の活性シリコン装置は、上記の課題を解決するために、シリコン・オン・インシュレータ基板を備え、シリコン基板が劈開分離された活性シリコン装置であって、上記シリコン・オン・インシュレータ基板は、シリコン活性層と埋込酸化層とを備えているとともに、上記シリコン活性層には、回路が形成されており、上記シリコン活性層及び埋込酸化層は、シリコン基板における劈開分離された劈開分離面と反対側の底面に形成されていることを特徴としている。
また、本発明の活性シリコン装置では、上記シリコン活性層には、チャネル領域と上記チャネル領域に隣接したチャネル隣接領域とを含む回路領域が形成されており、上記劈開分離面は、シリコン基板底面から第１厚さ分だけ離れた位置に形成された第１厚み面、上記第１厚さよりも低い第２厚さ分だけ離れた位置に形成された第２厚み面、及び第１厚み面と第２厚み面との間でシリコン基板底面に対し垂直な方向に形成された垂直面からなり、上記シリコン基板における第１厚み面と反対側の底面には、上記チャネル隣接領域が形成されており、上記シリコン基板における第２厚み面と反対側の底面には、上記チャネル領域が形成されていることが好ましい。
また、上記シリコン基板における第１厚み面には、ピーク濃度の水素が含まれており、上記第２厚み面には、実質的に水素が含まれていないことが好ましい。なお、ここでいう「ピーク濃度」は、概ピーク濃度（実質的にピーク濃度に等しい濃度）のことを意味する。すなわち、「ピーク濃度」とは、濃度の測定限界内で測定されるピーク濃度のことをいう。
また、本発明の活性シリコン装置では、上記シリコン基板における第１厚み面に含まれる水素のピーク濃度は、５×１０１５ａｔｏｍ／ｃｍ２〜５×１０１７ａｔｏｍ／ｃｍ２の範囲内であることが好ましい。
また、本発明の活性シリコン装置では、上記シリコン基板における第１厚み面には、さらにピーク濃度のホウ素が含まれていることが好ましい。
また、本発明の活性シリコン装置では、上記シリコン基板における第１厚み面に含まれるホウ素のピーク濃度は、５×１０１２ａｔｏｍ／ｃｍ３〜５×１０１４ａｔｏｍ／ｃｍ３の範囲内であることが好ましい。
また、本発明の活性シリコン装置では、上記シリコン基板における第１厚み面には、さらに、ホウ素、ヘリウム、ネオン、アルゴン、およびケイ素を含む集団より選択された付加的物質が、ピーク濃度で含まれており、上記第２厚み面には、上記付加的物質が実質的に含まれていないことが好ましい。
また、本発明の活性シリコン装置では、上記シリコン基板における第１厚み面には、ピーク濃度２×１０１６ａｔｏｍ／ｃｍ２〜３×１０１６ａｔｏｍ／ｃｍ２の範囲内で水素が注入されているとともに、ピーク濃度１×１０１６ａｔｏｍ／ｃｍ２〜３×１０１６ａｔｏｍ／ｃｍ２の範囲内でヘリウムが注入されており、上記第２厚み面には、水素およびヘリウムが実質的に含まれていないことが好ましい。
また、本発明の活性シリコン装置では、上記シリコン活性層は、単結晶シリコンからなることが好ましい。
また、本発明の活性シリコン装置では、一時的に、上記シリコン活性層におけるチャネル領域を覆うように、水素を遮断する遮断マスクが設けられていることが好ましい。
また、本発明の活性シリコン装置では、上記遮断マスクは、フォトレジスト物質を含むことが好ましい。
また、本発明の活性シリコン装置では、さらに、上記シリコン活性層を覆うように、平坦化された酸化層が形成されておりガラス、プラスチック、石英、および金属箔を含む集団より選択された物質からなるキャリア基板が、上記酸化層に接合されていることが好ましい。
また、本発明の活性シリコン装置では、上記回路は、ＴＦＴ、ＣＭＯＳ回路、およびＶＬＳＩ装置を含む集団より選択されることが好ましい。
また、本発明の活性シリコン装置では、上記第１厚さは、２０ナノメートル〜１０００ナノメートルの範囲内であり、上記第２厚さは、０ナノメートルを越え、１００ナノメートル以下であることが好ましい。
上述の方法、および、シリコン基板が劈開分離された活性シリコン装置に関する、さらなる詳細事項は、以下に記述されている。
本発明の水素イオン注入剥離方法は、以上のように、シリコン基板上にシリコン活性層と埋込酸化層とを形成し、シリコン・オン・インシュレータ基板を準備する工程と、上記シリコン活性層に回路を形成する回路形成工程と、上記回路における特定の回路領域上に、選択的に遮断マスクを形成するマスク形成工程と、上記シリコン基板に水素を注入する注入工程と、上記水素の注入に応じて、上記シリコン基板に劈開分離層を形成する劈開分離層形成工程と、上記回路をキャリア基板に接合する接合工程と、上記シリコン基板を、上記劈開分離層に沿って劈開分離する劈開分離工程と、を含む構成である。
また、本発明の活性シリコン装置は、以上のように、上記シリコン・オン・インシュレータ基板は、シリコン活性層と埋込酸化層とを備えているとともに、上記シリコン活性層には、回路が形成されており、上記シリコン活性層及び埋込酸化層は、シリコン基板における劈開分離された劈開分離面と反対側の底面に形成されている構成である。
それゆえ、装置の移動に中間媒体基板を用いる必要がなく、移動工程後にシリコン活性層の薄層化を行う必要がない。また、水素イオン注入により活性チャネルが損傷されることを防止するために、遮断マスクを使用することができる。さらに、シリコン基板上で高温処理を終了させることが可能であると共に、その後、ガラスやプラスチックなどの低温基板へ装置を移動させることが可能になる。
また、本発明の水素イオン注入剥離方法は、以上のように、シリコン（Ｓｉ）基板を準備する工程と、上記シリコン基板における回路のソース／ドレイン（Ｓ／Ｄ）領域を覆うように、シリコン活性層を形成するシリコン活性層形成工程と、上記Ｓ／Ｄ領域にｐ型不純物を注入するｐ型不純物注入工程と、上記Ｓ／Ｄ領域の下に、ゲッタリング領域を形成するゲッタリング領域形成工程と、上記シリコン基板に水素を注入する注入工程と、上記水素の注入に応じて、上記シリコン基板に劈開分離層を形成する劈開分離層形成工程と、上記回路を受取基板に接合する接合工程と、上記シリコン基板を、上記劈開分離層に沿って劈開分離する劈開分離工程と、上記Ｓ／Ｄ領域の下に注入された水素とゲッタリング領域に含まれるｐ型不純物とを結合させる結合工程と、を含む構成である。
また、本発明の活性シリコン装置は、以上のように、上記シリコン基板は、劈開分離された劈開分離面と底面とを有し、上記シリコン基板の底面を覆うシリコン活性層を備え、上記シリコン活性層には、回路が形成されているとともに、上記シリコン活性層の下層には、ゲッタリング領域が形成されている構成である。
それゆえ、水素ゲッタリング層として機能させるために、活性領域の近傍領域にｐ型不純物を注入することにより、基板劈開分離工程の結果残存する水素に関わる問題が解決される。さらに、注入の結果チャネル領域に含まれる水素は、劈開分離面における濃度よりも低い濃度であるが、このチャネル領域に含まれる水素もまた、Ｓ／Ｄ領域近傍のｐ型不純物によりゲッタリングされる。従って、チャネルにおける水素濃度が、ｐ型不純物が注入された他の領域における水素濃度よりも低くなる。そして、これらの領域に含まれる水素レベルの低下により、ｐ型不純物による非活性の程度が低減する。
〔実施の形態１〕
本発明の実施の一形態について、図２に基づいて説明する。図２は、シリコン・オン・インシュレータ（ＳＯＩ）基板から劈開分離された、活性シリコン（Ｓｉ）装置の一部分を示す断面図である。
活性シリコン装置２００は、劈開分離面２０４と底面２０６とを有するＳｉ基板２０２を備えている。ＳＯＩ基板２０８は、Ｓｉ基板２０２における底面２０６に設けられている。このＳＯＩ基板２０８は、シリコン活性層２１０と埋込酸化（ＢＯＸ）層２１２とを有している。回路２１４は、シリコン活性層２１０に形成されている。シリコン活性層２１０は、単結晶または多結晶質Ｓｉであってよい。本実施形態においては、回路２１４とは、ゲート２１６、ソース／ドレイン（Ｓ／Ｄ）２１８、及びＳ／Ｄ２１８に隣接したチャネル領域を備えた薄膜トランジスタのことを指している。水素（Ｈ）は、トランジスタの電気的性能を低下させる。このため、ＴＦＴ回路２１４にあっては、劈開分離工程に用いられる水素（Ｈ）がチャネル領域２２０内部へと拡散しないようにされることが好ましい。なお、トランジスタ回路が例として示されているが、本発明における劈開分離構造は、水素と接触しないように保たれる必要がある、あらゆる感受性の高い半導体部分に適用できる。シリコン活性層２１０における回路２１４は、例えば、ＣＭＯＳ回路、ＶＬＳＩ装置もしくはＣＭＯＳまたはＶＬＳＩ装置に組み込まれたＴＦＴであってもよい。
Ｓｉ基板の劈開分離面２０４は、第１厚み面２０４ａを有している。この第１厚み面２０４ａの領域は、例えばＳ／Ｄ領域２１８などの、チャネルに隣接したシリコン活性層の領域の上に位置している。第２厚み面２０４ｂは、シリコン活性層のチャネル領域２２０上の領域に位置している。また、第１厚み面２０４ａは、Ｓｉ基板２０２の底面２０６から第１厚さ２２４分だけ離れた位置に形成されている。さらに、また、第２厚み面２０４ｂは、Ｓｉ基板２０２の底面２０６から第２厚さ２２２分だけ離れた位置に形成されている。なお、第２厚さ２２２は、第１厚さ２２４よりも小さい。また、縦方向の面（垂直面）２０４ｃは、第１厚み面２０４ａと第２厚み面２０４ｂとの間に形成されている。そして、この垂直面２０４ｃは、Ｓｉ基板２０２の底面２０６に対し縦方向（垂直な方向）に形成されている。また、図中には、Ｓ／Ｄ領域２１８と隣接したシリコン活性層フィールド領域２２６の上に位置する、第３厚み面２０４ｄが示されている。垂直面２０４ｅは、第２厚み面２０４ｂ領域と第３厚み面２０４ｄ領域との間に形成されている。そして、この垂直面２０４ｅは、Ｓｉ基板２０２の底面２０６に対し縦方向に形成されている。図中に示されているように、第２厚さ２２２は、ほぼ０である。すなわち、第２厚み面２０４ｂは、ＢＯＸ層２１２の表面２３０上に形成されている。別の観点から、第２厚さ２２２は、０Å〜１０００Å（０ナノメータを越え、１００ナノメータ以下）の範囲内である。また、第１厚さ２２４は、２０〜１０００ナノメータ（ｎｍ）の範囲内である。しかしながら、その厚さは、ＳＯＩの厚さ２４０、注入量、注入物質の種類、および注入時間などの、様々な要素によって変化する。
後により詳しく説明するが、水素遮断マスクは、一時的にシリコン活性層のチャネル領域２２０上を覆うものであり、特に、ゲート２１６を直接覆うものである（図５参照）。この遮断マスクは、注入工程中に、水素（Ｈ）がチャネル領域２２０へ取り込まれることを防止している。すなわち、図５からわかるように、Ｓｉ基板の第１厚み面２０４ａには、ピーク濃度の水素（Ｈ）が含まれている一方、第２厚み面２０４ｂには、水素が実質的に含まれていない（最小濃度（通常は０）の水素（Ｈ）が含まれている）。Ｓｉ基板の第１厚み面２０４ａにおける水素ピーク濃度は、５×１０１５ａｔｏｍ／ｃｍ２〜５×１０１７ａｔｏｍ／ｃｍ２の範囲内である。なお、「実質的に含まれていない」とは、最小濃度が０である場合に限定されるものではなく、濃度が検出限界未満になっていることをいう。
本発明の別の形態においては、Ｓｉ基板の第１厚み面２０４ａには、ピーク濃度の付加的元素が含まれている。その一方で、第２厚み面２０４ｂには、最小濃度（通常は０）の当該付加的元素が含まれている。上記付加的元素としては、ホウ素、ヘリウム、ネオン、アルゴンまたはシリコンなどが挙げられる。上記付加的元素がホウ素である場合、シリコン活性層の第１厚み面２０４ａにおけるホウ素濃度は、５×１０１２ａｔｏｍ／ｃｍ３〜５×１０１４ａｔｏｍ／ｃｍ３の範囲内である。また、上記付加的元素がヘリウムである場合、シリコン活性層の第１厚み面２０４ａには、２×１０１６ａｔｏｍ／ｃｍ２〜３×１０１６ａｔｏｍ／ｃｍ２の範囲内にあるピーク濃度の水素と、１×１０１６ａｔｏｍ／ｃｍ２〜３×１０１６ａｔｏｍ／ｃｍ２の範囲内にあるピーク濃度のヘリウムとが含まれている。この場合も上記と同様に、第２厚み面２０４ｂには、最小濃度（通常は０）の水素およびヘリウムが含まれている。
平坦化された酸化層２４０は、シリコン活性層の回路２１４において、ＢＯＸ層２１２と反対側に形成されている。また、キャリア基板２４２は、ガラス、プラスチック、石英、金属箔などの物質から作られる。そして、キャリア基板２４２は、この酸化層２４０へ接合される。代替的構成として、キャリア基板は、あらゆる半導体フィルム、または、あらゆる単結晶活性回路形成（高温）工程に感受性である物質であってもよい。キャリア基板２４２の接合および劈開分離の後、通常は、ＢＯＸ表面２３０に達するまでＳｉ劈開分離面２０４を除去するために、平坦化工程が行われる。しかしながら、本発明のある形態においては、残存Ｓｉは除去されない。
〔機能性の説明〕
本実施形態の水素イオン注入剥離方法は、水素イオンを注入した基板で、確実に劈開分離でき、かつＴＦＴのチャネル部の損傷を防止し、劈開分離する技術である。以下、本発明の水素イオン注入剥離方法の機能性について、図３〜図１４に基づいて、説明する。
図３〜１０は、図２の活性シリコン装置を形成する各工程について図示した、部分的な断面図である。図３は、工程開始時におけるＳＯＩ型ウエハーの状態を示している。図３に示すように、ＳＯＩ型ウエハーは、好ましい厚さの活性シリコン層と、必要とされる厚さの埋込酸化層とを備えている。図４は、通常のＶＬＳＩプロセッシング（ＣＭＯＳ、ＳＯＩなど）技術に基づき、装置が形成された状態を示している。ソース／ドレイン注入物の活性化、または最後の高温工程が済むと、従来技術に基づく工程はここまでで終了となる。図５は、チャネルやその他の領域を水素から保護するために、遮断マスクが作られた状態を示している。その後、Ｒｐ（最大濃度）の水素を、処理されるシリコン基板内部に配置するために、Ｈ＋またはＨ２ ＋を用いた注入が行われる。図６は、金属層を完成させるための処理が行われている状態を示している。通常、堆積およびそれに続く工程の最中の温度は、Ｈ＋注入ウエハーの劈開分離温度よりも低く保たれている。平滑化された酸化層は、堆積され、化学機械研磨（ＣＭＰ）またはスピンオンガラス（ＳＯＧ）を用いた手法のいずれかにより平坦化される。
図７は、接合ウエハー（またはダイスカットのダイ）が、非シリコン基板に接合された状態を示している。図８には、注入されたＨ＋が、Ｒｐ位置で劈開分離面を形成する様子が示されている。接合ウエハー（またはダイ）が加熱されると、Ｒｐ位置で劈開分離が発生する。Ｈ＋が注入されなかった部位（チャネル領域の下など）では、劈開分離は、埋込酸化／酸化シリコン層に達するまで、縦方向に広がる。そして、ＢＯＸとの境界面では、劈開分離は横方向に行われる。図９は、処理されるシリコン基板を劈開分離するために、高温焼き鈍し処理が行われている状態を示している。図１０は、例えば標準的な反応性イオンエッチ技法などを用いて、残存シリコンが除去された状態を示している。
上述の形成方法は、Ｈ＋が注入されたシリコン・オン・インシュレータ・ウエハーを使用するものである。例えば、この形成方法を用いると、ＳＩＭＯＸ基板上に薄膜トランジスタを形成することが可能である。その場合、上述の方法に基づき、後のＨ＋注入から、これら装置のチャネル領域を保護するために、フォトレジストが作られる。Ｈ＋注入の後、テトラエチルオルトシリケート（ＴＥＯＳ）酸化物の堆積および平坦化が行われ、そして（ＴＦＴを備える）ＳＩＭＯＸウエハーをガラス基板へと接合させる。その後、劈開分離を発生させるために、接合対を６００℃に加熱する。
図１１〜１３は、上記工程のさらなる詳細事項を供する、平面図および部分的な断面図である。図１１は、チャネル領域を保護するために、遮断マスクを利用しているＳＯＩウエハーへと、Ｈ＋が注入される様子を示している。その後、Ｈ＋層および埋込酸化層に沿った劈開分離を発生させるために、接合対（ＳＯＩ基板／ガラス基板）を加熱する。図１２は、形状測定法によって測定された、劈開分離後の接合対の劈開分離面を示している。シリコン層上にある段の高さは、シミュレーションにより予測された結果と一致していた（８４９ｎｍ）。図１３は、表面に移動したＳｉ層を除去するために、エッチングが行われた状態を示している。シリコンのエッチング工程により、酸化層も僅かにエッチングされることから、酸化層に、僅かな窪みができている。この方法により、熱酸化物に挟まれており、Ｈ＋注入の損傷を受けていないシリコン層が得られることに注目されたい。本発明のこの構造により、高い性能のみならず、高い安定性と信頼性がもたらされる。
本発明の他の形態においては（図６参照）、装置の形成が、ゲート金属の堆積段階で止められても良い。その後、金属の第１層を生成する代わりに、ゲート金属と、ソース／ドレイン活性化が完了した装置を、非シリコン基板へと移動させても構わない。
本発明の別の形態においては、注入工程に、水素イオン注入の際と同じ深さへと、ホウ素を注入する工程が含まれていても構わない。付加的にホウ素を注入することで、通常２００℃〜３００℃という、非常に低い温度で劈開分離を発生させることができる。従って、基板および金属の選択肢を大きく広げることが可能となる。劈開分離能を高めるために、その他の種類の物質が共注入されても構わない。その他の種類の物質には、ヘリウム、ネオン、アルゴン、またはシリコンが含まれる。
本実施形態では、劈開分離工程は熱により誘起される。すなわち、水素イオンが注入されたシリコン基板に加熱処理を施すと、自然に劈開分離面に沿って劈開し分離する。より具体的には、水素イオンを注入した濃度のピーク位置（Ｒｐ）では多数の格子欠陥が生じる。そして、多量の水素原子が存在するために、シリコン基板の温度を上げる（シリコン基板に加熱処理を施す）と、Platelet状の微小気泡が生じる。そして、その圧力により、劈開分離面から劈開する。
しかしながら、本発明の別の形態においては、劈開分離工程は熱により誘起される必要がない。接合力が、劈開分離に必要とされる力よりも大きい場合は、機械的な方法（機械的処理）により劈開分離が行われても構わない。なお、「機械的処理」とは、具体的には、シリコン基板を強力に固定し、劈開分離面に対し平行なシェアストレスをかけることをいう。
本発明の別の形態においては、図１０の説明において論ぜられたエッチング工程が行われなくても構わない。その代わりに、その後の工程で、残存シリコンは保護層として利用される。より具体的には、被覆層の結晶化を行う場合、レーザー結晶化の最中にソース／ドレイン領域に添加物が再分布されることを防止するため、残存シリコン層は放熱材としての役割を果たすことができる。また、本来のＳＯＩ物質の埋込酸化層は、その後に行われる混成回路のポリシリコン処理の、ベースコート物質として使用されても構わない。
本発明のある一形態においては、本発明の創意であるＳＯＩ基板の埋込酸化層を利用する代わりに、劈開分離を容易にすることができるスタック層に、ＳＯＩ基板が形成されても構わない。例えば、ＳＯＩを利用する代わりに、多孔性Ｓｉ層が用いられても構わない。
本発明の別の形態においては（図９参照）、劈開分離工程の後の表面に残った残存シリコン層を、その後の装置形成工程で、活性装置層として利用してもよい。この構造は、立体的な装置組み込みに用いられても構わない。さらに、立体的な装置組み込みを行うために、（例えば、単結晶上に装置を形成し、その後それを別の基板に移すなど）全体的な移動工程が、繰り返し行われても構わない。
図１４は、シリコン・オン・インシュレータ（ＳＯＩ）形成回路をキャリア基板にトランスファする（移す）ための、水素（Ｈ）注入剥離方法を示したフローチャートである。なお、当該方法は、明瞭にこれを示すために、番号が振られた工程を順番に説明しているが、特に明示されていないかぎり、これらの番号から順番が推断されるものではない。いくつかの工程は、飛ばされたり、並行して行われたり、または、順番を厳密に維持するという条件を満たさずに行われても良いことを理解されたい。上記方法は、工程３００から開始される。
工程３０２において、シリコン（Ｓｉ）活性層と、Ｓｉ基板上にある埋込酸化（ＢＯＸ）層とを備える、ＳＯＩ基板が用意される。工程３０４において、シリコン活性層に回路が形成される。例えば、ＴＦＴ、ＣＭＯＳ回路、またはＶＬＳＩ装置などが形成されても良い。工程３０６において、Ｓｉ基板の選択された領域上に遮断マスクが形成される。工程３１２においては、遮断マスクにより、選択されたＳｉ基板の領域に水素注入層が形成されることが防止される。工程３１４において、形成された回路がキャリア基板に接合される。工程３１６において、シリコン基板が劈開分離される。本発明のある一形態においては、Ｓｉ基板の劈開分離工程の後に、工程３１８でイオンエッチングが行われ、工程３２０で全ての残存Ｓｉ基板物質が取り除かれる。
本発明の一形態において、工程３１２のＳｉ基板に劈開分離面を形成する工程には、シリコン基板のマスクが施されていない領域に、水平方向の、ピーク濃度（深さＲｐの位置）の水素層を形成する工程が含まれている。そして、工程３１６のＳｉ基板の劈開分離には、３つの下位工程が含まれている。工程３１６ａにおいて、Ｓｉ基板の遮断マスクが施されていない領域の、水平方向のＲｐ平面に沿った第１領域が劈開分離される。工程３１６ｂにおいて、埋込酸化層とＳｉ基板との間の、水平方向の境界面に沿った第２領域が劈開分離される。工程３１６ｃにおいて、第１および第２領域の間が、垂直方向に劈開分離される。なお、「水平方向」および「垂直方向」という言葉は、相対的なものであって、説明を簡便にするために用いたに過ぎない。
本発明の一形態においては、シリコン活性層に回路を形成する工程（工程３０４）には、薄膜トランジスタ（ＴＦＴ）を形成する工程が含まれる。そして、工程３０６の選択された回路領域上に遮断マスクを形成する工程には、ＴＦＴゲートの上に遮断マスクを形成する工程が含まれる。
本発明の別の形態においては、工程３０４において、第１温度よりも高い処理温度で回路が形成される。その後、工程３１４において回路をキャリア基板に接合させる工程には、第１温度以上の温度に感受性のキャリア基板へと回路を接合させる工程が含まれている。例えば、上記キャリア基板は、ガラス、プラスチック、石英、金属箔、または、第１温度以上の温度に敏感な物質よりなるキャリアであっても構わない。本発明の一形態においては、工程３０４において、６００℃以上の（第１）温度で回路が形成される。
本発明に変更を加えた実施形態においては、Ｓｉ基板にＨを注入する工程（工程３０８）に、下位工程（図示されず）が含まれている。工程３０８ａにおいて、Ｈ＋またはＨ２ ＋などの形態で水素が注入される。工程３０８ｂにおいて、１ＭｅＶの最大エネルギーで、水素が注入される。工程３０８ｃにおいて、５×１０１６／ｃｍ２から５×１０１７／ｃｍ２の範囲内の注入量で注入が行われる。
本発明の別の一形態では、Ｈ注入の後、工程３０９ａ（図示されず）において、遮断マスクが除去される。工程３０９ｂ（図示されず）において、回路上に堆積層が堆積される。工程３０９ｃ（図示されず）において、表面の酸化層が平坦化される。そして、工程３１４の、回路をキャリア基板に接合させる工程には、キャリア基板へと表面の酸化層を直接接合させる工程が含まれている。
通常は、本発明の方法は、Ｓｉ基板の焼き鈍し工程という付加的な工程（工程３１０）を含んでいる。その後、焼き鈍しに応じて、Ｓｉ基板が劈開分離される（工程３１６）。本発明の一形態において、焼き鈍し温度は４００℃〜６００℃の範囲内である。また、本発明の一形態では、工程３１６において、機械的な劈開分離処理によってＳｉ基板が劈開分離される。この機械的な劈開分離処理には、付加的に焼き鈍し工程が含まれても構わない。
本発明の別の形態においては、Ｓｉ基板へのＨの注入工程（工程３０８）に、付加的にホウ素、ヘリウム、ネオン、アルゴンまたはシリコンを注入する工程が含まれていても構わない。例えば、注入量が５×１０１２ａｔｏｍ／ｃｍ３〜５×１０１４ａｔｏｍ／ｃｍ３の範囲内になるように、ホウ素が注入されてもよい。その後、工程３１０において、２００℃〜３００℃の範囲内の温度で、Ｓｉ基板が焼き鈍しされる。また、別の例では、注入量が２×１０１６ａｔｏｍ／ｃｍ２〜３×１０１６ａｔｏｍ／ｃｍ２の範囲内になるように水素が注入され、これに加えて、注入量が１×１０１６ａｔｏｍ／ｃｍ２〜３×１０１６ａｔｏｍ／ｃｍ２の範囲内になるようにヘリウムが注入される。
本発明において、感温性の基板へと接合させるために、活性Ｓｉ回路をＳｉ基板から劈開分離する方法が示された。また、本発明を説明するために、材質、温度、および注入元素の種類の詳細が示された。しかしながら、本発明は上記の例に限定されるものではない。当分野に通じた当業者は、本発明の変更を加えた形態や、その他の実施例を考え出すことができるであろう。
〔実施の形態２〕
本発明の実施の他の形態について、図１５に基づいて説明する。図１５（ａ）は、シリコン・オン・インシュレータ（ＳＯＩ）基板から劈開分離された、活性シリコン（Ｓｉ）装置の一部分を示す断面図である。なお、本実施形態では、上記実施の形態１で用いた構成要素と同一の機能を有する構成要素には同一の番号を付している。
活性シリコン装置２００は、劈開分離面２０４と底面２０６とを有するＳｉ基板２０２を備えている。ＳＯＩ基板２０８は、Ｓｉ基板２０２における底面２０６に設けられている。このＳＯＩ基板２０８は、シリコン活性層２１０とシリコン基板底面２０６との間に埋込酸化（ＢＯＸ）層２１２を有している。回路２１４は、シリコン活性層２１０に形成されている。ｐ型不純物ゲッタリング領域２１５（ここでは、ゲッタリング領域とする）は、シリコン活性層２１０に形成されており、Ｓ／Ｄ領域の下層にある。図１５（ａ）に示されるように、シリコン活性領域２１０の回路２１４は、トランジスタまたはＴＦＴである。ＴＦＴ２１４は、ゲート２１６、チャネル領域２２０、ソース／ドレイン（Ｓ／Ｄ）２１８を備えている。ソース／ドレイン（Ｓ／Ｄ）２１８は、チャネル領域２２０に隣接している。なお、ここでは示していないが、シリコン活性層２１０における回路２１４は、ｐ−ドープされた半導体材料を用いた（多くのＴＦＴまたはＣＭＯＳ回路を有する）ＣＭＯＳ回路、ＶＬＳＩ装置であってもよい。
Ｓｉ基板の劈開分離面２０４は、第１厚み面２０４ａを有している。この第１厚み面２０４ａの領域は、Ｓ／Ｄ領域２１８の上に位置している。第２厚み面２０４ｂは、シリコン活性層のチャネル領域２２０上の領域に位置している。なお、第２厚さ２２２は、第１厚さ２２４よりも小さい。また、劈開分離面２０４は、縦方向の面２０４ｃを有している。縦方向の面２０４ｃは、第１厚み面２０４ａと第２厚み面２０４ｂとの間に形成されている。ゲッタリング領域２１５は、第１厚み面２０４ａとＳ／Ｄ領域２１８との間のシリコン活性層２１０に形成されている。シリコン基板劈開分離面の第１厚さ２２４は、２０〜１０００ナノメータの範囲内である。シリコン基板劈開分離面の第２厚さ２２２は、０〜１０００Åの範囲内である。また、図中には、フィールド領域２２６の上に位置する、第３厚み面２０４ｄが示されている。縦方向の面２０４ｅは、第２厚み面２０４ｂ領域と第３厚み面２０４ｄ領域との間に形成されている。図中に示されているように、第２厚さ２２２は、ほぼ０である。すなわち、第２厚み面２０４ｂは、ＢＯＸ層２１２の表面２３０上に形成されている。
Ｓｉ基板の第１厚み面２０４ａには、ピーク濃度の水素（Ｈ）が含まれている。第２厚み面２０４ｂには、最小濃度の水素（Ｈ）が含まれている。Ｓ／Ｄ領域２１８及びチャネル領域２２０には、ｐ型不純物が含まれている。すなわち、Ｓ／Ｄ領域２１８及びチャネル領域２２０は、ｐ−ドープされている。ゲッタリング領域２１５には、水素不活性化（H-passivated）ｐ型不純物が含まれている。ｐ型不純物は、ホウ素（Ｂ）、ガリリウム（Ｇａ）、インジウム（Ｉｎ）、またはアルミニウムであってもよい。なお、Ｓ／Ｄ領域２１８及びチャネル領域２２０に含まれたｐ型不純物は、ゲッタリング領域２１５を形成するために用いられるｐ型不純物と必ずしも同じである必要はない。一実施例として、ゲッタリング領域２１５には、１×１０１９ａｔｏｍ／ｃｍ３〜５×１０２０ａｔｏｍ／ｃｍ３の範囲内のｐ型不純物が含まれている。Ｓｉ基板の第１厚み面２０４ａにおける水素ピーク濃度は、５×１０１５ａｔｏｍ／ｃｍ３〜５×１０１７ａｔｏｍ／ｃｍ３の範囲内である。
劈開分離工程後にシリコン活性層２１０に残存した水素は、ゲッタリング領域２１５に含まれるｐ型不純物と反応する。これにより、劈開分離工程後にシリコン活性層２１０に残存した水素と、Ｓ／Ｄ領域２１８及びチャネル領域２２０に含まれたｐ型不純物との反応が防止される。また、ゲート２１６の遮断効果により、チャネル領域２２０の上に位置するシリコン活性層２１０に存在する水素が、かなり少なくなる。ここでは示していないが、水素遮断マスクは、一時的に、水素イオン注入行程中に用いられ、図１に示されたマスクと類似して、チャネル領域２２０（及びゲート２１６）上を覆うものである。
平坦化された酸化層２４０は、シリコン活性層の回路２１４の下層に形成されている。また、受取基板（キャリア基板）２４２（receiver substrate）は、ガラス、プラスチック、石英、金属箔などの物質から作られている。そして、受取基板２４２’は、酸化層２４０へ直接的に接合される。
図１５（ｂ）は、シリコン基板から劈開分離された活性シリコン装置の部分断面図である。例えば、巨大なシリコン基板（bulk Si substrate）が用いられていてもよい。シリコン基板２０２は、劈開分離面２０４と底面２０６とを有している。活性層２１０は、シリコン基板底面２０６の下に形成されている。また、回路２１４は、ＴＦＴまたはトランジスタとして示されている。しかしながら、この回路は、ＣＭＯＳ回路またはＶＬＳＩ回路の一部分であってもよい。シリコン活性層において、ゲッタリング領域２１５は、Ｓ／Ｄ領域の下に形成されている。また、シリコン活性領域２１０における回路２１４は、チャネル領域２２０と、チャネル領域２２０に隣接したソース／ドレイン（Ｓ／Ｄ）領域２１８とを有している。ゲッタリング領域２１５は、シリコン活性層２１０に形成されており、劈開分離面２０４とＳ／Ｄ領域２１８との間にある。
Ｓ／Ｄ領域２１８及びチャネル領域２２０には、ｐ型不純物が含まれている。ゲッタリング領域２１５には、水素不活性化（H-passivated）ｐ型不純物が含まれている。換言すれば、ゲッタリング領域２１５は、水素で不活性化されたｐ型不純物（p-dopant-passivated hydrogen）を含む。平坦化された酸化層２４０は、シリコン活性層の回路２１４の下層に形成されている。また、受取基板２４２’（receiver substrate）は、ガラス、プラスチック、石英、金属箔などの物質から作られている。そして、受取基板２４２’は、酸化層２４０へ直接的に接合される。
シリコン基板は、劈開分離面２０４と底面２０６との間の厚さ２２４を有している。厚さ２２４は、２０〜１０００ナノメータの範囲内である。ゲッタリング領域２１５には、１×１０１９ａｔｏｍ／ｃｍ３〜５×１０２０ａｔｏｍ／ｃｍ３の範囲内のｐ型不純物が含まれている。Ｓｉ基板の劈開分離面２０４における水素ピーク濃度は、５×１０１５ａｔｏｍ／ｃｍ３〜５×１０１７ａｔｏｍ／ｃｍ３の範囲内である。また、図１５（ａ）の装置と同様に、ゲッタリング領域２１５には、ホウ素、ガリリウム、インジウム、またはアルミニウムといったｐ型不純物が含まれている。
〔機能性の説明〕
水素劈開分離工程を用いた場合、ガラス基板上の単結晶シリコン装置の製造方法では、結果として、最終的に製造された装置に水素とホウ素との相互作用が生じる。例えば、まず、シリコンウェハに水素が注入され、ピーク濃度（Ｒｐ）がシリコン表面下（例えばシリコン表面下０．５〜１．０μｍ）に位置する。シリコン基板は、ガラス基板と直接的に接合している。この接合対を加熱する（＞４００℃）と、水素は微小気泡（platelets）を形成する。そして、この水素により、シリコンがＲｐで単層剥離する。
この方法を用いて、部分的に完成したＣＭＯＳ回路をガラス基板へ移動すると、水素が、損傷を受けたデバイス内でｐ型不純物と相互作用することが可能になる。特に、装置をガラス基板へ移動した後、高温（〜６５０℃）焼き鈍しが必要となる。シリコンに残存している水素の拡散が生じ、ホウ素等のｐ型不純物と相互作用する。なお、ホウ素は、水素を効率的に除去する（getter）。通常、水素とホウ素とが相互作用している場合、水素は、チャネル領域及びソース／ドレイン領域に含まれるｐ型不純物を非活性化する。
図１６（ａ）〜図１８（ｂ）は、水素ゲッタリング領域を有するシリコン基板から劈開分離し、活性装置を形成する各工程を示したものである。水素剥離工程及びゲッタリング工程の詳細を以下に説明する。図１６（ａ）及び図１６（ｂ）はそれぞれ、以下に説明する工程１及び工程２における動作の部分断面図である。
工程１：従来のＭＯＳＦＥＴ工程から始まり、ゲート及びソース／ドレインの形成工程に至る。短チャネル長（Ｌ）の装置では、ＨＡＬＯ工程及びＬＤＤ工程が必要となるかもしれない。
工程２：次に、Ｓ／Ｄ領域の選択された範囲に（例えば）ホウ素を注入する。Ｎ−チャネル装置においては、ホウ素濃度は、ソース／ドレイン領域のＮ＋濃度よりも低くなる。注入領域におけるホウ素の濃度は、１×１０１９ａｔｏｍ／ｃｍ３〜５×１０２０ａｔｏｍ／ｃｍ３の範囲内である。ホウ素注入の下限は、水素ゲッタリングの程度により決定される。Ｎ＋領域形成には、ホウ素の不純物濃度よりも充分に高い不純物濃度を有するＮ＋が必要であるので、ホウ素注入の上限は、Ｎ＋ソース／ドレイン形成により決定される。
図１７（ａ）及び図１７（ｂ）はそれぞれ、以下に説明する工程３及び工程４における動作の部分断面図である。
工程３：さらにＳｉＯ２を堆積し、表面を平坦化する。そして、ホウ素よりもわずかに深い位置に水素イオン（Ｈ＋またはＨ２ ＋）を注入する。
工程４〜５：金属層形成（工程４）後、ホスト基板（例えばガラス基板）を接合し、焼き鈍しにより水素イオン注入境界面で劈開分離する（工程５）。
図１８（ａ）及び図１８（ｂ）はそれぞれ、以下に説明する工程５及び工程６における動作の部分断面図である。
工程６：シリコン層を薄くすることにより、損傷した水素イオン注入領域を除去する。さらに、層間絶縁膜材料を堆積し、接続孔を形成することで、ＴＦＴ構造が完成する。
図１９は、水素ゲッタリング工程を示す部分断面図である。先に説明したように、チャネル領域に含まれる水素により、装置の特性が劣化してしまう。これは、チャネル及びＨＡＬＯドーパントの非活性化を含むものである。水素イオン注入後、注入された水素の大半は設計された領域（Ｒｐ）に存在する。劈開分離焼き鈍し中には、Ｒｐにある水素はチャネル領域へ拡散する。この例では、Ｓ／Ｄ領域の上にあるホウ素は、水素のゲッタリング部位として機能する。また、注入に起因してチャネル領域近傍にある水素は、Ｒｐの水素濃度よりも低い濃度であるが、この水素もＳ／Ｄ領域の上にあるホウ素により除去される（gettered）。したがって、チャネル近傍の水素濃度は低くなる。チャネル近傍領域及びＳ／Ｄ領域における水素レベルが減少することにより、ホウ素非活性化の程度が低減する。
本発明により形成された装置では、チャネル領域における水素濃度が低いので、装置の性能が劣化することがない。これは、水素を介したホウ素の非活性化によるものである。さらに、移動された装置は、（劈開分離しない場合を除いて(but not cleaved)）単結晶シリコン基板から製造された装置と同等に動作する。
図２０は、製造された回路を受取基板に移すための、水素イオン注入剥離ゲッタリング方法を示したフローチャートである。なお、当該方法は、明瞭にこれを示すために、番号が振られた工程を順番に説明しているが、特に明示されていないかぎり、これらの番号から順番が推断されるものではない。いくつかの工程は、飛ばされたり、平行して行われたり、または、順番を厳密に維持するという条件を満たさずに行われても良いことを理解されたい。上記方法は、工程７００から開始される。
工程７０２において、シリコン基板が用意される。工程７０４において、回路のソース／ドレイン（Ｓ／Ｄ）領域を有する基板を覆うように、シリコン活性層が形成される。工程７０６において、Ｓ／Ｄ領域にｐ型不純物が注入される。工程７０８において、Ｓ／Ｄ領域の下になるように、ｐ型不純物ゲッタリング領域が形成される。ｐ型不純物は、ホウ素、ガリリウム、インジウム、またはアルミニウムであってもよい。また、この工程７０８は、Ｓ／Ｄ領域にｐ型不純物を注入する（工程７０６）のと同時に実施されていてもよい。しかしながら、工程７０６及び工程７０８は、必ずしも同時に行われる必要はない。また、上記２つの工程（工程７０６及び工程７０８）で用いられるドーパントは、必ずしも同じである必要はない。換言すると、工程７０８においては、シリコン活性層に形成された回路の下に、シリコン活性層にゲッタリング領域を形成する。工程７１２においては、シリコン基板に水素を注入し、シリコン基板におけるゲッタリング領域とほぼ同じ深さの位置に劈開分離面を形成する。工程７１４においては、受取基板に回路を接合する。工程７１６においては、劈開分離面に沿ってシリコン基板を劈開分離する。工程７１８においては、シリコン基板の接合後焼き鈍しを行う。工程７２０においては、Ｓ／Ｄ領域の下にある注入水素を、ゲッタリング領域に含まれるｐ型不純物と結合させる。通常、上記の水素の結合は、結果として、工程７１８における焼き鈍しになる。例えば、工程７１８では、シリコン基板を、４００℃〜６００℃の範囲の温度で焼き鈍してもよい。
また、注入水素を、ホウ素ゲッタリング領域に含まれるｐ型不純物と結合させる工程７２０は、サブ工程を含んでいてもよい。工程７２０Ａにおいては、ゲッタリング領域に含まれるｐ型不純物を不活性化する。換言すると、ゲッタリング領域に含まれるｐ型不純物は水素を不活性化する。工程７２０Ｂにおいては、Ｓ／Ｄ領域に含まれるｐ型不純物の不活性化を最小にする。
また、ある実施例では、基板を覆うようにシリコン活性層を形成する工程７０４は、Ｓ／Ｄ領域間に挟まれた、ｐ型不純物を有するチャネル領域を形成する工程を含む。このとき、ゲッタリング領域を形成する工程７０８は、チャネル領域と隣接するゲッタリング領域を形成する工程を含み、工程７２０においては、チャネル領域に含まれるｐ型不純物の不活性化を最小にする。また、シリコン活性層に回路Ｓ／Ｄ領域を形成する工程（工程７０４）は、ＶＬＳＩ装置またはＣＭＯＳ装置を形成する工程を含む。
さらに、異なる実施例では、シリコン活性層に回路のＳ／Ｄ領域を形成する工程（工程７０４）は、６００℃よりも高い処理温度で回路を形成する工程を含む。このとき、工程７１４では、感温性キャリア基板（例えば、ガラス、プラスチック、石英、金属箔）に回路を接合する。
また、さらに異なる実施例では、工程７１２にて劈開分離面を形成する工程は、シリコン基板にピーク濃度（Ｒｐ）の水素を有する層を形成する工程を含む。このとき、工程７１６では、Ｒｐ層に沿ってシリコン基板を劈開分離する。また、さらに他の実施例では、シリコン基板に水素を注入する工程（工程７１２）は、サブ工程を含む。工程７１２Ａでは、水素イオン（Ｈ＋）及び水素（Ｈ２）から選択される形態で水素を注入する。工程７１２Ｂでは、１ＭｅＶの最大エネルギーで、水素が注入される。工程７１２Ｃにおいて、５×１０１６／ｃｍ２から５×１０１７／ｃｍ２の範囲内の注入量で注入が行われる。
ある実施例では、水素イオン注入（工程７１２）後に、回路上に堆積層が堆積される。工程７１３Ｂにおいて、表面の酸化層が平坦化される。そして、工程７１４では、堆積層を受取基板に直接接合する。
さらに異なる実施例では、工程７１５では、基板に対して、劈開分離前焼き鈍しを行う。そして、工程７１６にて、基板の劈開分離前焼き鈍しに応じて劈開分離する。工程７１２としては、例えば、ゲッタリング領域における最も遠くに浸透した位置と同じ深さの位置に水素を注入する。そして、シリコン基板の焼き鈍しを行う工程７１５は、２００℃〜３００℃の範囲内の温度で焼き鈍しを行う工程を含む。このとき、工程７１６において、シリコン基板の焼き鈍しに応じて劈開分離する。また、一実施例では、工程７１６において、機械的な劈開分離処理によってＳｉ基板が劈開分離される。このとき、工程７１５は、実施されない。また、他の実施例では、シリコン基板の劈開分離後の工程７１７において、イオンエッチング技術を用いて、残存するシリコン基板材料を除去する。
別の実施例においては、シリコン基板にゲッタリング領域を形成する工程（工程７０８）は、サブ工程を含む。工程７０８Ａでは、劈開分離面の位置にまで浸透するのに十分なエネルギーを有するｐ型不純物を注入する。工程７０８Ｂでは、１×１０１９ａｔｏｍ／ｃｍ３から５×１０２０ａｔｏｍ／ｃｍ３の範囲内の注入量で注入が行われる。
さらに別の実施例では、工程７０２にてシリコン基板を用意する工程は、埋込酸化（ＢＯＸ）層を有するシリコン・オン・インシュレータ（ＳＯＩ）基板を形成する工程を含む。このとき、工程７１０では、チャネル領域上に、（一時的に）遮断マスクを形成する。このとき、工程７１２にてシリコン基板に水素を注入する工程は、遮断マスクが覆われたチャネル領域以外の、Ｓ／Ｄ領域に水素を注入する工程、及び水素イオン注入後に遮断マスクを除去する工程を含む。
このＳＯＩ基板を用いた実施例では、工程７１２にてシリコン基板に劈開分離面を形成する工程は、シリコン基板におけるＳ／Ｄ領域の上に位置する領域に、ピーク濃度の水素を有するＲｐ水素層をシリコン基板の面に対し平行に形成する工程を含む。このとき、工程７１６にてシリコン基板に劈開分離面を形成する工程は、サブ工程を含む。工程７１６Ａでは、上記シリコン基板において、Ｓ／Ｄ領域の上に形成された上記劈開剥離面に沿った第１領域を劈開分離する。工程７１６Ｂでは、ＢＯＸ層とシリコン基板との間の境界面に沿った第２領域を劈開分離する。この第２領域は、チャネル領域の上に位置する。そして、工程７１６Ｃにおいて、上記第１領域と上記第２領域との間を、上記境界面に対し縦方向に劈開分離する。
本発明において、水素イオン注入剥離ゲッタリング方法とその方法を用いて形成された活性シリコン装置が示された。また、本発明を説明するために、特に、この方法の詳細及び材料は、本発明で例示したものとして用いられる。しかしながら、本発明は上記の例に限定されるものではない。当分野に通じた当業者は、本発明の変更を加えた形態や、その他の実施例を考え出すことができるであろう。
また、本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、以上のように、装置の移動に中間媒体基板を用いる必要がなく、移動工程後にシリコン活性層の薄層化を行う必要がないので、特に、液晶ディスプレイ（ＬＣＤ）、またはフラットパネル・ディスプレイの製造に適用可能である。
水素遮断マスクを用いた、水素誘起劈開分離方法（従来技術）の図である。 本発明の実施の一形態における、シリコン・オン・インシュレータ（ＳＯＩ）基板から劈開分離された、活性シリコン（Ｓｉ）装置の一部分を示した断面図である。 好ましい厚さの活性シリコン層と、必要とされる厚さの埋込酸化層とを有する、ＳＯＩ型のウエハーを用いて、形成工程が開始された状態を示す部分断面図である。 通常のＶＬＳＩプロセッシング（ＣＭＯＳ、ＳＯＩなど）技術に基づき、装置が形成された状態を示す部分断面図である。 水素から、チャネルやその他の領域を保護するために、遮断マスクが作られた状態を示す部分断面図である。 金属層を完成させるための処理が行われている状態を示す部分断面図である。 接合ウエハー（またはダイスカットのダイ（diced die））が、非シリコン基板に接合された状態を示す部分断面図である。 注入されたＨ＋が、Ｒｐ位置で劈開分離面を形成する様子を示す部分断面図である。 処理されるシリコン基板を劈開分離するために、高温焼き鈍し処理が行われている状態を示す部分断面図である。 残存シリコンが除去された状態を示す部分断面図である。 チャネル領域を保護するために、遮断マスクを利用しているＳＯＩウエハーへと、Ｈ＋が注入される様子を示す平面図および部分断面図である。 形状測定法によって測定された、劈開分離後の劈開分離断面を示す平面図および部分断面図である。 表面に移動したＳｉ層を除去するために、エッチングが行われた状態を示す平面図および部分的な断面図である。 シリコン・オン・インシュレータ（ＳＯＩ）形成回路をキャリア基板に移すための、水素（Ｈ）注入剥離方法を示したフローチャートである。 本発明の実施の他の形態のシリコン能動装置の構成を示し、（ａ）は、シリコン・オン・インシュレータ（ＳＯＩ）基板から劈開分離された、活性シリコン（Ｓｉ）装置の一部分を示す断面図であり、（ｂ）は、シリコン基板から劈開分離された活性シリコン装置の部分断面図である。 水素ゲッタリング領域を有するシリコン基板から劈開分離し、活性装置を形成する各工程を示しており、（ａ）は、従来のＭＯＳＦＥＴ工程からゲート及びソース／ドレインの形成工程までの状態を示す部分断面図であり、（ｂ）は、Ｓ／Ｄ領域の選択された範囲にホウ素が注入された状態を示す断面図である。 水素ゲッタリング領域を有するシリコン基板から劈開分離し、活性装置を形成する各工程を示しており、（ａ）は、ＳｉＯ２を堆積し、表面が平坦化された状態を示す部分断面図であり、（ｂ）は、金属層形成後の状態を示す断面図である。 水素ゲッタリング領域を有するシリコン基板から劈開分離し、活性装置を形成する各工程を示しており、（ａ）は、金属層形成後、ホスト基板が接合され、焼き鈍しにより水素イオン注入境界面で劈開分離された状態を示す断面図であり、（ｂ）は、シリコン層を薄くすることにより、損傷したＨ＋注入領域が除去された状態を示す断面図である。 水素ゲッタリング工程を示す部分断面図である。 製造された回路を受取基板に移すための、水素イオン注入剥離ゲッタリング方法を示したフローチャートである。
符号の説明
２００ 活性シリコン装置
２０４ 劈開分離面
２０４ａ 第１厚み面
２２４ 第１厚さ
２０４ｂ 第２厚み面
２２２ 第２厚さ
２０４ｃ 縦方向の面（垂直面）
２０２ Ｓｉ基板
２０６ 底面
２０８ ＳＯＩ基板
２１４ 回路
２１０ シリコン活性層
２１２ 埋込酸化（ＢＯＸ）層
２１６ ゲート
２１８ ソース／ドレイン（Ｓ／Ｄ）領域
３０２ 工程（シリコン・オン・インシュレータ基板を準備する工程）
３０４ 工程（回路形成工程）
３０６ 工程（マスク形成工程）
３０８ 工程（注入工程）
３１０ 工程（焼き鈍し工程）
３１２ 工程（劈開分離層形成工程）
３１４ 工程（接合工程）
３１６ 工程（劈開分離工程）
３１６ａ 工程（第１劈開分離段階）
３１６ｂ 工程（第２劈開分離段階）
３１６ｃ 工程（第３劈開分離段階）
２１５ ゲッタリング領域
２２０ チャネル領域
２４２ キャリア基板
２４２’ 受取基板
７０２ 工程（シリコン（Ｓｉ）基板を準備する工程）
７０４ 工程（シリコン活性層形成工程）
７０６ 工程（ｐ型不純物注入工程）
７０８ 工程（ゲッタリング領域形成工程）
７０８Ａ 工程（ゲッタリング領域形成工程）
７０８Ｂ 工程（ゲッタリング領域形成工程）
７１０ 工程（遮断マスクを形成する工程）
７１２ 工程（注入工程）
７１２Ａ 工程（Ｈ＋およびＨ２ ＋を含む集団から選択された形態で水素を注入する段階）
７１２Ｂ 工程（１ＭｅＶの最大エネルギーで注入を行う段階）
７１２Ｃ 工程（５×１０１６／ｃｍ２〜５×１０１７／ｃｍ２の範囲内の注入量で注入を行う段階）
７１３Ａ 工程（堆積層を堆積する工程）
７１３Ｂ 工程（堆積層を平坦化する工程）
７１４ 工程（接合工程）
７１５ 工程（シリコン基板の劈開分離前焼き鈍し）
７１６ 工程（劈開分離工程）
７１６Ａ 工程（第１劈開分離段階）
７１６Ｂ 工程（第２劈開分離段階）
７１６Ｃ 工程（第３劈開分離段階）
７１８ 工程（焼き鈍し工程）
７２０ 工程（結合工程）
７２０Ａ 工程（ｐ型不純物を不活性化する段階）
７２０Ｂ 工程（ｐ型不純物の不活性化を最小にする段階）

Claims (56)

  1. シリコン・オン・インシュレータ基板に形成された回路を、キャリア基板へ移すために用いられる水素イオン注入剥離方法であって、
    シリコン基板上にシリコン活性層と埋込酸化層とを形成し、シリコン・オン・インシュレータ基板を準備する工程と、
    上記シリコン活性層に回路を形成する回路形成工程と、
    上記回路における特定の回路領域上に、選択的に遮断マスクを形成するマスク形成工程と、
    上記シリコン基板に水素を注入する注入工程と、
    上記水素の注入に応じて、上記シリコン基板に劈開分離層を形成する劈開分離層形成工程と、
    上記回路をキャリア基板に接合する接合工程と、
    上記シリコン基板を、上記劈開分離層に沿って劈開分離する劈開分離工程と、
    を含むことを特徴とする水素イオン注入剥離方法。
  2. 上記劈開分離層形成工程は、上記シリコン基板において、マスクが形成されていない領域に、ピーク位置Ｒｐにイオン注入された水素のピーク濃度を含む劈開剥離面をシリコン基板の面に対し平行に形成する段階を含み、
    上記劈開分離工程は、
    上記シリコン基板において、上記劈開剥離面に沿った第１領域を劈開分離する第１劈開分離段階と、
    上記埋込酸化層と上記シリコン基板との間の境界面に沿った第２領域を劈開分離する第２劈開分離段階と、
    上記第１領域と上記第２領域との間を、上記境界面に対し垂直方向に劈開分離する第３劈開分離段階と、
    を含むことを特徴とする請求項１に記載の水素イオン注入剥離方法。
  3. 上記回路形成工程では、薄膜トランジスタを形成するとともに、
    上記マスク形成工程では、薄膜トランジスタのゲートを覆うように、上記遮断マスクを形成することを特徴とする請求項１に記載の水素イオン注入剥離方法。
  4. 上記回路形成工程では、第１温度よりも高い処理温度で回路を形成するとともに、
    上記接合工程では、第１温度よりも高い温度に対し敏感なキャリア基板に回路を接合することを特徴とする請求項１に記載の水素イオン注入剥離方法。
  5. さらに、ガラス、プラスチック、石英、金属箔、および第１温度以上の温度に対し感受性である組成物より形成された担体を含む集団から選択されたキャリア基板に回路を接合することを特徴とする請求項４に記載の水素イオン注入剥離方法。
  6. 上記第１温度としての６００℃よりも高い温度で回路を形成することを特徴とする請求項５に記載の水素イオン注入剥離方法。
  7. さらに、
    水素イオン注入後に、上記遮断マスクを除去し、上記回路を覆うように堆積層を堆積する工程と、
    上記堆積層を平坦化する工程とを含み、
    上記接合工程では、上記堆積層を上記キャリア基板に直接接合することを特徴とする請求項１に記載の水素イオン注入剥離方法。
  8. さらに、接合後に上記シリコン基板の焼き鈍しを行う焼き鈍し工程を含み、
    上記劈開分離工程では、焼き鈍しに応じて劈開分離を行うことを特徴とする請求項１に記載の水素イオン注入剥離方法。
  9. 上記マスク形成工程では、フォトレジスト物質を含む遮断マスクを形成することを特徴とする請求項１に記載の水素イオン注入剥離方法。
  10. 上記注入工程では、水素に加え、５×１０１２ａｔｏｍ／ｃｍ２〜５×１０１４ａｔｏｍ／ｃｍ２の範囲内の注入量で、ホウ素を注入し、
    上記焼き鈍し工程では、２００℃〜３００℃の範囲内の温度で、焼き鈍しを行うことを特徴とする請求項９に記載の水素イオン注入剥離方法。
  11. 上記注入工程では、水素に加え、ホウ素、ヘリウム、ネオン、アルゴンおよびシリコンを含む集団から選択された物質を注入することを特徴とする請求項１に記載の水素イオン注入剥離方法。
  12. 上記回路形成工程では、ＴＦＴ、ＣＭＯＳ回路およびＶＬＳＩ装置を含む集団から選択された回路を、上記シリコン基板に形成することを特徴とする請求項１に記載の水素イオン注入剥離方法。
  13. 上記注入工程は、
    ２×１０１６ａｔｏｍ／ｃｍ２〜３×１０１６ａｔｏｍ／ｃｍ２の範囲内の注入量で水素を注入する段階と、
    水素に加え、１×１０１６ａｔｏｍ／ｃｍ２〜３×１０１６ａｔｏｍ／ｃｍ２の範囲内の注入量でヘリウムを注入する工程を含むことを特徴とする請求項１に記載の水素イオン注入剥離方法。
  14. 上記マスク形成工程では、上記シリコン基板の選択された領域に遮断マスクを形成しており、
    さらに、上記遮断マスクに応じて、上記シリコン基板の選択された領域に上記劈開剥離面が形成されることを防止することを特徴とする請求項１に記載の水素イオン注入剥離方法。
  15. 製造された回路を受取基板へ移すために用いられる水素イオン注入剥離方法であって、
    シリコン（Ｓｉ）基板を準備する工程と、
    上記シリコン基板における回路のソース／ドレイン（Ｓ／Ｄ）領域を覆うように、シリコン活性層を形成するシリコン活性層形成工程と、
    上記Ｓ／Ｄ領域に少なくともｐ型不純物を注入するｐ型不純物注入工程と、
    上記Ｓ／Ｄ領域の下に、ゲッタリング領域を形成するゲッタリング領域形成工程と、
    上記シリコン基板に水素を注入する注入工程と、
    上記水素の注入に応じて、上記シリコン基板に劈開分離層を形成する劈開分離層形成工程と、
    上記回路を受取基板に接合する接合工程と、
    上記シリコン基板を、上記劈開分離層に沿って劈開分離する劈開分離工程と、
    上記Ｓ／Ｄ領域の下に注入された水素とゲッタリング領域に含まれるｐ型不純物とを結合させる結合工程と、
    を含むことを特徴とする水素イオン注入剥離方法。
  16. 上記劈開分離層形成工程では、上記シリコン基板におけるゲッタリング領域とほぼ同じ深さの位置に劈開分離層を形成することを特徴とする請求項１５に記載の水素イオン注入剥離方法。
  17. さらに、接合後にシリコン基板の焼き鈍しを行う焼き鈍し工程を含み、
    上記結合工程では、接合後のシリコン基板の焼き鈍しに応じて、注入された水素とゲッタリング領域に含まれるｐ型不純物とを結合させることを特徴とする請求項１５または１６に記載の水素イオン注入剥離方法。
  18. 上記結合工程は、
    ゲッタリング領域に含まれるｐ型不純物を不活性化する段階と、
    上記Ｓ／Ｄ領域に含まれるｐ型不純物の不活性化を最小にする段階と、
    を含むことを特徴とする請求項１５または１６に記載の水素イオン注入剥離方法。
  19. 上記シリコン活性層形成工程では、複数のＳ／Ｄ領域間に、ｐ型不純物を有するチャネル領域を形成し、
    上記ゲッタリング領域形成工程では、上記チャネル領域に隣接するように、ゲッタリング領域を形成し、
    上記結合工程では、上記チャネル領域に含まれるｐ型不純物の不活性化を最小にすることを特徴とする請求項１８に記載の水素イオン注入剥離方法。
  20. 上記劈開分離層形成工程では、シリコン基板にピーク位置Ｒｐにイオン注入された水素のピーク濃度を含む劈開剥離面を形成しており、
    上記劈開分離工程では、上記劈開剥離面に沿って劈開分離することを特徴とする請求項１５または１６に記載の水素イオン注入剥離方法。
  21. さらに、上記シリコン活性層に回路のＳ／Ｄ領域を形成するＳ／Ｄ領域形成工程を含み、
    上記Ｓ／Ｄ領域形成工程では、６００℃よりも高い処理温度で、Ｓ／Ｄ領域を形成しており、
    上記接合工程では、ガラス、プラスチック、石英、及び金属箔を含む集団から選択された温度に敏感な受取基板に回路を接合することを特徴とする請求項１５または１６に記載の水素イオン注入剥離方法。
  22. さらに、
    水素イオン注入後に、上記回路を覆うように堆積層を堆積する工程と、
    上記堆積層を平坦化する工程とを含み、
    上記接合工程では、上記堆積層を上記受取基板に直接接合することを特徴とする請求項１５または１６に記載の水素イオン注入剥離方法。
  23. 上記劈開分離工程では、シリコン基板の劈開分離前焼き鈍しに応じて劈開分離することを特徴とする請求項１７に記載の水素イオン注入剥離方法。
  24. 上記シリコン（Ｓｉ）基板を準備する工程では、埋込酸化層を有するシリコン・オン・インシュレータ基板を形成しており、
    上記劈開分離層形成工程では、シリコン基板におけるＳ／Ｄ領域の上に位置する領域に、ピーク位置Ｒｐにイオン注入された水素のピーク濃度を含む劈開剥離面をシリコン基板の面に対し平行に形成しており、
    上記劈開分離工程は、
    上記シリコン基板において、Ｓ／Ｄ領域の上に形成された上記劈開剥離面に沿った第１領域を劈開分離する第１劈開分離段階と、
    チャネル領域の上に位置する、上記埋込酸化層と上記シリコン基板との間の境界面に沿った第２領域を劈開分離する第２劈開分離段階と、
    上記第１領域と上記第２領域との間を、上記境界面に対し垂直方向に劈開分離する第３劈開分離段階と、
    を含むことを特徴とする請求項１５または１６に記載の水素イオン注入剥離方法。
  25. さらに、上記チャネル領域を覆うように遮断マスクを形成する工程を含み、
    上記注入工程は、
    遮断マスクで覆われたチャネル領域以外のＳ／Ｄを含む領域に水素を注入する段階と、
    水素イオン注入後に遮断マスクを除去する段階と、
    を含むことを特徴とする請求項２４に記載の水素イオン注入剥離方法。
  26. 上記注入工程では、ゲッタリング領域における最も遠くに浸透した位置と同じ深さの位置に水素を注入しており、
    上記焼き鈍し工程では、２００℃〜３００℃の範囲内の温度で、シリコン基板の劈開分離前焼き鈍しを行い、
    上記劈開分離工程では、シリコン基板の劈開分離前焼き鈍しに応じて劈開分離することを特徴とする請求項１７に記載の水素イオン注入剥離方法。
  27. シリコン活性層に回路を構成するトランジスタのＳ／Ｄ領域を形成するＳ／Ｄ領域形成工程を含み、
    上記Ｓ／Ｄ領域形成工程では、ＶＬＳＩ装置を形成することを特徴とする請求項１５または１６に記載の水素イオン注入剥離方法。
  28. 上記ゲッタリング領域形成工程は、
    劈開分離層の位置にまで浸透するのに十分なエネルギーを有するｐ型不純物を、１×１０１９ａｔｏｍ／ｃｍ３から５×１０２０ａｔｏｍ／ｃｍ３の範囲内の注入量で注入を行う段階を含むことを特徴とする請求項１５または１６に記載の水素イオン注入剥離方法。
  29. 上記ゲッタリング領域形成工程では、上記Ｓ／Ｄ領域にｐ型不純物を注入するのと並行して、ゲッタリング領域を形成することを特徴とする請求項１５または１６に記載の水素イオン注入剥離方法。
  30. 上記ゲッタリング領域形成工程では、ホウ素、ガリリウム、インジウム、またはアルミニウムを含む集団から選択されるｐ型不純物を用いて、ゲッタリング領域を形成することを特徴とする請求項１５または１６に記載の水素イオン注入剥離方法。
  31. 上記注入工程は、
    Ｈ＋およびＨ２ ＋を含む集団から選択された形態で水素を注入する段階と、
    １ＭｅＶの最大エネルギーで注入を行う段階と、
    ５×１０１６／ｃｍ２〜５×１０１７／ｃｍ２の範囲内の注入量で注入を行う段階と、
    を含むことを特徴とする請求項１または１５に記載の水素イオン注入剥離方法。
  32. 上記焼き鈍し工程では、４００℃〜６００℃の範囲内で焼き鈍しを行うことを特徴とする請求項９または１７に記載の水素イオン注入剥離方法。
  33. 上記劈開分離工程では、機械的な劈開分離処理に応じて劈開分離が行うことを特徴とする請求項１または１５に記載の水素イオン注入剥離方法。
  34. 上記劈開分離工程後に、
    イオンエッチング技術を用いて、残存するシリコン基板の材料を除去する除去工程を含むことを特徴とする請求項１または１５に記載の水素イオン注入剥離方法。
  35. シリコン基板が劈開分離された活性シリコン装置であって、
    上記シリコン基板は、劈開分離された劈開分離面と底面とを有し、
    上記シリコン基板の底面を覆うシリコン活性層を備え、
    上記シリコン活性層には、回路が形成されているとともに、上記シリコン活性層の下層には、ゲッタリング領域が形成されていることを特徴とする活性シリコン装置。
  36. 上記シリコン活性層に形成された回路は、チャネル領域、及びチャネル領域に隣接するソース／ドレイン（Ｓ／Ｄ）領域を備え、
    上記ゲッタリング領域は、上記シリコン活性層における上記劈開分離面と上記Ｓ／Ｄ領域との間に形成されていることを特徴とする請求項３５に記載の活性シリコン装置。
  37. チャネル領域及びＳ／Ｄ領域には、ｐ型不純物が含まれており、
    上記ゲッタリング領域には、水素により不活性化されたｐ型不純物が含まれていることを特徴とする請求項３６に記載の活性シリコン装置。
  38. 上記シリコン基板における、劈開分離面と底面との間の厚さが２０ナノメートル〜１０００ナノメートルの範囲内であることを特徴とする請求項３５に記載の活性シリコン装置。
  39. 上記ゲッタリング領域には、１×１０１９ａｔｏｍ／ｃｍ３〜５×１０２０ａｔｏｍ／ｃｍ３の範囲内でｐ型不純物が注入されていることを特徴とする請求項３５に記載の活性シリコン装置。
  40. 上記シリコン基板における劈開分離面に含まれる水素のピーク濃度は、５×１０１５ａｔｏｍ／ｃｍ２〜５×１０１７ａｔｏｍ／ｃｍ２の範囲内であることを特徴とする請求項３５に記載の活性シリコン装置。
  41. 上記ゲッタリング領域には、ホウ素、ガリウム、インジウム、またはアルミニウムを含む集団から選択されるｐ型不純物が含まれていることを特徴とする請求項３５に記載の活性シリコン装置。
  42. 上記シリコン基板は、シリコン・オン・インシュレータ基板であって、上記シリコン基板と上記活性シリコン層との間には、埋込酸化層が設けられ、
    上記劈開分離面は、シリコン基板底面から第１厚さ分だけ離れた位置に形成された第１厚み面、上記第１厚さよりも低い第２厚さ分だけ離れた位置に形成された第２厚み面、及び第１厚み面と第２厚み面との間でシリコン基板底面に対し垂直な方向に形成された垂直面からなり、
    上記シリコン基板における第１厚み面と反対側の底面には、Ｓ／Ｄ領域が形成されており、
    上記シリコン基板における第２厚み面と反対側の底面には、上記チャネル領域が形成されており、
    上記ゲッタリング領域は、シリコン基板における第１厚み面と上記Ｓ／Ｄ領域との間に形成されていることを特徴とする請求項３５に記載の活性シリコン装置。
  43. シリコン・オン・インシュレータ基板を備え、シリコン基板が劈開分離された活性シリコン装置であって、
    上記シリコン・オン・インシュレータ基板は、シリコン活性層と埋込酸化層とを備えているとともに、
    上記シリコン活性層には、回路が形成されており、
    上記シリコン活性層及び埋込酸化層は、シリコン基板における劈開分離された劈開分離面と反対側の底面に形成されていることを特徴とする活性シリコン装置。
  44. 上記シリコン活性層には、チャネル領域と上記チャネル領域に隣接したチャネル隣接領域とを含む回路領域が形成されており、
    上記劈開分離面は、シリコン基板底面から第１厚さ分だけ離れた位置に形成された第１厚み面、上記第１厚さよりも低い第２厚さ分だけ離れた位置に形成された第２厚み面、及び第１厚み面と第２厚み面との間でシリコン基板底面に対し垂直な方向に形成された垂直面からなり、
    上記シリコン基板における第１厚み面と反対側の底面には、上記チャネル隣接領域が形成されており、
    上記シリコン基板における第２厚み面と反対側の底面には、上記チャネル領域が形成されていることを特徴とする請求項４３に記載の活性シリコン装置。
  45. 上記シリコン基板における第１厚み面には、ピーク濃度の水素が含まれており、上記第２厚み面には、実質的に水素が含まれていないことを特徴とする請求項４２または４４に記載の活性シリコン装置。
  46. 上記シリコン基板における第１厚み面に含まれる水素のピーク濃度は、５×１０１５ａｔｏｍ／ｃｍ２〜５×１０１７ａｔｏｍ／ｃｍ２の範囲内であることを特徴とする請求項４５に記載の活性シリコン装置。
  47. 上記シリコン基板における第１厚み面には、さらにピーク濃度のホウ素が含まれており、上記第２厚み面には、実質的にホウ素が含まれていないことを特徴とする請求項４４に記載の活性シリコン装置。
  48. 上記シリコン基板における第１厚み面に含まれるホウ素のピーク濃度は、５×１０１２ａｔｏｍ／ｃｍ３〜５×１０１４ａｔｏｍ／ｃｍ３の範囲内であることを特徴とする請求項４７に記載の活性シリコン装置。
  49. 上記シリコン基板における第１厚み面には、さらに、ホウ素、ヘリウム、ネオン、アルゴン、およびケイ素を含む集団より選択された付加的物質が、ピーク濃度で含まれており、
    上記第２厚み面には、上記付加的物質が実質的に含まれていないことを特徴とする請求項４５に記載の活性シリコン装置。
  50. 上記シリコン基板における第１厚み面には、
    ピーク濃度２×１０１６ａｔｏｍ／ｃｍ２〜３×１０１６ａｔｏｍ／ｃｍ２の範囲内で水素が注入されているとともに、ピーク濃度１×１０１６ａｔｏｍ／ｃｍ２〜３×１０１６ａｔｏｍ／ｃｍ２の範囲内でヘリウムが注入されており、
    上記第２厚み面には、水素およびヘリウムが実質的に含まれていないことを特徴とする請求項４５に記載の活性シリコン装置。
  51. 上記シリコン活性層は、単結晶シリコンからなることを特徴とする請求項４３に記載の活性シリコン装置。
  52. 一時的に、上記シリコン活性層におけるチャネル領域を覆うように、水素を遮断する遮断マスクが設けられていることを特徴とする請求項４２または４４に記載の活性シリコン装置。
  53. 上記遮断マスクは、フォトレジスト物質を含むことを特徴とする請求項５２に記載の活性シリコン装置。
  54. さらに、上記シリコン活性層を覆うように、平坦化された酸化層が形成されており、
    ガラス、プラスチック、石英、および金属箔を含む集団より選択された物質からなるキャリア基板が、上記酸化層に接合されていることを特徴とする請求項３５または４４に記載の活性シリコン装置。
  55. 上記回路は、ＴＦＴ、ＣＭＯＳ回路、およびＶＬＳＩ装置を含む集団より選択されることを特徴とする請求項３５または４３に記載の活性シリコン装置。
  56. 上記第１厚さは、２０ナノメートル〜１０００ナノメートルの範囲内であり、
    上記第２厚さは、０ナノメートルを越え、１００ナノメートル以下であることを特徴とする請求項４２または４４に記載の活性シリコン装置。
JP2005280885A 2004-09-28 2005-09-27 水素イオン注入剥離方法 Expired - Fee Related JP5113999B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US10/953,938 US7179719B2 (en) 2004-09-28 2004-09-28 System and method for hydrogen exfoliation
US10/953,938 2004-09-28
US10/991,120 US7183179B2 (en) 2004-09-28 2004-11-16 System and method for hydrogen exfoliation gettering
US10/991,120 2004-11-16

Publications (2)

Publication Number Publication Date
JP2006100831A true JP2006100831A (ja) 2006-04-13
JP5113999B2 JP5113999B2 (ja) 2013-01-09

Family

ID=36240282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005280885A Expired - Fee Related JP5113999B2 (ja) 2004-09-28 2005-09-27 水素イオン注入剥離方法

Country Status (2)

Country Link
US (2) US7466011B2 (ja)
JP (1) JP5113999B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007077840A1 (ja) 2005-12-28 2007-07-12 Matsushita Electric Industrial Co., Ltd. 無線通信基地局装置及び呼接続方法
WO2007148448A1 (ja) * 2006-06-20 2007-12-27 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
JP2009111372A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009111371A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2009084311A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
JP2013030773A (ja) * 2011-07-28 2013-02-07 Soytec 単結晶の半導体層を支持基板上に転写する方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7422956B2 (en) * 2004-12-08 2008-09-09 Advanced Micro Devices, Inc. Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers
US7776715B2 (en) * 2005-07-26 2010-08-17 Micron Technology, Inc. Reverse construction memory cell
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP5464843B2 (ja) * 2007-12-03 2014-04-09 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
WO2009084287A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置およびその製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
US9153662B2 (en) * 2012-03-29 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFET with selective dopant deactivation underneath gate
US9087851B2 (en) * 2013-05-22 2015-07-21 International Business Machines Corporation Silicon-based electronics with disabling feature
US9082735B1 (en) 2014-08-14 2015-07-14 Srikanth Sundararajan 3-D silicon on glass based organic light emitting diode display
KR20230060581A (ko) * 2021-10-27 2023-05-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125881A (ja) * 1996-10-18 1998-05-15 Sony Corp 張り合わせｓｏｉ基板、その作製方法及びそれに形成されたｍｏｓトランジスター
JPH10189609A (ja) * 1996-12-26 1998-07-21 Sumitomo Metal Ind Ltd 半導体装置及びその製造方法
JPH1131825A (ja) * 1997-07-10 1999-02-02 Denso Corp 半導体力学量センサの製造方法
JPH1187668A (ja) * 1997-09-04 1999-03-30 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法
JP2001508943A (ja) * 1997-01-27 2001-07-03 コミツサリア タ レネルジー アトミーク イオン打込ステップを備えるとともに、イオンから保護された領域を具備した、特に半導体膜からなる、薄膜を得るための方法
JP2003524876A (ja) * 1998-09-30 2003-08-19 マックス−プランク−ゲゼルシャフト ツール フェルデルンク デル ヴィッセンシャフテン エー．ファウ． 所望の基板への単結晶材料からなる薄層の移動方法
JP2004063892A (ja) * 2002-07-30 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハおよびその製造方法
JP2004079645A (ja) * 2002-08-13 2004-03-11 Sony Corp 半導体装置およびその製造方法
JP2004165600A (ja) * 2002-09-25 2004-06-10 Sharp Corp 単結晶Ｓｉ基板、半導体装置およびその製造方法
JP2004265975A (ja) * 2003-02-28 2004-09-24 Trecenti Technologies Inc 半導体装置の製造方法および半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100189966B1 (ko) * 1995-06-13 1999-06-01 윤종용 소이 구조의 모스 트랜지스터 및 그 제조방법
US6544862B1 (en) * 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
TW473917B (en) * 2000-03-07 2002-01-21 United Microelectronics Corp Step-like structure of silicon on insulation (SOI)
US6566198B2 (en) * 2001-03-29 2003-05-20 International Business Machines Corporation CMOS structure with non-epitaxial raised source/drain and self-aligned gate and method of manufacture
US6884702B2 (en) * 2002-06-04 2005-04-26 Advanced Micro Devices, Inc. Method of making an SOI semiconductor device having enhanced, self-aligned dielectric regions in the bulk silicon substrate
US6924517B2 (en) * 2003-08-26 2005-08-02 International Business Machines Corporation Thin channel FET with recessed source/drains and extensions
US8450806B2 (en) * 2004-03-31 2013-05-28 International Business Machines Corporation Method for fabricating strained silicon-on-insulator structures and strained silicon-on insulator structures formed thereby
US7179719B2 (en) * 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation
US7250351B2 (en) * 2005-04-14 2007-07-31 International Business Machines Corporation Enhanced silicon-on-insulator (SOI) transistors and methods of making enhanced SOI transistors

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125881A (ja) * 1996-10-18 1998-05-15 Sony Corp 張り合わせｓｏｉ基板、その作製方法及びそれに形成されたｍｏｓトランジスター
JPH10189609A (ja) * 1996-12-26 1998-07-21 Sumitomo Metal Ind Ltd 半導体装置及びその製造方法
JP2001508943A (ja) * 1997-01-27 2001-07-03 コミツサリア タ レネルジー アトミーク イオン打込ステップを備えるとともに、イオンから保護された領域を具備した、特に半導体膜からなる、薄膜を得るための方法
JPH1131825A (ja) * 1997-07-10 1999-02-02 Denso Corp 半導体力学量センサの製造方法
JPH1187668A (ja) * 1997-09-04 1999-03-30 Mitsubishi Materials Shilicon Corp Ｓｏｉ基板の製造方法
JP2003524876A (ja) * 1998-09-30 2003-08-19 マックス−プランク−ゲゼルシャフト ツール フェルデルンク デル ヴィッセンシャフテン エー．ファウ． 所望の基板への単結晶材料からなる薄層の移動方法
JP2004063892A (ja) * 2002-07-30 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハおよびその製造方法
JP2004079645A (ja) * 2002-08-13 2004-03-11 Sony Corp 半導体装置およびその製造方法
JP2004165600A (ja) * 2002-09-25 2004-06-10 Sharp Corp 単結晶Ｓｉ基板、半導体装置およびその製造方法
JP2004265975A (ja) * 2003-02-28 2004-09-24 Trecenti Technologies Inc 半導体装置の製造方法および半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7011003575; Ｙｕｎ，　ＣＨ，　ｅｔ　ａｌ．: '"Ｔｒａｎｓｆｅｒ　ｏｆ　ｐａｔｔｅｒｎｅｄ　ｉｏｎ-ｃｕｔ　ｓｉｌｉｃｏｎ　ｌａｙｅｒｓ"' ＡＰＰＬＩＥＤ　ＰＨＹＳＩＣＳ　ＬＥＴＴＥＲＳ Ｖｏｌ．　７３，　Ｎｏ．　１９, 19981108, ｐｐ．　２７７２-２７７４ *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007077840A1 (ja) 2005-12-28 2007-07-12 Matsushita Electric Industrial Co., Ltd. 無線通信基地局装置及び呼接続方法
EP2709417A1 (en) 2005-12-28 2014-03-19 Panasonic Corporation Radio communication terminal apparatus device and call connection method
WO2007148448A1 (ja) * 2006-06-20 2007-12-27 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
JP2009111372A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009111371A (ja) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2009084311A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
JP2013030773A (ja) * 2011-07-28 2013-02-07 Soytec 単結晶の半導体層を支持基板上に転写する方法

Also Published As

Publication number Publication date
US20070066035A1 (en) 2007-03-22
JP5113999B2 (ja) 2013-01-09
US8674481B2 (en) 2014-03-18
US7466011B2 (en) 2008-12-16
US20090045461A1 (en) 2009-02-19

Similar Documents

Publication Publication Date Title
JP5113999B2 (ja) 水素イオン注入剥離方法
KR100532557B1 (ko) 반도체 장치 및 그의 제조 방법, ｓｏｉ기판 및 그것을사용하는 표시 장치 및 ｓｏｉ기판의 제조 방법
US7183179B2 (en) System and method for hydrogen exfoliation gettering
JP4540359B2 (ja) 半導体装置およびその製造方法
KR101496737B1 (ko) 반도체막이 구비된 기판의 제작 방법
US8822305B2 (en) Substrate provided with semiconductor films and manufacturing method thereof
KR101521832B1 (ko) Ｓｏｉ 기판의 제작 방법
US7465641B2 (en) Method for manufacturing a semiconductor device
JP5548351B2 (ja) 半導体装置の作製方法
EP1482353A1 (en) Display device and method of manufacturing the same
WO2009084311A1 (ja) 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
KR20090037363A (ko) Ｓｏｉ기판의 제작방법
US7541258B2 (en) Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
JP4219838B2 (ja) 半導体基板の製造方法、並びに半導体装置の製造方法
JP2010141246A (ja) 半導体装置の製造方法
JP2004119636A (ja) 半導体装置およびその製造方法
JP2001320033A (ja) 半導体部材の製造方法およびそれを用いた半導体部材、半導体装置
KR100722523B1 (ko) 웨이퍼 표면 식각 방법
JP4519932B2 (ja) 半導体装置
JP2010027769A (ja) 回路基板の製造方法および半導体装置の製造方法並びに回路基板
JP2005217050A (ja) 半導体装置の製造方法
JP2008244106A (ja) 半導体装置の製造方法
JP2007059804A (ja) 半導体装置の製造方法
JP2010161388A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5113999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees