JP2006100620A

JP2006100620A - 固体撮像素子及び半導体装置

Info

Publication number: JP2006100620A
Application number: JP2004285680A
Authority: JP
Inventors: Susumu Suzuki; 将鈴木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-09-30
Filing date: 2004-09-30
Publication date: 2006-04-13

Abstract

【課題】光電変換部の受光効率の低下やノイズの増大を招くことなく、画素内のコンタクトを設ける。
【解決手段】シリコン基板中のＰ型ウェル領域に素子分離部を形成し、この素子分離部によって分離された領域に光電変換部（フォトダイオード）を設けた撮像素子において、素子分離部を上下に貫通する状態でコンタクトプラグを設け、素子分離部の下層に位置するＰ型ウェル領域（高濃度拡散領域）と基準電位（ＧＮＤ）を印加するメタル配線とを接続し、画素内のＰウェルコンタクトを構成する。これにより、画素内の素子分離部の数を増やすことなく、また、フォトダイオードに影響を与えない位置にＰウェルコンタクトを設けてＰ型ウェル領域の電位を安定化できる。
【選択図】図１

Description

本発明は、例えばＣＭＯＳイメージセンサのように、半導体基板のウェル領域を素子分離部によって分離し、その分離した領域に光電変換部を設けた固体撮像素子や、各種のウェル領域を有する半導体装置に関し、特にウェル領域の電位を安定化するためのウェルコンタクト部の構造の改良に関するものである。

従来、例えばＣＭＯＳイメージセンサでは、光電変換部（フォトダイオード）や転送、増幅、リセット、選択といった各種画素トランジスタよりなる多数の画素を２次元アレイ状に配置し、各画素のフォトダイオードによって生成した信号電荷を画素トランジスタによって読み出し、各種信号処理によって映像信号に変換し、外部に出力するようになっている。
また、その素子構造としては、Ｎ型シリコン基板に設けたＰ型ウェル領域内にフォトダイオードや画素トランジスタを形成しており、例えばフォトダイオードはＰ型ウェル領域内に信号電荷（電子）蓄積領域となるＮ型不純物層を設けるとともに、その表面に正孔蓄積用のＰ＋型不純物層を形成している。

また、フォトダイオードやＭＯＳトランジスタといった各素子の間には素子分離部が形成され、隣接素子との絶縁分離を図っており、素子分離部の方式としては、シリコン基板の表面の一部に選択酸化法によって熱酸化膜を成長させるＬＯＣＯＳ構造や、シリコン基板に形成した溝に絶縁体を埋め込むＳＴＩ構造が用いられており、さらにＰ型ウェル領域の上面に分散酸化膜を設けた拡散素子分離法による構造が提案されている。
また、このようなＣＭＯＳイメージセンサにおいて、画素信号の読み出しや各種配線とのカップリングに伴うＰ型ウェル領域の電位変動を抑制するために、Ｐ型ウェル領域上にコンタクトプラグを配置して基準電位を印加することが知られている（例えば特許文献１参照）。なお、このようなＰ型ウェル領域に対するコンタクトをＰウェルコンタクトというものとする。

図４はＰウェルコンタクトの一例を示す断面図であり、素子分離部にＳＴＩを用いた例を示している。
シリコン基板１０の上層部にはＰ型ウェル領域１２が設けられ、その上層にＳＴＩを用いた素子分離部１４が設けられ、この素子分離部１４によって分離された領域内にフォトダイオード１６が設けられている。フォトダイオード１６は、上述のようにＮ型不純物層１６Ａの表面にＰ＋型不純物層１６Ｂを形成したものであり、Ｐ＋型不純物層１６ＢはＰ型ウェル領域１２と連続している。
また、シリコン基板１０の上面にはシリコン酸化膜等の層間絶縁膜１８が設けられ、その上にメタル配線２０が設けられている。そして、この層間絶縁膜１８にメタル配線２０とＰ型ウェル領域１２とを導通するＰウェルコンタクト２２が形成されている。このＰウェルコンタクト２２はフォトダイオード１６と素子分離部１４の中間領域に配置されており、コンタクトプラグとＰ型ウェル領域１２との接続部分はコンタクト抵抗を下げるために高濃度のＰ型拡散領域となっている。

また、図５はＰウェルコンタクトの他の例を示す断面図であり、図４と共通の構成には同一符号を付している。本例も素子分離部にＳＴＩを用いたものであるが、２つの素子分離部１４を並列に形成し、その中間領域にＰウェルコンタクト２２を設けている。なお、本例においても、コンタクトプラグとＰ型ウェル領域１２との接続部分には追加のイオン注入等により、高濃度のＰ型拡散領域となっている。
特公平８−２１７０４号公報

しかしながら、図４に示した従来技術では、フォトダイオード１６のＰ＋型不純物層１６Ｂに近い領域にＰウェルコンタクトを設けることから、フォトダイオード近傍における高濃度のＰ型イオン注入やエッチング等による結晶欠陥の増加によって、白点ノイズ等の増大を招き、撮像特性を劣化させるという問題がある。
また、図５に示した従来技術では、Ｐウェルコンタクトを設けるためだけに２つの素子分離部を配置するため、画素内での面積を大きく占有することになり、フォトダイオードの有効受光面積を確保する上での障害となり、受光効率を低下させてしまうという問題がある。
なお、Ｐ型ウェル領域の電位を安定化させるためには、各画素毎にコンタクトを設けることが要求される場合もあり、全体として受光領域の効率を著しく低下させる原因となる。

そこで本発明は、光電変換部の受光効率の低下やノイズの増大を招くことなく、画素内のコンタクトを設けることが可能な固体撮像素子を提供することを目的とする。
また本発明は、各種半導体素子内の配置スペースを増大させることなく、コンタクト部を設けることが可能な半導体装置を提供することを目的とする。

上述の目的を達成するため、本発明の固体撮像素子及び半導体装置は、半導体基板中に形成される第１導電型不純物領域と、前記半導体基板の第１導電型不純物領域中の素子分離を行う素子分離部と、前記素子分離部を貫通して前記第１導電型不純物領域に接触するコンタクト部とを有することを特徴とする。

本発明の固体撮像素子によれば、半導体基板中に形成される第１導電型不純物領域の素子分離を行う素子分離部を貫通して第１導電型不純物領域に接触するコンタクト部を設けたことから、素子分離部の数を増やすことなく、光電変換部から分離した領域にコンタクト部を設けることが可能となる。
したがって、光電変換部の受光面積を大きくする際の障害とならず、受光効率の低下を回避でき、受光感度を維持できるとともに、撮像信号のノイズを抑制でき、撮像特性の向上に寄与できる効果がある。
また本発明の半導体装置によれば、半導体基板中に形成される第１導電型不純物領域の素子分離を行う素子分離部を貫通して第１導電型不純物領域に接触するコンタクト部を設けたことから、省スペース化を図りつつコンタクト部を設けることが可能となり、半導体装置の小型化や機能向上等に寄与できる効果がある。

本発明の実施の形態では、シリコン基板中のＰ型ウェル領域に素子分離部を形成し、この素子分離部によって分離された領域に光電変換部（フォトダイオード）を設けた撮像素子において、素子分離部を上下に貫通する状態でコンタクトプラグを設け、素子分離部の下層に位置するＰ型ウェル領域（高濃度拡散領域）と基準電位（ＧＮＤ）を印加するメタル配線とを接続し、画素内のＰウェルコンタクトを構成する。
これにより、画素内の素子分離部の数を増やすことなく、また、フォトダイオードに影響を与えない位置にＰウェルコンタクトを設けてＰ型ウェル領域の電位を安定化できる。
なお、素子分離部としては、シリコン基板の表面の一部に熱酸化膜を成長させるＬＯＣＯＳ構造や、シリコン基板に形成した溝に絶縁体を埋め込むＳＴＩ構造、あるいはＰ型ウェル領域の上面に分散酸化膜を設けた拡散素子分離法による構造等、種々の方式を用いることができ、いずれの方式についても適用が可能である。
また、このような本形態によるコンタクト構造は、Ｐ型ウェル領域のためのコンタクトに限らず、種々のコンタクトに採用できるものである。

図１は本発明の実施例による固体撮像素子（ＣＭＯＳイメージセンサ）の画素内Ｐウェルコンタクトの第１の例を示す断面図であり、素子分離部にＬＯＣＯＳを用いた例を示している。
図示のように、シリコン基板１１０の上層部にはＰ型ウェル領域１１２が設けられ、その上層にＬＯＣＯＳを用いた素子分離部１１４が設けられ、この素子分離部１１４によって分離された領域内にフォトダイオード１１６が設けられている。ＬＯＣＯＳ型素子分離部１１４は、シリコン基板１１０の表面に局所的な酸化膜を成長させたものである。
また、フォトダイオード１１６は、電子蓄積領域となるＮ型不純物層１１６Ａが設けられ、その表面に正孔蓄積領域としてのＰ＋型不純物層１１６Ｂを形成したものであり、隣接するフォトダイオード１１６のＰ＋型不純物層１１６Ｂは素子分離部１１４の下層を通って連続し、互いに同一電位に保持されるような構造となっている。したがって、Ｐ型ウェル領域１１２における素子分離部１１４の直下に位置する領域は、フォトダイオード１１６のＰ＋型不純物層１１６Ｂに繋がるＰ型ウェル領域１１２より高濃度のＰ＋型拡散領域１１２Ａとなっている。

また、シリコン基板１１０の上面にはシリコン酸化膜等の層間絶縁膜１１８が設けられ、その上にメタル配線１２０が設けられている。そして、この層間絶縁膜１１８から素子分離部１１４にかけて、メタル配線１２０とＰ型ウェル領域１１２のＰ＋型拡散領域１１２Ａとを導通するＰウェルコンタクト１２２が形成されている。すなわち、このＰウェルコンタクト１２２は層間絶縁膜１１８及び素子分離部１１４を貫通するように形成されたコンタクトホールにタングステン等の高融点金属を埋め込んでプラグを形成したものであり、メタル配線１２０とＰ＋型拡散領域１１２Ａとを導通し、メタル配線１２０による基準電位（ＧＮＤ）をＰ＋型拡散領域１１２Ａを通してＰ型ウェル領域１１２に印加している。

このような本実施例の素子構造では、隣接する素子（図示の例ではフォトダイオード）の間に配置される１つのＬＯＣＯＳ型素子分離部１１４の領域を用いてＰウェルコンタクト１２２を形成でき、画素内の他の素子の面積を損なうことなく、Ｐ型ウェル領域１１２の電位安定化を図ることが可能となる。なお、図１に示す例では、フォトダイオードの間の素子分離部にＰウェルコンタクトを設けたが、他の素子（例えば画素トランジスタ等）の間の素子分離部に同様に適用しても良い。

図２は本発明の実施例による固体撮像素子（ＣＭＯＳイメージセンサ）の画素内Ｐウェルコンタクトの第２の例を示す断面図であり、素子分離部にＳＴＩを用いた例を示している。
図示のように、シリコン基板２１０の上層部にはＰ型ウェル領域２１２が設けられ、その上層にＳＴＩを用いた素子分離部２１４が設けられ、この素子分離部２１４によって分離された領域内にフォトダイオード２１６が設けられている。ＳＴＩ型素子分離部２１４はシリコン基板２１０の表面に溝を形成し、ここに絶縁体を埋め込んだ構成のものである。
また、フォトダイオード２１６は本実施例においても同様に、Ｎ型不純物層２１６ＡとＰ＋型不純物層２１６Ｂを有し、隣接するフォトダイオード２１６のＰ＋型不純物層２１６Ｂは素子分離部２１４の下層を通って連続し、互いに同一電位に保持されるような構造となっている。したがって、Ｐ型ウェル領域２１２における素子分離部２１４の直下に位置する領域は、フォトダイオード２１６のＰ＋型不純物層２１６Ｂに繋がるＰ型ウェル領域２１２より高濃度のＰ＋型拡散領域２１２Ａとなっている。

また、シリコン基板２１０の上面にはシリコン酸化膜等の層間絶縁膜２１８が設けられ、その上にメタル配線２２０か設けられている。そして、この層間絶縁膜２１８から素子分離部２１４にかけて、メタル配線２２０とＰ型ウェル領域２１２のＰ＋型拡散領域２１２Ａとを導通するＰウェルコンタクト２２２が形成されている。すなわち、このＰウェルコンタクト２２２は層間絶縁膜２１８及び素子分離部２１４を貫通するように形成されたコンタクトホールにタングステン等の高融点金属を埋め込んでプラグを形成したものであり、メタル配線２２０とＰ＋型拡散領域２１２Ａとを導通し、メタル配線２２０による基準電位（ＧＮＤ）をＰ＋型拡散領域２１２Ａを通してＰ型ウェル領域２１２に印加している。

このような本実施例の素子構造では、隣接する素子（図示の例ではフォトダイオード）の間に配置される１つのＳＴＩ型素子分離部２１４の領域を用いてＰウェルコンタクト２２２を形成でき、画素内の他の素子の面積を損なうことなく、Ｐ型ウェル領域２１２の電位安定化を図ることが可能となる。特に本例においては、シリコン基板の深い位置に形成されたＳＴＩ型素子分離部２１４にコンタクト２２２が埋設され、深い位置でＰ＋型拡散領域２１２と接触しているため、コンタクト形成による悪影響がフォトダイオードに届きにくく、良好な特性を容易に得ることができる利点がある。なお、本例においても、フォトダイオード以外の素子（例えば画素トランジスタ等）の間の素子分離部に適用しても良い。

図３は本発明の実施例による固体撮像素子（ＣＭＯＳイメージセンサ）の画素内Ｐウェルコンタクトの第３の例を示す断面図であり、素子分離部に拡散素子分離法を用いた例を示している。
図示のように、シリコン基板３１０の上層部にはＰ型ウェル領域３１２が設けられ、このＰ型ウェル領域３１２内にフォトダイオード３１６が設けられている。フォトダイオード３１６は本実施例においても同様に、Ｎ型不純物層３１６ＡとＰ＋型不純物層３１６Ｂを有している。
また、シリコン基板３１０の上部に拡散素子分離法を用いた素子分離部３１４が設けられ、この素子分離部３１４によってフォトダイオード３１６のＮ型不純物層３１６Ａが分離される。
この素子分離部３１４は、シリコン基板３１０の上部に分散酸化膜３１４Ａを配置するとともに、この分散酸化膜３１４Ａの直下にＰ＋型拡散領域３１２Ａを設けたものであり、絶縁物の代わりＰ＋型拡散層によってフォトダイオード３１６のＮ型不純物層３１６Ａを分離するものである。
なお、素子分離部３１４のＰ＋型拡散領域３１２Ａは、両側のフォトダイオード３１６のＰ＋型不純物層３１６Ｂに繋がっており、さらに、シリコン基板３１０の深層側に延在されてＰ型ウェル領域３１２に繋がっている。

また、シリコン基板３１０の上面には分散酸化膜３１４Ａの上層にシリコン酸化膜等の層間絶縁膜３１８が設けられ、その上にメタル配線３２０か設けられている。そして、この層間絶縁膜３１８から分散酸化膜３１４Ａにかけて、メタル配線３２０とＰ＋型拡散領域３１２Ａとを導通するＰウェルコンタクト３２２が形成されている。すなわち、このＰウェルコンタクト３２２は層間絶縁膜３１８及び分散酸化膜３１４Ａを貫通するように形成されたコンタクトホールにタングステン等の高融点金属を埋め込んでプラグを形成したものであり、メタル配線３２０とＰ＋型拡散領域３１２Ａとを導通し、メタル配線３２０による基準電位（ＧＮＤ）をＰ＋型拡散領域３１２Ａを通してＰ型ウェル領域３１２に印加している。

このような本実施例の素子構造では、隣接する素子（図示の例ではフォトダイオード）の間に配置される１つの拡散素子分離型素子分離部３１４の領域を用いてＰウェルコンタクト３２２を形成でき、画素内の他の素子の面積を損なうことなく、Ｐ型ウェル領域３１２の電位安定化を図ることが可能となる。なお、本例においても、フォトダイオード以外の素子（例えば画素トランジスタ等）の間の素子分離部に適用しても良い。
また、上記実施例では、Ｐ型ウェル領域のコンタクトを設ける例を説明したが、他の不純物領域用のコンタクトを設ける場合にも同様に適用できるものである。また、上記実施例では、本発明をＣＭＯＳイメージセンサに適用した例を示したが、本発明はさらに各種の固体撮像素子に広く適用できるものである。
さらに、本発明は、光電変換部を有する固体撮像素子に限らず、種々の半導体装置にも同様に適用できるものである。

本発明の実施例による第１の例を示す断面図である。本発明の実施例による第２の例を示す断面図である。本発明の実施例による第３の例を示す断面図である。従来技術の第１の例を示す断面図である。従来技術の第２の例を示す断面図である。

符号の説明

１１０……シリコン基板、１１２……Ｐ型ウェル領域、１１４……素子分離部、１１６……フォトダイオード、１１８……層間絶縁膜、１２０……メタル配線、１２２……Ｐウェルコンタクト。

Claims

半導体基板中に形成される第１導電型不純物領域と、
前記半導体基板の第１導電型不純物領域中の素子分離を行う素子分離部と、
前記素子分離部を貫通して前記第１導電型不純物領域に接触するコンタクト部と、
を有することを特徴とする固体撮像素子。
前記第１導電型不純物領域に前記コンタクト部との電気的接続をとるための高濃度拡散領域を含むことを特徴とする請求項１記載の固体撮像素子。
前記半導体基板中に形成される第１導電型不純物領域内に光電変換部が設けられ、前記光電変換部が半導体基板の上層に形成された信号電荷蓄積領域となる第２導電型不純物層と、前記第２導電型不純物層の表面部に形成された第１導電型不純物層とを有することを特徴とする請求項１記載の固体撮像素子。
前記素子分離部がＬＯＣＯＳ構造を含むことを特徴とする請求項１記載の固体撮像素子。
前記素子分離部がＳＴＩ構造を含むことを特徴とする請求項１記載の固体撮像素子。
前記素子分離部が拡散素子分離構造を含むことを特徴とする請求項１記載の固体撮像素子。
前記第１導電型がＰ型であることを特徴とする請求項１記載の固体撮像素子。
前記第１導電型がＮ型であることを特徴とする請求項１記載の固体撮像素子。
半導体基板中に形成される第１導電型不純物領域と、
前記半導体基板の第１導電型不純物領域中の素子分離を行う素子分離部と、
前記素子分離部を貫通して前記第１導電型不純物領域に接触するコンタクト部と、
を有することを特徴とする半導体装置。
前記第１導電型不純物領域に前記コンタクト部との電気的接続をとるための高濃度拡散領域を含むことを特徴とする請求項９記載の半導体装置。
前記素子分離部がＬＯＣＯＳ構造を含むことを特徴とする請求項９記載の半導体装置。
前記素子分離部がＳＴＩ構造を含むことを特徴とする請求項９記載の半導体装置。
前記素子分離部が拡散素子分離構造を含むことを特徴とする請求項９記載の半導体装置。
前記第１導電型がＰ型であることを特徴とする請求項９記載の半導体装置。
前記第１導電型がＮ型であることを特徴とする請求項９記載の半導体装置。