JP2006100614A - 陽極接合構造を用いた電子装置 - Google Patents

陽極接合構造を用いた電子装置 Download PDF

Info

Publication number
JP2006100614A
JP2006100614A JP2004285634A JP2004285634A JP2006100614A JP 2006100614 A JP2006100614 A JP 2006100614A JP 2004285634 A JP2004285634 A JP 2004285634A JP 2004285634 A JP2004285634 A JP 2004285634A JP 2006100614 A JP2006100614 A JP 2006100614A
Authority
JP
Japan
Prior art keywords
electrode
electronic device
anodic bonding
voltage
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004285634A
Other languages
English (en)
Other versions
JP4375186B2 (ja
Inventor
Hideo Togawa
英男 外川
Hiroo Furuichi
浩朗 古市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004285634A priority Critical patent/JP4375186B2/ja
Priority to PCT/JP2005/015740 priority patent/WO2006038395A1/ja
Priority to US11/573,371 priority patent/US20080128839A1/en
Publication of JP2006100614A publication Critical patent/JP2006100614A/ja
Application granted granted Critical
Publication of JP4375186B2 publication Critical patent/JP4375186B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00269Bonding of solid lids or wafers to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Joining Of Glass To Other Materials (AREA)

Abstract

【課題】
高電圧に対して耐性の高くないデバイスに与えるダメージを抑えた電子装置を提供する。
【解決手段】
第1の電極と、デバイスを備えた第1の部材と、第2の電極を備えた第2の部材とを備え、前記第1の電極と第2の電極は、デバイスと重畳しない領域に形成され、該第1の電極と該第2の電極とに電圧が印加されることにより第1の部材と第2の部材が陽極接合され、該デバイスが第1の部材と第2の部材の間で封止されている電子装置。
【選択図】 図1

Description

本発明はデバイスを、陽極接合により封止してパッケージ化した電子装置に関する。
陽極接合は、Siなどの半導体とガラスを直接接合することができるため、主にSiを加工して微小な機械部品を作製するMEMS(Micro Electro Mechanical Systems)分野で用いられている。
陽極接合が実際に適用されている代表的な例としては、圧力センサ、加速度センサ、角速度センサなど各種センサ部品、あるいはインクジェットプリンタのインク噴出しノズルに代表されるマイクロポンプなどがある。
これらは、まずSiに異方性エッチングにより加工を施し、その後別のガラス層と陽極接合して封止構造を得ることで製造される。これらの製品に陽極接合技術が用いられてきたのは、陽極接合がSiとガラスを直接接合させるもので、外圧変化などを極めて敏感に検出できるからである。
近年、MEMSデバイス、各種センサ類をはじめとするあらゆるデバイスが、集積回路を内蔵する等で高機能化・複雑化してきており、デバイスの高電圧に対する耐性が低いものが増えつつある。
陽極接合によりデバイスの上面にガラス等の基板を貼り合せて接合する場合、通常数百ボルトの高電圧を必要とする。
しかし、デバイスがそのような高電圧に耐えられない場合には、デバイスが高電圧により静電破壊されてしまい、陽極接合法は適用できなかった。
比較的低電圧でも接合できるとする例が、特開2002−348149号公報に開示されている。
特開2002−348149号公報
上記特許文献1でも、陽極接合を行うための電圧を印加する電極はデバイスをほぼ全面覆っているため、基板の厚さが薄い部分での局所的な接合は実現できるが、結局200ボルト程度の大きな電圧がデバイスに印加されてしまうことになる。
つまり、従来の技術では、高電圧に対する耐性が低いデバイスに対して適用した場合、デバイス本来の機能が損なわれる可能性があった。
本発明は、高電圧に対する耐性が低いデバイスであっても、高い信頼性を確保した陽極接合封止型の電子装置を実現することにある。
上記課題を解決する手法として、第1の電極と電気的に第1の電極と絶縁された第2の電極を備えた第1の部材と、第3の電極を備えた第2の部材と該第1の電極と該第3の電極とが陽極接合により接合されることにより該第2の電極が封止された構造を備えた電子装置において、前記第1の電極と第3の電極が第2の電極と重畳しない領域に形成されている構造とする。
本発明によれば、高電圧に対して耐性の高くないデバイスの信頼性を損なわずに陽極接合構造を備えた電子装置を提供することができる。
以下、実施例について説明する。
図1に、電子装置断面図を用いて陽極接合を行っている状態図を示す。
電子装置は、基板1と基板2が接合された構造となっている。
基板1は、基板2と対向する面にキャビティを備え、そのキャビディの底面に高電圧に対して耐性が高くない薄膜電子回路等からなるデバイス11を備え、その基板2と対向する面の裏面のデバイス11の周囲、つまり、デバイス11を避けた重畳しない位置に、陽極接合時の電圧印加用の電極3を備えている。
基板2は、基板1に対向する面の裏面の電極3に対応した位置に陽極接合時の電圧印加用の電極4を備えている。
電極3と電極4とに電圧が印加されることにより、基板1と基板2とが陽極接合によって接合されている。
この構造は次のように形成される。
まずデバイス11が形成された基板1と基板2とに、電極3と電極4をそれぞれ対向する位置に形成する。この電極3と4の形成はスパッタリング、加熱蒸着、又はCVD(Chemical Vapor Deposition)によりフォトリソグラフィーやメタルマスクを経てなされる。
次に、電極3と電極4とを対向させて貼り合せる。
次いで、電圧印加用電源5により電極3と電極4に電圧を印加しながら加熱し、陽極接合を行う。
これにより、デバイス11にダメージを与えることなく、クリーンで信頼性の高い封止を6の位置で行うことができる。
尚、本実施例では、基板1としてSi、基板2としてフロートガラス、電極3および電極4としてAlを用いた。しかし、これらに限定されるものではなく、例えば、基板2としては、Na等の電圧印加時に移動することができる元素を含んだガラス等の誘電体であれば良い。
電極3および電極4としては、Al、Cr、Ti、V、Mo、W、Cu、Ag、Ni、Pt、Pd、Pb、Snから選ばれる少なくとも1種からなる金属を用いることができる。
電極3および電極4の表面または内層には、接触抵抗や直流抵抗を低減する目的等のためにAuを含有していても何ら差し支えない。
印加電圧は、数ボルトから数百ボルトの範囲で状況により適宜変えることが出来る。加熱温度も、数℃から数百℃の範囲で状況により適宜変えることが出来る。
図2に、電子装置断面図を用いて陽極接合を行っている状態図を示す。
実施例2が、実施例1と異なるのは基板1として、高電圧に対して耐性が高くない薄膜電子回路等からなるデバイス11とMEMS(Micro Electro Mechanical Systems)12を形成した基板を用いている点である。
電極3と電極4は、MEMSの周囲に、MEMSを避けて重畳しないように形成して、陽極接合を行っている。
図3に、電子装置断面図を用いて陽極接合を行っている状態図を示す。
実施例3が実施例2と異なる点は、実施例2のキャビティ(凹部)の周囲の基板厚みを薄くしている点である。キャビティのテーパ部の裏面もテーパ状になっている。
この構造は陽極接合時の電圧を下げることができるので、デバイスに与える負荷を小さくすることができる。
図4に、電子装置断面図を示す。
実施例4が実施例2と異なる点は、電極3の配置を基板1の基板2との対向面に変更している点である。従って、電極3が接合界面となる。
この電極3と電極4に電圧を印加し、陽極接合を行うことができる。陽極接合を行う詳細な手順は実施例1〜3と類似でありここでは割愛する。
実施例2で述べた以外のメリットは、電圧が印加される厚さが、基板2の分のみであるため、印加する電圧を低減できるというものである。
図5に、電子装置断面図を示す。
実施例5が実施例4と異なる点は、電極4の配置を基板1の基板2との対向面に変更して、さらに電極3と電極4の間にガラスの誘電体7を設けている点である。
誘電体7もCVD等の薄膜技術で形成できるが、これに限定されない。陽極接合を行う詳細な手順は実施例1〜4と類似でありここでは割愛する。
実施例4で述べた以外のメリットは、電圧が印加される厚さが、誘電体7の分のみであるため、極めて薄くでき、従って印加する電圧も極端に低減することができるというものである。
図6に、電子装置断面図を示す。
実施例6が実施例4と異なる点は、電極3の下に軟質金属8を設けた例である。
陽極接合を行う詳細な手順は実施例1〜3と類似でありここでは割愛する。
実施例4で述べた以外のメリットは、基板1と基板2で熱膨張係数が異なる場合に、陽極接合時の加熱によって発生する熱応力を、軟質金属8により緩和できる点である。
図7に、電子装置断面図を示す。
実施例7が実施例5と異なる点は、電極3の下に軟質金属8を設けた点である。
陽極接合を行う詳細な手順は実施例1〜3と類似でありここでは割愛する。
実施例5で述べた以外のメリットは、基板1と基板2で熱膨張係数が異なる場合に、陽極接合時の加熱によって発生する熱応力を、軟質金属8により緩和できる点である。
図8に、電子装置断面図を示す。
実施例8が実施例1と異なる点は、電極3と電極4の横に、電磁遮蔽用の電極31と電極41をそれぞれ設けた点である。
陽極接合を行う詳細な手順は実施例1〜3と類似でありここでは割愛する。
実施例1で述べた以外のメリットは、電磁遮蔽用の電極31と電極41をそれぞれ設けたことにより、デバイス11やデバイス12のEMI(Electro Magnetic Interference)対策(電磁遮蔽対策)を行うことができる点である。
なお、従来技術との大きな相違点は、電極3と電極31の間及び電極4と電極41の間は電気的に絶縁されている点である。
以上の8つの実施例から次のことがわかる。
先ず、高電圧に対して耐性の高くないデバイス部が存在する場合でも、このデバイス部を避けて重畳する位置とならないように陽極接合用の電極をデバイス部周囲の領域に配置して電圧を印加して陽極接合を行えば、本質的にデバイスへの電圧によるダメージを回避することができる。従って高電圧に対して耐性の高くないデバイスに対しても、陽極接合によりデバイスの封止を確実に行うことができる。
また、陽極接合用の電極を、Na元素等の電圧により移動し陽極接合に寄与する誘電体を挟んで、接合を行う2つの基板が対向する内側に薄い厚さで形成することによって、従来の陽極接合で実施されていた数百ボルトもの電圧を印加する必要がなく、数〜数十ボルトの電圧で陽極接合を行うことが可能になっている。
また、上記で述べた陽極接合を行う領域で、電極の下部等に軟質金属を設けることにより、陽極接合される基板1と基板2の熱膨張係数が異なる場合でも、陽極接合時の加熱によって生ずる熱応力を緩和し、陽極接合部の破壊を防止することができている。
また、陽極接合用の電極を、Na元素等の電圧により移動し陽極接合に寄与する誘電体を挟んで、接合を行う2つの基板が対向する内側に薄い厚さで形成して陽極接合を行う構成とすることにより、従来の陽極接合で必要であった2つの基板の少なくとも一方がガラス等の誘電体である必要がなく、従って、例えば封止を行う上部の基板として金属を用いることができる。これにより、デバイスのEMI対策を行うことができる。
更に、陽極接合を行う2つの基板が誘電体であっても、陽極接合の電極として機能する金属の他に、デバイスの上下をカバーするように金属を配置したことにより、デバイスのEMI対策を行うことができる。
電子装置の断面図である。 電子装置の断面図である。 電子装置の断面図である。 電子装置の断面図である。 電子装置の断面図である。 電子装置の断面図である。 電子装置の断面図である。 電子装置の断面図である。
符号の説明
1…基板、2…基板、3…電極、4…電極、5…電圧印加用電源、6…接合界面、7…誘電体、8…軟質金属、11…デバイス、12…MEMS、31…EMI対策用金属、41…EMI対策用金属

Claims (6)

  1. 第1の電極と、デバイスを備えた第1の部材と、
    第2の電極を備えた第2の部材とを備え、
    前記第1の電極と第2の電極は、デバイスと重畳しない領域に形成され、
    該第1の電極と該第2の電極とに電圧が印加されることにより第1の部材と第2の部材が陽極接合され、該デバイスが第1の部材と第2の部材の間で封止されている電子装置。
  2. 第1の電極と該第1の電極によって囲まれた領域に形成されたデバイスとを備えた第1の部材と、
    第2の電極を備えた第2の部材とを備え、
    該第1の電極と該第2の電極とに電圧が印加されることにより第1の部材と第2の部材が陽極接合され、該デバイスが第1の部材と第2の部材の間で封止されている電子装置。
  3. 請求項1または2において、
    前記第1の電極又は前記第2の電極は、Al、Cr、Ti、V、Mo、W、Cu、Ag、Ni、Pt、Pd、Pb、Snから選ばれる少なくとも1種からなる金属で構成されていることを特徴とする電子装置。
  4. 請求項1から3のいずれかにおいて、
    前記第1の電極と第2の電極がそれぞれ対向する基板面に形成されている場合、
    該第1の電極と該第2の電極との間には、電圧が印加されることにより移動する元素を含む誘電体が介在していることを特徴とする電子装置。
  5. 請求項4において、
    前記誘電体は、前記第1の電極又は第2の電極と実質的に同じパターンをしていることを特徴とする電子装置。
  6. 請求項1、2又は4において、
    前記第1の電極と前記第2の電極との間の接合界面には、Al、Cu、Ag、Ni、Pt、Pd、Pb、Sn、Auから選ばれる少なくとも1種の軟質金属が介在していることを特徴とする電子装置。
JP2004285634A 2004-09-30 2004-09-30 陽極接合構造を用いた電子装置 Expired - Fee Related JP4375186B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004285634A JP4375186B2 (ja) 2004-09-30 2004-09-30 陽極接合構造を用いた電子装置
PCT/JP2005/015740 WO2006038395A1 (ja) 2004-09-30 2005-08-30 陽極接合構造を用いた電子装置
US11/573,371 US20080128839A1 (en) 2004-09-30 2005-08-30 Electronic Apparatus Applied Anodic Bonding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004285634A JP4375186B2 (ja) 2004-09-30 2004-09-30 陽極接合構造を用いた電子装置

Publications (2)

Publication Number Publication Date
JP2006100614A true JP2006100614A (ja) 2006-04-13
JP4375186B2 JP4375186B2 (ja) 2009-12-02

Family

ID=36142480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004285634A Expired - Fee Related JP4375186B2 (ja) 2004-09-30 2004-09-30 陽極接合構造を用いた電子装置

Country Status (3)

Country Link
US (1) US20080128839A1 (ja)
JP (1) JP4375186B2 (ja)
WO (1) WO2006038395A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201260A (ja) * 2006-01-27 2007-08-09 Shinko Electric Ind Co Ltd 封止構造体及び封止構造体の製造方法及び半導体装置及び半導体装置の製造方法
JP2008166996A (ja) * 2006-12-27 2008-07-17 Kyocera Kinseki Corp 圧電振動子及び圧電振動子の製造方法
JP2008166997A (ja) * 2006-12-27 2008-07-17 Kyocera Kinseki Corp 圧電振動子の製造方法
JP2011041069A (ja) * 2009-08-12 2011-02-24 Seiko Instruments Inc パッケージの製造方法、圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計
JP2011049663A (ja) * 2009-08-25 2011-03-10 Seiko Instruments Inc パッケージの製造方法、圧電振動子の製造方法、発振器、電子機器および電波時計
JP2011143479A (ja) * 2010-01-12 2011-07-28 Dainippon Printing Co Ltd Memsデバイスの製造方法及びmemsデバイス
JP2011205033A (ja) * 2010-03-26 2011-10-13 Seiko Instruments Inc 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器
JP2015215502A (ja) * 2014-05-12 2015-12-03 日本電気硝子株式会社 ガラスセル、液晶素子及びこれらの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8404568B2 (en) * 2008-06-27 2013-03-26 Honeywell International Inc. Systems and methods for fabricating an out-of-plane MEMS structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565448A (en) * 1978-11-13 1980-05-16 Hitachi Ltd Ceramic package for semiconductor device
DE69232896T2 (de) * 1991-09-30 2003-09-04 Canon K.K., Tokio/Tokyo Verfahren für anodische Bindung mit Lichtstrahlung
JPH06310615A (ja) * 1993-04-21 1994-11-04 Seiko Epson Corp 半導体容器形成方法と半導体基板積載圧電体振動子
JPH0946164A (ja) * 1995-07-28 1997-02-14 Canon Inc 弾性表面波装置
JP4298035B2 (ja) * 1999-01-22 2009-07-15 キヤノン株式会社 真空封止方法
US6809424B2 (en) * 2000-12-19 2004-10-26 Harris Corporation Method for making electronic devices including silicon and LTCC and devices produced thereby
US6921894B2 (en) * 2002-09-10 2005-07-26 The Regents Of The University Of California Fiber optic micro accelerometer
KR100447851B1 (ko) * 2002-11-14 2004-09-08 삼성전자주식회사 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 mems 소자 패키지 및 패키지 방법
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP4115859B2 (ja) * 2003-02-28 2008-07-09 株式会社日立製作所 陽極接合方法および電子装置
JP2005172543A (ja) * 2003-12-10 2005-06-30 Mitsubishi Electric Corp 加速度センサおよび加速度センサの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201260A (ja) * 2006-01-27 2007-08-09 Shinko Electric Ind Co Ltd 封止構造体及び封止構造体の製造方法及び半導体装置及び半導体装置の製造方法
JP2008166996A (ja) * 2006-12-27 2008-07-17 Kyocera Kinseki Corp 圧電振動子及び圧電振動子の製造方法
JP2008166997A (ja) * 2006-12-27 2008-07-17 Kyocera Kinseki Corp 圧電振動子の製造方法
JP2011041069A (ja) * 2009-08-12 2011-02-24 Seiko Instruments Inc パッケージの製造方法、圧電振動子の製造方法、圧電振動子、発振器、電子機器及び電波時計
JP2011049663A (ja) * 2009-08-25 2011-03-10 Seiko Instruments Inc パッケージの製造方法、圧電振動子の製造方法、発振器、電子機器および電波時計
JP2011143479A (ja) * 2010-01-12 2011-07-28 Dainippon Printing Co Ltd Memsデバイスの製造方法及びmemsデバイス
JP2011205033A (ja) * 2010-03-26 2011-10-13 Seiko Instruments Inc 電子デバイスパッケージの製造方法、電子デバイスパッケージ及び発振器
JP2015215502A (ja) * 2014-05-12 2015-12-03 日本電気硝子株式会社 ガラスセル、液晶素子及びこれらの製造方法

Also Published As

Publication number Publication date
US20080128839A1 (en) 2008-06-05
JP4375186B2 (ja) 2009-12-02
WO2006038395A1 (ja) 2006-04-13

Similar Documents

Publication Publication Date Title
WO2006038395A1 (ja) 陽極接合構造を用いた電子装置
KR100943370B1 (ko) 기능 소자 패키지
JP4495711B2 (ja) 機能素子及びその製造方法
US20050158918A1 (en) Masking layer in substrate cavity
KR102446571B1 (ko) 비자성 패키지를 실링하기 위한 리드 및 방법
US8264307B2 (en) Dual substrate MEMS plate switch and method of manufacture
US20110215674A1 (en) Piezoelectric Actuator of a Multilayer Design and Method for Fastening an Outer Electrode in a Piezoelectric Actuator
KR20020035829A (ko) 고온의 액상 매체 분사용 인쇄 헤드 및 금속 납땜으로이루어진 접합부의 제조 방법
US20080284283A1 (en) Piezo Stack With Novel Passivation
US20190237653A1 (en) Multi-layer piezoelectric ceramic component and piezoelectric device
JP5227834B2 (ja) 機能素子パッケージの製造方法
JP4964505B2 (ja) 半導体装置およびその製造方法、並びに電子部品
JP2004202604A (ja) パッケージ構造および製造方法
JP2010054210A (ja) 静電容量型半導体物理量センサの製造方法及び静電容量型半導体物理量センサ
JP2010067587A (ja) Memsスイッチ素子およびその製造方法
JP7222838B2 (ja) センサ
JP5589371B2 (ja) 半導体センサの製造方法
TWI706911B (zh) 微機電系統元件及其靜電接合方法
JPH11281668A (ja) 半導体センサのダイアフラムと電極基板の陽極接合方法
JP2017073227A (ja) 磁気リードスイッチ
JP2016129204A (ja) ウエハレベルパッケージング構造体の製造方法
JP2000052545A (ja) インクジェットヘッド
JPH11241966A (ja) 静電容量式圧力検出器
US20070132048A1 (en) Multi-Layer Device
JP2018160573A (ja) パッケージおよび赤外線センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060403

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees