JP2006073756A - 膜の選択成長法における選択性のモニタリング方法、及び半導体装置の製造方法 - Google Patents
膜の選択成長法における選択性のモニタリング方法、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006073756A JP2006073756A JP2004254722A JP2004254722A JP2006073756A JP 2006073756 A JP2006073756 A JP 2006073756A JP 2004254722 A JP2004254722 A JP 2004254722A JP 2004254722 A JP2004254722 A JP 2004254722A JP 2006073756 A JP2006073756 A JP 2006073756A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- selectivity
- radiation thermometer
- emissivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 title claims abstract description 70
- 238000012544 monitoring process Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title 1
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 66
- 230000005855 radiation Effects 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims description 42
- 238000011534 incubation Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 9
- 230000006866 deterioration Effects 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/16—Controlling or regulating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 成膜中における選択性のモニタリングを実現する。
【解決手段】 半導体基板上の所定領域に選択的に膜を成長させる膜の選択成長法における選択性のモニタリング方法であって、前記半導体基板の表面上に非接触状態で輻射温度計を設けるステップと、前記半導体基板の表面の輻射率を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に前記膜を選択的に成長させていくステップと、前記輻射率が所定値以上に、あるいは所定角度以上をもって変化した時点で、前記膜の成長における選択性が劣化したと判定するステップとを備える。
【選択図】 図１
【解決手段】 半導体基板上の所定領域に選択的に膜を成長させる膜の選択成長法における選択性のモニタリング方法であって、前記半導体基板の表面上に非接触状態で輻射温度計を設けるステップと、前記半導体基板の表面の輻射率を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に前記膜を選択的に成長させていくステップと、前記輻射率が所定値以上に、あるいは所定角度以上をもって変化した時点で、前記膜の成長における選択性が劣化したと判定するステップとを備える。
【選択図】 図１
Description
本発明は、膜の選択成長法及びその選択性のモニタリング方法に関する。
相補型電解効果トランジスタ（ＣＭＯＳＦＥＴ）の高密度化・高速化実現のための微細化が進むに従い、短チャネル効果抑制やＮｉＳｉ等の新材料シリサイド技術導入のため、拡散層として選択的にＳｉあるいはＳｉＧｅ等を含む半導体膜をエピタキシャル成長させる技術の検討が、積極的に進められている。
このような膜の選択成長技術は、所望の領域に所望の膜を成長することができる点で利用価値が広く、半導体装置においても拡散層以外にも広く適用されることが予想される。
しかしその一方で、望まない領域への成膜が行われた場合には、デバイスの誤動作を招くおそれがある。
しかしながら、選択性が保たれているか否か、即ち望まない領域上に成長核が形成されているか否か、あるいは膜が成長しつつかるか否かは、成膜中には判断できなかった。
即ち、成膜の済んだウェーハを、顕微鏡により観察することによるモニタリングや、デバイスを作り込まないテストピースウェーハをモニタ用ウェーハとして用い、成膜後にレーザ光等を用いた表面欠陥検査装置によるモニタリングが行われるのみであった。
ところがこれらの方法も、前者では、平面ＳＥＭ観察をウェーハ全面に渡って行うことが非現実的であり、また光学顕微鏡を用いたときには微少核の見落としが懸念されるという問題があった。後者では、デバイスを含まないテストピース上での選択性モニタの結果が、実際のデバイスを含んだウェーハ上の状況を正確に反映していないという懸念があった。
以上の点から、成膜中の選択性モニタリングが望ましいにもかかわらず、従来技術ではこれを実現できないという問題があった。
以下に、従来の成膜に関するモニタリング技術を開示する文献名を記載する。
特開平６−２２０６４３号公報
特開平１−８３１２４号公報
本発明は上記事情に鑑み、成膜中の選択性をモニタリングすることが可能な膜の選択成長法及びその選択性のモニタリング方法を提供することを目的とする。
本発明の一態様による、半導体基板上の所定領域に選択的に膜を成長させる膜の選択成長法における選択性のモニタリング方法は、
前記半導体基板の表面上に非接触状態で輻射温度計を設けるステップと、
前記半導体基板の表面の輻射率を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に前記膜を選択的に成長させていくステップと、
前記輻射率が所定値以上に、あるいは所定角度以上をもって変化した時点で、前記膜の成長における選択性が劣化したと判定するステップと、
を備えることを特徴とする。
前記半導体基板の表面上に非接触状態で輻射温度計を設けるステップと、
前記半導体基板の表面の輻射率を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に前記膜を選択的に成長させていくステップと、
前記輻射率が所定値以上に、あるいは所定角度以上をもって変化した時点で、前記膜の成長における選択性が劣化したと判定するステップと、
を備えることを特徴とする。
本発明の一態様による、半導体基板上の所定領域に選択的に膜を成長させる膜の選択成長法は、
前記半導体基板の表面上に非接触状態で輻射温度計を設けるステップと、
成膜条件の初期値を設定するステップと、
前記半導体基板の表面の輻射率を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に、前記成膜条件の初期値を用いて前記膜を選択的に成長させていくステップと、
前記輻射率が所定値以上に、あるいは所定角度以上をもって変化した時点で、前記膜の成長における選択性が劣化したと判定し、前記成膜条件を変更するステップと、
変更した前記成膜条件を用いて、前記半導体基板の表面の輻射率を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に前記膜を選択的に成長させていくステップと、
を備えることを特徴とする。
前記半導体基板の表面上に非接触状態で輻射温度計を設けるステップと、
成膜条件の初期値を設定するステップと、
前記半導体基板の表面の輻射率を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に、前記成膜条件の初期値を用いて前記膜を選択的に成長させていくステップと、
前記輻射率が所定値以上に、あるいは所定角度以上をもって変化した時点で、前記膜の成長における選択性が劣化したと判定し、前記成膜条件を変更するステップと、
変更した前記成膜条件を用いて、前記半導体基板の表面の輻射率を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に前記膜を選択的に成長させていくステップと、
を備えることを特徴とする。
本発明の一態様による、半導体基板上の所定領域に選択的に膜を成長させる膜の選択成長法は、
前記半導体基板の表面上に非接触状態で輻射温度計を設けるステップと、
成膜条件を設定するステップと、
前記半導体基板の表面の輻射率を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に、前記成膜条件を用いて前記膜を選択的に成長させていき、非選択領域上に核が形成される時点までのインキュベーション時間を測定すると共に、このインキュベーション時間が経過するまでに選択領域上に成膜される膜厚Ａを測定するステップと、
所望の膜厚Ｔを前記膜厚Ａで除算したサイクル数Ｍを算出するステップと、
前記インキュベーション時間に到達するまでの間、成膜を行って停止し、前記成膜条件を変更して前記半導体基板の表面上に前記膜を選択的に成長させる工程を、前記サイクル数Ｍだけ繰り返すことで、成膜処理を行うステップと、
を備えることを特徴とする。
前記半導体基板の表面上に非接触状態で輻射温度計を設けるステップと、
成膜条件を設定するステップと、
前記半導体基板の表面の輻射率を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に、前記成膜条件を用いて前記膜を選択的に成長させていき、非選択領域上に核が形成される時点までのインキュベーション時間を測定すると共に、このインキュベーション時間が経過するまでに選択領域上に成膜される膜厚Ａを測定するステップと、
所望の膜厚Ｔを前記膜厚Ａで除算したサイクル数Ｍを算出するステップと、
前記インキュベーション時間に到達するまでの間、成膜を行って停止し、前記成膜条件を変更して前記半導体基板の表面上に前記膜を選択的に成長させる工程を、前記サイクル数Ｍだけ繰り返すことで、成膜処理を行うステップと、
を備えることを特徴とする。
以上説明したように、本発明の膜の選択成長法及びその選択性のモニタリング方法によれば、膜の成膜中における選択性のモニタリングが実現される。
以下、本発明の実施の形態について図面を参照して説明する。
（１）実施の形態１
本発明の実施の形態１による膜の選択成長中における選択性をモニタリングする方法について述べる。
本発明の実施の形態１による膜の選択成長中における選択性をモニタリングする方法について述べる。
図１に、本実施の形態１によるモニタリング法で用いる装置の構成を示す。この構成は、典型的な半導体膜の選択成長に用いられる枚葉型化学気相成長（ＣＶＤ）を行う際に、ＣＶＤ装置内に選択性モニタ用の輻射温度計（パイロメータ）を設けたものに相当する。
ターンテーブル２上に半導体ウェーハ１が載置され、図示されていない回転機構によって、ターンテーブル２に連結された回転軸４が矢印Ｃの方向に回転する。
ＣＶＤ装置内部の温度を測定するために、例えばターンテーブル２と回転軸４とを連結する部分に相当する支持部３に向けて、輻射温度計５が配置されている。これにより、矢印Ｂで示されたように、支持部３からの輻射率が輻射温度計５によって測定される。
さらに本実施の形態１では、半導体ウェーハ１の上面に、所定距離を空けて輻射温度計６が配置されている。この輻射温度計６によって、矢印Ａで示されたように半導体ウェーハ１の表面からの輻射率が測定される。
輻射率は、測定個所の表面の材料により異なる。従って、半導体ウェーハ１の表面上に所定の膜を形成している最中の輻射率を測定することで、膜が形成されつつある領域の面積の大小をモニタすることができる。
ところで輻射温度計６は、図中では半導体ウェーハ１の中央上面に一箇所設けられている。しかし、輻射温度計６を半導体ウェーハ１の複数箇所の上面に設けてもよい。このように輻射温度計６を複数配置することで、半導体ウェーハ１における複数箇所の輻射率を測定することができる。半導体ウェーハ１の表面上において、例えば中央領域と周辺領域とにおいて均一に成膜されない場合がある。このような場合に、複数箇所の輻射率を測定することで、測定個所への依存性が緩和され、半導体ウェーハ１全体の輻射率を片寄り無く測定することが可能となる。
次に、このような装置を用いて成膜処理を行う方法について説明する。
半導体装置のなかでも、特に論理デバイスでは、トランジスタ領域とそれらを隔てる素子分離領域とが多数組合わさって、多くの回路を構成している。
微細化の進んだ先端論理デバイスでは、短チャネル効果の抑制やシリサイドの低抵抗化等の要請に応えるため、拡散層領域のみに選択的にＳｉまたはＳｉＧｅを含む半導体膜をエピタキシャル成長させる選択成長技術を用いることが望まれている。
図２に、半導体膜をエピタキシャル成長させる前段階における半導体ウェーハの断面形状の一部を示す。
半導体ウェーハ１１の表面部分において、素子領域を分離するためのＳＴＩ（Shallow Trench Isolation）等の素子分離領域１２が形成されている。素子領域の表面上に、ゲート絶縁膜１３を介して、ゲート電極の形状に多結晶シリコン膜１４、キャップ用シリコン窒化膜１５が形成されており、その側面にシリコン酸化膜１６、側壁用シリコン窒化膜１７が形成されている。
選択成長を行う前の処理として、この段階での半導体ウェーハ１１に希釈フッ酸溶液等を用いて処理を行うことで、半導体ウェーハ１１における露出した基板表面に形成されている自然酸化膜等の薄い酸化膜を除去する。
次に、半導体ウェーハ１１をＣＶＤ装置内に導入し、水素雰囲気中で例えば９００℃程度の温度で熱処理を行うことで、搬送中に基板表面に形成された自然酸化膜の除去を行う。
引き続き、同一装置内で連続的に、例えば８００℃程度の温度で、全圧を例えば５０（Ｔｏｒｒ）程度とし、雰囲気ガスとして、ＳｉＨ２Ｃｌ２＝５００（ｃｃ）、ＨＣｌ＝１５０（ｃｃ）、Ｈ２＝２００００（ｃｃ）程度供給した状態で、数分間の成膜処理を行う。
このエピタキシャル成長により、数１０（ｎｍ）の単結晶シリコン膜が、基板表面が露出している拡散層上にのみに選択的に形成される。これにより、図３に示されるようなせり上げ拡散層（エレベーテッドソース層、ドレイン層）１８、１９を有する構造を得ることができる。
ＣＭＯＳ構成の場合は、不純物が導入されていない単結晶シリコン膜を形成した後に、それぞれの導電型に応じた不純物を導入する。しかし、Ｐ型又はＮ型トランジスタのみを形成する場合は、予め不純物が導入された単結晶シリコン膜を形成してもよい。
ここで選択性が劣化して、図４に示されるように、非選択領域、即ち素子分離領域１２上あるいはゲート電極の側壁用シリコン窒化膜１７上に核２０、２１の形成が起こる場合がある。この核２０、２１が形成されると、非選択領域上にも単結晶シリコン膜が形成されることになる。
このような場合、当該トランジスタと素子分離領域１２を超えて隣接する他のトランジスタとが短絡してしまい、相互に電気的に独立して動作することが不可能となったり、あるいは当該トランジスタ内においてゲートとソース・ドレイン間が短絡することがある。
そこでこのような事態を回避するため、本実施の形態１では、膜の選択成長を行っている最中に、半導体ウェーハ１１の表面の輻射率を輻射温度計６によって測定する。そして、輻射率が一定値を維持している間は選択性が保たれており、輻射率が途中で所定値以上に変化した場合に選択性が劣化したと判断することにより、成膜中における選択性をモニタすることが可能となる。
図５に、ＣＶＤ装置内部の輻射率を輻射温度計５で測定し、温度に換算した測定曲線Ｌ１と、半導体ウェーハ１１の表面の輻射率を輻射温度計６で測定して温度に換算した測定曲線Ｌ２とを示す。
測定曲線Ｌ１に示されたように、成膜時間の経過にかかわらずＣＶＤ装置内の温度は約８０５（℃）で一定である。一方、測定曲線Ｌ２に示されたように、成膜時間が約３７０（秒）を経過した時点で半導体ウェーハ１１表面の輻射率が上昇している。
半導体ウェーハ１１上において、露出している基板表面上にのみ選択的にエピタキシャル成長膜が成長している間は、輻射率がほぼ同等の半導体材料上にのみ膜が形成され、輻射率が異なる絶縁膜、即ち素子分離領域１２上や側壁用シリコン窒化膜１７上には半導体膜が成長していない。よって、輻射率が一定値を維持している間は、選択性が維持されている。
ところが、選択成長の途中で選択性が劣化すると、絶縁膜上にも半導体膜が形成され、半導体ウェーハ１１全体の輻射率が所定値以上に変化する。
図５に示された場合を例にとると、成膜時間３７０（秒）付近から輻射温度計６の出力値が所定値以上、即ち温度換算で８１２（℃）から８３０（℃）まで上昇したことが認められるので、この時点で選択性が劣化したことが判明する。
このように本実施の形態１によれば、成膜の最中に選択性をモニタすることが可能である。
尚、選択性が劣化したことの判断基準であるが、選択性が維持されている間は輻射率の傾きがほぼ「０」であり、選択性が劣化すると所定値以上の傾きが生じることに基づいて、判断してもよい。
（２）実施の形態２
本発明による実施の形態２では、上記実施の形態１における成膜中での選択性のモニタに加えて、モニタリング結果を成膜条件にフィードバックさせる構成をさらに備えている。
本発明による実施の形態２では、上記実施の形態１における成膜中での選択性のモニタに加えて、モニタリング結果を成膜条件にフィードバックさせる構成をさらに備えている。
成膜中において、半導体ウェーハの表面の輻射率をモニタするための輻射温度計を備えた装置構成は、上記実施の形態１と同様とする。
図６のフローチャートに、本実施の形態２における選択性のモニタリング結果を成膜条件にフィードバックするための手順を示す。
ステップＳ１０として、成膜条件を設定する。成膜条件としては、温度（Ｔ）、成膜用のソースガス（例えば、ＤＣＳ（DiChloroSilane）＝ＳｉＨ２Ｃｌ２）の流量、非選択領域上への核の形成防止あるいは形成された核の除去用のエッチングガス（例えば、ＨＣｌ）の流量、ソースガス及びエッチングガスをＣＶＤ装置内に均一に分散させるためのキャリアガス（例えば、Ｈ２）、圧力（Ｐ）等がある。
ステップＳ１２として、成膜を開始する。
ステップＳ１４において、予め設定した成膜時間が終了したか否かを判断し、終了するまでの間はステップＳ１６へ移行する。
ステップＳ１６において、成膜中における輻射温度計の出力を読み取る。
ステップＳ１８において、輻射温度計の出力値に基づいて選択性が良好か否かを判断し、選択性が良好な間はステップＳ２０へ移行する。
ステップＳ２０において、成膜条件として初期に設定した値を維持し、ステップＳ１４へ戻る。
ステップＳ１８において、輻射温度計の出力値に基づき、選択性が劣化したと判断した場合は、ステップＳ２２へ移行する。
ステップＳ２２において、成膜条件を変更する。選択性を改善するためには、例えばソースガスの流量とエッチングガスの流量との比率を変更する。即ち、エッチングガスの流量をＢ（ｓｃｃｍ）からＢ＋α（ｓｃｃｍ）へ増加させる。あるいは、ソースガスの流量をＡ（ｓｃｃｍ）からＡ−β（ｓｃｃｍ）へ減少させる。
あるいはまた、温度をＣ（℃）からＣ−γ（℃）へ下げてもよい。圧力は選択性への影響が小さいと考えられるので、通常は変更しない場合が多い。
成膜条件を変更した後、ステップＳ１４へ戻り、引き続き成膜処理を続行する。
成膜条件変更後に、ステップＳ１８において選択性が改善し良好であると判断した場合は、ステップＳ２０へ移行し、成膜条件を初期値に戻す。
選択性を改善するために変更した場合、この成膜条件を維持すると成膜時間が終了した時点においても所望の膜厚に到達しない場合が多い。そこで、成膜条件を初期値に戻すことにより、所望の膜厚が得られるようにする必要がある。
ステップＳ１４において、成膜時間が終了した場合、ステップＳ２４へ移行して成膜処理を終了する。
このように本実施の形態２によれば、成膜中に選択性をモニタしておき、選択性が劣化したと判断した場合、エッチングガスの流量を増加させる等、選択性が改善されるように成膜条件を変更することで、非選択領域上に形成された核を除去して選択性劣化の防止を行う。
これにより、素子分離領域あるいはゲート電極側壁等の非選択領域上に核が形成されないエレベーテッドソース・ドレイン構造を容易に得ることが可能である。
（３）実施の形態３
本発明による実施の形態３は、上記実施の形態１のモニタリングを行う構成に加えて、膜厚を制御する構成をさらに備えたものに相当する。
本発明による実施の形態３は、上記実施の形態１のモニタリングを行う構成に加えて、膜厚を制御する構成をさらに備えたものに相当する。
一定の成膜条件及び一定の基板の表面状態においては、成膜開始から選択性が良好な状態で成膜を行っていき、選択性が劣化する時点に至るまでのいわゆるインキュベーション時間（潜伏時間）は、一定であることが知られている。
図７に、シリコン酸化膜上に、エピタキシャル成長によりシリコン単結晶膜を成膜したときの成膜時間と膜厚との関係、即ち成長速度を示す。
成膜条件として、ソースガスとしてＤＣＳ（流量：２５０ｃｃ／ｍｉｎ）、エッチングガスとしてＨＣｌ（流量：１５０ｃｃ／ｍｉｎ）、キャリアガスとしてＨ２（流量：２００００ｃｃ／ｍｉｎ）を使用し、成膜温度は８００（℃）、圧力は１０（Ｔｏｒｒ）とした。
ここで、横軸の成膜時間において、膜厚が０（ｎｍ）の状態から立ち上がる瞬間までの経過時間（横軸の切片）が、インキュべーション時間に相当する。
このインキュベーション時間は、この間シリコン酸化膜上への成長が起こらないことを意味する。従って、この図７に示されたインキュベーション時間の測定を行うことは、シリコン酸化膜が形成された非選択領域において、インキュベーション時間を経過した後に核形成が起こる瞬間をモニタしていることに相当する。即ち、一定の成膜条件及び一定の表面状態の下で、一定の潜伏時間をモニタしていることになる。
本実施の形態３における成膜条件及び基板上のシリコン酸化膜表面上への成膜という条件下では、インキュベーション時間は図７に示されたように６０（秒）であった。また、成膜開始から６０秒経過した時点で、シリコン基板が露出した拡散層上に選択的に成膜されたエピタキシャル成長層の膜厚は、１５（ｎｍ）であった。
従って、この条件下では、成膜開始から選択性が劣化するまでのインキュベーション時間に相当する成膜処理工程を１サイクルとすれば、１サイクルあたりの選択領域上での成膜量は１５（ｎｍ）となる。この後、劣化した選択性を改善させるために、上記成膜条件を変更して成膜を行う。このような１組の工程を１サイクルとして、サイクル数を複数回カウントすることにより、１５（ｎｍ）ステップを単位として膜厚の管理が可能となる。
図８に、本実施の形態３による成膜方法における処理の手順を示す。
ステップＳ３０において、成膜条件の設定を行う。成膜条件としては、上述したように、ソースガス、エッチングガスのそれぞれの流量、成膜温度及び圧力等が含まれる。
ステップＳ３２として、インキュベーション時間の測定を行う。先ず、上述のように成膜開始から非選択領域上に核形成が起こる瞬間までのインキュベーション時間を測定する。さらに、このインキュベーション時間が経過するまでの間に、選択領域上に形成される膜の膜厚Ａ（ｎｍ）を測定する。
ステップＳ３４として、選択領域に形成すべき膜の所望の膜厚Ｔ（ｎｍ）を、１回のインキュベーション時間で形成される膜厚Ａ（ｎｍ）で除したサイクル数Ｍ（回）を算出する。
ステップＳ３６として、成膜処理を開始する。
ステップＳ３８において、１回目のインキュベーション時間が経過したか否かを判断し、経過した後にステップＳ３８へ移行する。このステップＳ３８により、選択領域上に予め測定した所定の膜厚Ａ×１（ｎｍ）だけ膜が成膜される。この後、劣化した選択性を改善させるべく、ステップＳ３０で設定した成膜条件を変更して成膜を行う。
ステップＳ４０において、ステップＳ３０で設定した成膜条件で成膜を開始し、２回目のインキュベーション時間が経過したか否かを判断し、経過した後に図示されていない次のステップへ移行する。ステップＳ３８及びＳ４０により、選択領域上に膜厚Ａ×２（ｎｍ）だけ膜が成膜される。この後、劣化した選択性を改善させるべく、ステップＳ３０で設定した成膜条件を変更して成膜を行う。
ステップＳ４２において、ステップＳ３０で設定した成膜条件で成膜を開始し、Ｍ回目のインキュベーション時間が経過したか否かを判断し、経過した後に次のステップＳ４４へ移行し、成膜処理を終了する。これにより、最終的に選択領域上に膜厚Ａ×Ｍ（ｎｍ）の膜が成膜される。
以上説明したように、本実施の形態３では、一定の成膜条件及び一定の基板状態においては、成膜開始から選択性が劣化するまでのインキュベーション時間は一定であり、その間に選択領域上に成膜される膜厚も一定であることに着目し、選択性が劣化するまのでサイクル数によって膜厚を制御するものである。即ち、成膜条件を設定し、この条件下でインキュベーション時間及びこのインキュベーション時間が経過するまでに選択領域上に形成される膜厚を予め測定しておき、所望の膜厚が得られるまで複数サイクルに渡って成膜を行うことにより、高精度で膜厚を制御することができる。
上述した実施の形態はいずれも一例であって、本発明を限定するものではない。例えば、上述した成膜条件は一例であり、必要に応じて自由に設定することができる。
半導体基板としては、Ｓｉに限らず、Ｇｅ、又はＳｉＣの少なくともいずれかを含むものであればよい。
成長させる膜としては、Ｓｉ、Ｇｅ、又はＳｉＣの少なくともいずれかを含む単結晶膜、多結晶膜、あるいは非晶質膜のいずれかであればよい。
ソースガスとしては、成長させる膜に応じて、例えばＤＣＳ（＝ＳｉＨ２Ｃｌ２）、の他に、Ｓｉ２Ｈ６、ＳｉＨ４、ＳｉＨＣｌ３、Ｓｉ２Ｃｌ６を用い、エッチングガスとしては、例えばＨＣｌ、Ｃｌ２、ＨＢｒ、Ｂｒ２、ＨＦ、Ｆ２、ＳＦ６を用いてもよい。またキャリアガスとしては、Ｈ２の他に、Ｎ２やＨｅ等の不活性ガスを用いてもよい。
１ 半導体ウェーハ
２ ターンテーブル
３ 支持部
４ 回転軸
５、６ 輻射温度計
１１ 半導体ウェーハ
１２ 素子分離膜
１３ ゲート絶縁膜
１４ 多結晶シリコン膜
１５ キャップ用シリコン窒化膜
１６ シリコン酸化膜
１７ 側壁用シリコン窒化膜
１８、１９ せり上げ拡散層
２０、２１ 核
２ ターンテーブル
３ 支持部
４ 回転軸
５、６ 輻射温度計
１１ 半導体ウェーハ
１２ 素子分離膜
１３ ゲート絶縁膜
１４ 多結晶シリコン膜
１５ キャップ用シリコン窒化膜
１６ シリコン酸化膜
１７ 側壁用シリコン窒化膜
１８、１９ せり上げ拡散層
２０、２１ 核
Claims (5)
- 半導体基板上の所定領域に選択的に膜を成長させる膜の選択成長法における選択性のモニタリング方法であって、
前記半導体基板の表面上に非接触状態で輻射温度計を設けるステップと、
前記半導体基板の表面の輻射率を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に前記膜を選択的に成長させていくステップと、
前記輻射率が所定値以上に、あるいは所定角度以上をもって変化した時点で、前記膜の成長における選択性が劣化したと判定するステップと、
を備えることを特徴とする、膜の選択成長法における選択性のモニタリング方法。 - 半導体基板上の所定領域に選択的に膜を成長させる膜の選択成長法であって、
前記半導体基板の表面上に非接触状態で輻射温度計を設けるステップと、
成膜条件の初期値を設定するステップと、
前記半導体基板の表面の輻射率を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に、前記成膜条件の初期値を用いて前記膜を選択的に成長させていくステップと、
前記輻射率が所定値以上に、あるいは所定角度以上をもって変化した時点で、前記膜の成長における選択性が劣化したと判定し、前記成膜条件を変更するステップと、
変更した前記成膜条件を用いて、前記半導体基板の表面の輻射率を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に前記膜を選択的に成長させていくステップと、
を備えることを特徴とする、膜の選択成長法における選択性のモニタリング方法。 - 変更した前記成膜条件を用いて前記膜を選択的に成長させていくステップは、さらに
前記輻射率が前記成膜条件の初期値を用いていた場合の値に戻った時点で、前記成膜条件を前記初期値に戻すステップと、
前記半導体基板の表面の輻射率を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に、前記成膜条件の初期値を用いて前記膜を選択的に成長させていくステップと、
を有することを特徴とする請求項２記載の膜の選択成長法における選択性のモニタリング方法。 - 前記成膜条件を変更するステップでは、
前記エッチングガスの流量Ｂに対する前記ソースガスの流量Ａの比Ａ／Ｂを低下させ、あるいは、成膜温度を低下させることを特徴とする請求項２又は３記載の膜の選択成長法における選択性のモニタリング方法。 - 半導体基板上の所定領域に選択的に膜を成長させる膜の選択成長法であって、
前記半導体基板の表面上に非接触状態で輻射温度計を設けるステップと、
成膜条件を設定するステップと、
前記半導体基板の表面の輻射率を前記輻射温度計を用いて測定しながら、前記半導体基板の表面上に、前記成膜条件を用いて前記膜を選択的に成長させていき、非選択領域上に核が形成される時点までのインキュベーション時間を測定すると共に、このインキュベーション時間が経過するまでに選択領域上に成膜される膜厚Ａを測定するステップと、
所望の膜厚Ｔを前記膜厚Ａで除算したサイクル数Ｍを算出するステップと、
前記インキュベーション時間に到達するまでの間、成膜を行って停止し、前記成膜条件を変更して前記半導体基板の表面上に前記膜を選択的に成長させる工程を、前記サイクル数Ｍだけ繰り返すことで、成膜処理を行うステップと、
を備えることを特徴とする、膜の選択成長法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004254722A JP4143584B2 (ja) | 2004-09-01 | 2004-09-01 | 半導体装置の製造方法 |
| US11/211,745 US20060046441A1 (en) | 2004-09-01 | 2005-08-26 | Method of monitoring selectivity of selective film growth method, and semiconductor device fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004254722A JP4143584B2 (ja) | 2004-09-01 | 2004-09-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006073756A true JP2006073756A (ja) | 2006-03-16 |
| JP4143584B2 JP4143584B2 (ja) | 2008-09-03 |
Family
ID=35943875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004254722A Expired - Fee Related JP4143584B2 (ja) | 2004-09-01 | 2004-09-01 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060046441A1 (ja) |
| JP (1) | JP4143584B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069964A (ja) * | 2005-09-12 | 2012-04-05 | Internatl Business Mach Corp <Ibm> | 窒化物上へゲルマニウム・スペーサを選択的に堆積するための構造及び方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150214331A1 (en) * | 2014-01-30 | 2015-07-30 | Globalfoundries Inc. | Replacement metal gate including dielectric gate material |
| US9460969B1 (en) | 2015-03-26 | 2016-10-04 | International Business Machines Corporation | Macro to monitor n-p bump |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166767A (en) * | 1987-04-14 | 1992-11-24 | National Semiconductor Corporation | Sidewall contact bipolar transistor with controlled lateral spread of selectively grown epitaxial layer |
| US5495822A (en) * | 1993-08-10 | 1996-03-05 | Nippon Telegraph And Telephone Corporation | Method of selectively growing Si epitaxial film |
| US5793022A (en) * | 1996-09-12 | 1998-08-11 | Applied Materials, Inc. | Adaptive temperture controller and method of operation |
| US6064799A (en) * | 1998-04-30 | 2000-05-16 | Applied Materials, Inc. | Method and apparatus for controlling the radial temperature gradient of a wafer while ramping the wafer temperature |
| US6410090B1 (en) * | 1998-09-29 | 2002-06-25 | Applied Materials, Inc. | Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films |
| KR100510996B1 (ko) * | 1999-12-30 | 2005-08-31 | 주식회사 하이닉스반도체 | 선택적 에피텍셜 성장 공정의 최적화 방법 |
| JP3987312B2 (ja) * | 2001-08-31 | 2007-10-10 | 株式会社東芝 | 半導体装置の製造装置および製造方法ならびに半導体製造装置のクリーニング方法 |
| KR100451504B1 (ko) * | 2001-10-08 | 2004-10-06 | 주식회사 하이닉스반도체 | 반도체소자의 플러그 형성방법 |
-
2004
- 2004-09-01 JP JP2004254722A patent/JP4143584B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-26 US US11/211,745 patent/US20060046441A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069964A (ja) * | 2005-09-12 | 2012-04-05 | Internatl Business Mach Corp <Ibm> | 窒化物上へゲルマニウム・スペーサを選択的に堆積するための構造及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4143584B2 (ja) | 2008-09-03 |
| US20060046441A1 (en) | 2006-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5308788A (en) | Temperature controlled process for the epitaxial growth of a film of material | |
| US20170372919A1 (en) | Flowable Amorphous Silicon Films For Gapfill Applications | |
| US10177227B1 (en) | Method for fabricating junctions and spacers for horizontal gate all around devices | |
| US8318605B2 (en) | Plasma treatment method for preventing defects in doped silicon oxide surfaces during exposure to atmosphere | |
| KR100382023B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| KR100940377B1 (ko) | 성막 방법, 성막 장치 및 컴퓨터에서 판독 가능한 매체 | |
| US10822714B2 (en) | Method of growing crystal in recess and processing apparatus used therefor | |
| JP2011146684A (ja) | 単結晶ゲルマニウムまたはシリコンゲルマニウムを形成する方法 | |
| JP2007123875A (ja) | 多孔質層を用いてゲルマニウム・オン・インシュレータ半導体構造を形成するための方法及びこれらの方法によって形成される半導体構造 | |
| TW201916260A (zh) | 半導體結構的形成方法 | |
| US7994066B1 (en) | Si surface cleaning for semiconductor circuits | |
| WO2014192870A1 (ja) | 基板処理装置、半導体装置の製造方法および基板処理方法 | |
| CN112385046A (zh) | 利用先进控制的整合cmos源极漏极形成 | |
| KR100679610B1 (ko) | 단결정 구조를 갖는 박막의 형성 방법 | |
| JP4143584B2 (ja) | 半導体装置の製造方法 | |
| US11923441B2 (en) | Gate all around I/O engineering | |
| KR102336537B1 (ko) | 게르마늄 및 실리콘 게르마늄 나노와이어 디바이스들을 형성하는 방법들 | |
| US11610979B2 (en) | Profile control in forming epitaxy regions for transistors | |
| TW201926572A (zh) | 半導體結構的形成方法 | |
| JP2006190896A (ja) | エピタキシャルシリコンウエハとその製造方法および半導体装置とその製造方法 | |
| TWI407488B (zh) | 電子裝置及其製程 | |
| US7888737B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2005005321A (ja) | 半導体基体、半導体装置及びこれらの製造方法 | |
| US8664093B2 (en) | Methods of forming a silicon seed layer and layers of silicon and silicon-containing material therefrom | |
| JP2003188107A (ja) | 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |