JP2006067222A - 積層型誘電体フィルタ - Google Patents

Abstract

【課題】通過帯域幅の調節を容易に行える積層型誘電体フィルタを提供する。
【解決手段】積層型誘電体フィルタが、第１の平面上に配置される第１、第２の平板電極と、第２の平面上に互いに略並列に配置される、第１の平板電極と容量結合する第１のストリップライン共振器と、第１、第２の平板電極の双方と容量結合する第２のストリップライン共振器と、第２の平板電極と容量結合する第３のストリップライン共振器と、第３の平面上に配置され、かつ第１、第２、第３のストリップライン共振器と容量結合する第３の平板電極と、第４の平面上に、第３の平板電極と対向して配置され、第１，第２、第３のストリップライン共振器の存在領域の幅の０．７倍を越える幅を有する第４の平板電極と、を具備する。
【選択図】図３

Description

本発明は、フィルタ、特に積層型誘電体フィルタに関する。

携帯電話、無線ＬＡＮ等の通信機器において誘電体セラミックス等の誘電体を積層した積層型誘電体フィルタが用いられている。この積層型誘電体フィルタは、例えば、ストリップライン型の伝送線路が配置された誘電体基板を積層することで形成することができる。ここで、積層型誘電体フィルタの帯域を調節する技術が公開されている（特許文献１，２参照）。
特開平１１−２６６１０２号公報 特許平１１−２６６１０３号公報

しかしながら、積層型誘電体フィルタの帯域幅を適宜に調節するのは必ずしも容易ではない。例えば、特許文献２では２つの対称型ストリップライン共振器間を結合電極で結合する必要があり、積層型誘電体フィルタを構成する基板の数が増え、構造が複雑になる。
上記に鑑み、本発明は通過帯域幅の調節を容易に行える積層型誘電体フィルタを提供することを目的とする。

上記目的を達成するために、本発明に係る積層型誘電体フィルタは、第１の平面上に配置される第１、第２の平板電極と、前記第１の平面に積層的に配置される第２の平面上に互いに略並列に配置される、前記第１の平板電極と容量結合する第１のストリップライン共振器と、前記第１、第２の平板電極の双方と容量結合する第２のストリップライン共振器と、前記第２の平板電極と容量結合する第３のストリップライン共振器と、前記第２の平面に積層的に配置される第３の平面上に配置され、かつ前記第１、第２、第３のストリップライン共振器と容量結合する第３の平板電極と、前記第３の平面に積層的に配置される第４の平面上に、前記第３の平板電極と対向して配置され、前記第１，第２、第３のストリップライン共振器の存在領域の幅の０．７倍を越える幅を有する第４の平板電極と、を具備することを特徴とする。

本発明によれば通過帯域幅の調節を容易に行える積層型誘電体フィルタを提供できる。

以下、図面を参照して、本発明の実施の形態を詳細に説明する。
（第１の実施の形態）
図１は本発明の第１の実施形態に係る積層型誘電体フィルタ１００の回路構成を表す回路図である。
図１に示すように積層型誘電体フィルタ１００は、入力端子Ｐｉ，出力端子Ｐｏ、キャパシタ（コンデンサ：容量素子）Ｃ１，Ｃ２、Ｃ３，Ｃｉ、Ｃｏ、共振素子Ｌ１〜Ｌ３を備える。このうち、キャパシタＣ１，Ｃ２、Ｃ３、共振素子Ｌ１〜Ｌ３は、積層型誘電体フィルタ１０の特性を規定するためのものである。また、キャパシタＣｉ、Ｃｏはそれぞれ入力端子Ｐｉ，出力端子Ｐｏへの容量結合のためのものであり、積層型誘電体フィルタ１０の特性への影響は小さい。
共振素子Ｌ１〜Ｌ３は接地のための接地端子（「グランド端子」ともいう）Ｇを介して接地される。

入力端子Ｐｉは、例えばアンテナに接続され、信号が入力される。入力端子Ｐｉから入力された信号は周波数に応じて出力端子Ｐｏへと出力される。即ち、通過帯域内の周波数（例えば、４．９〜５．９ＧＨｚ）の信号は入力端子Ｐｉから出力端子Ｐｏへと出力され、通過帯域外の周波数の信号は積層型誘電体フィルタ１００内で減衰され、出力端子Ｐｏから出力されなくなる。

図２は、積層型誘電体フィルタ１００の外観を表す斜視図である。
積層型誘電体フィルタ１００は、基板１１０〜１８０を重ね合わせて構成される。基板１１０〜１８０に、例えば、ガラスセラミック（比誘電率εｒ＝５４、ｔanδ＝１．６×１０^-3）からなる２０１２（２．０mm×１．２５mm）タイプの基板を用い、厚膜印刷により銀ペースト等を印刷した電極パターンが形成される。
なお、基板１１０〜１８０は、ガラスセラミック以外のセラミック素材であっても良い。

各基板１１０〜１８０の側辺には所定の端子となる切り欠き部１１〜１８が形成されている。この切り欠き部１１〜１８は、積層時に基板１１０〜１８０の積層方向で一致し、積層方向に延びる溝部を構成する。この溝部に銀ペーストを印刷することで、入力端子Ｐｉ，出力端子Ｐｏ、および接地端子Ｇとして機能することになる。

図３は、積層型誘電体フィルタ１００を構成する基板１１０〜１８０を分離した状態を表す分解斜視図である。
基板１１０は、厚さ９０〜１００μｍ（９５±５μｍ）であり、それぞれ切り欠き部１１〜１８に接続されるランドパターン（実装用の電極のパターン）１１１ａ〜１１１ｈ（図示せず）を下面に有する。ランドパターン１１１ａ、１１１ｂはそれぞれ、入力端子Ｐｉ、出力端子Ｐｏに，ランドパターン１１１ｃ〜１１１ｈは接地端子Ｇにそれぞれ対応する。
基板１１０は、上面に接地（グランド）用の平板電極１１２および接続部１１３〜１１５の電極パターンを有する。平板電極１１２は、接続部１１３〜１１５によって、接地端子Ｇに接続され、後述する平板電極１２１、１２２を外部から遮蔽し、積層型誘電体フィルタ１００の動作の安定化を図ると共に、後述の平板電極１３１〜１３３のストリップライン共振器としての特性を規定する。平板電極１１２は、縦（Ｘ方向）横（Ｙ方向）７５０μｍ×１５００μｍの矩形をなす。

基板１２０は、厚さ２７０〜３００μｍ（２８０±１０μｍ）であり、上面にキャパシタＣ１，Ｃ２用の平板電極１２１，１２２を有する。平板電極１２１，１２２は、後述の平板電極１３１〜１３３と容量結合することでキャパシタＣ１，Ｃ２として機能する。平板電極１２１は、平板電極１３１、１３２それぞれと容量結合することで、平板電極１３１、１３２間のキャパシタＣ１として機能する。平板電極１２２は、平板電極１３２、１３３それぞれと容量結合することで、平板電極１３２、１３３間のキャパシタＣ２として機能する。
平板電極１２１，１２２はそれぞれ、縦（Ｘ方向）横（Ｙ方向）３５０μｍ×６７５μｍの矩形をなし、互いの長手方向（Ｙ方向）に直列に配置されている。

基板１３０は、厚さ４０〜５０μｍ（４５±５μｍ）であり、上面に共振器Ｌ１〜Ｌ３用の平板電極１３１〜１３３を有する。平板電極１３１〜１３３はそれぞれ、一端近傍で後述のビア１４３〜１４５の下面と、他端で接地端子Ｇと接続される。平板電極１３１〜１３３はそれぞれ、縦（Ｘ方向）横（Ｙ方向）９００μｍ×２５０μｍ、９００μｍ×２５０μｍ、９００μｍ×２５０μｍの矩形をなし、互いの幅方向（Ｙ方向）に３７５μｍの間隔をおいて並列に配置されている。

この平板電極１３１〜１３３は、接地用の平板電極１１２との配置関係に基づいてストリップライン共振器として機能する。
ここで、平板電極１３１〜１３３はそれぞれ、ストリップライン共振器として機能する平板電極１５１〜１５３に電気的に接続されていることから、共振器Ｌ１〜Ｌ３それぞれの特性は、平板電極１３１〜１３３，平板電極１５１〜１５３の双方により規定される。即ち、共振器Ｌ１〜Ｌ３は平板電極１３１〜１３３と，平板電極１５１〜１５３とに分割されている。これは、基板１３０の面積を増やさずに平板電極１３１〜１３３の配線長を実質的に大きくするためである。共振器Ｌ１〜Ｌ３を平板電極１３１〜１３３と、平板電極１５１〜１５３とに分割しないで構成することも可能である。

基板１４０は、厚さ６０〜７０μｍ（６５±５μｍ）であり、上面に配置されるキャパシタＣｉ，Ｃｏ用の平板電極１４１、１４２と、基板１４０の上下に貫通する層間接続用のビア１４３〜１４５とを有する。平板電極１４１、１４２はそれぞれ、平板電極１３１、１３３と容量結合し、キャパシタＣｉ、Ｃｏとして機能する。平板電極１４１、１４２はそれぞれ、接続部１４６，１４７で入力端子Ｐｉ、出力端子Ｐｏと接続される。平板電極１４１、１４２は、それぞれ、縦（Ｘ方向）横（Ｙ方向）５００μｍ×５００μｍの矩形をなす。

基板１５０は、厚さ４０〜５０μｍ（４５±５μｍ）であり、上面に共振器Ｌ１〜Ｌ３用の平板電極１５１〜１５３を有する。平板電極１５１〜１５３はそれぞれ、その一端近傍に層間接続用のビア１５４〜１５６が配置される。平板電極１５１〜１５３はそれぞれ、縦（Ｘ方向）横（Ｙ方向）６００μｍ×２５０μｍ、７００μｍ×２５０μｍ、６００μｍ×２５０μｍの矩形をなし、互いの幅方向（Ｙ方向）に３７５μｍの間隔をおいて並列に配置されている。
平板電極１５１〜１５３はそれぞれ、ビア１５４〜１５６、ビア１４３〜１４５によって、平板電極１３１〜１３３と電気的に接続される。即ち、平板電極１５１は平板電極１３１と電気的に接続され、平板電極１１２、１７１との間に１／４波長のストリップ線路からなる共振器Ｌ１を構成する。平板電極１５２は平板電極１３２と電気的に接続され、平板電極１１２、１７１との間に１／４波長のストリップ線路からなる共振器Ｌ２を構成する。平板電極１５３は平板電極１３３と電気的に接続され、平板電極１１２、１１７との間に１／４波長のストリップ線路からなる共振器Ｌ３を構成する。

基板１６０は、厚さ９０〜１００μｍ（９５±５μｍ）であり、上面にキャパシタＣ３用の平板電極１６１を有する。平板電極１６１は、平板電極１５１〜１５３それぞれと容量結合し、キャパシタＣ３として機能する。平板電極１６１は、縦（Ｘ方向）横（Ｙ方向）１００μｍ×１２００μｍの矩形をなす。
なお、平板電極１６１は、平板電極１５１〜１５３に対して、平板電極１７１よりも接近しているが、平板電極１５１〜１５３と重なる領域の面積がそれほど大きくないことから、平板電極１５１〜１５３のストリップライン共振器としての特性に与える影響は限定され、キャパシタＣ３として考慮すれば足りる。

基板１７０は、上面に接地（アース）用の平板電極１７１および接続部１７２，１７３の電極パターンを有する。平板電極１７１は、接続部１７２，１７３によって、接地端子Ｇに接続される。平板電極１７１は、平板電極１６１を外部から遮蔽し、積層型誘電体フィルタ１００の動作の安定化を図ると共に、平板電極１５１〜１５３のストリップライン共振器としての特性を規定する。
平板電極１７１の幅Ｌｙは、例えば、１１００〜１７００μｍの範囲である。後述するように、幅Ｌｙを変化させることで積層型誘電体フィルタ１００の通過帯域幅を調節することができる。
基板１８０は、積層型誘電体フィルタ１００の内部、特に、平板電極１７１を外界から保護するために配置される。

（平板電極１７１の形状、寸法と積層型誘電体フィルタ１００の特性との関係）
以下、平板電極１７１の形状、寸法と積層型誘電体フィルタ１００の特性との関係につき説明する。
まず、図４、５に平板電極１７１の形状、寸法を表す。
図４は、縦（Ｘ方向）横（Ｙ方向）の長さ（幅）がＬｘ、Ｌｙの平板電極１７１を表した平面図である。接続部１７２，１７３は、縦横Ｄｘ，Ｄｙとしている。また、接続部１７２，１７３を除いた電極の幅をＬｙ０としている。
図４には、平板電極１５１〜１５３、１６１の配置を破線で表し、平板電極１５１〜１５３が存在する領域の幅（信号の進行方向に対する幅）をＬｙｙとしている。

図５は、平板電極１７１を平板電極１７１ａ、１７１ｂに区分した状態を表す平面図である。縦（Ｘ方向）横（Ｙ方向）の長さ（幅）がＬｘ、Ｌｙの平板電極１７１のＹ方向中央に間隔Ｄｇの間隙を形成したものとして、平板電極１７１ａ，１７１ｂを表した平面図である。即ち、縦横それぞれＬｘ、（Ｌｙ−Ｄｇ）／２の平板電極１７１ａ，１７１ｂを間隔ＤｇでＹ方向に並べたと考えてもよい。

Ａ．平板電極１７１の幅Ｌｙと積層型誘電体フィルタ１００の特性との関係（シミュレーション）
図６は、図４に示す平板電極１７１の幅Ｌｙを１１００〜１７００μｍまで変化させた場合の積層型誘電体フィルタ１００の周波数特性のシミュレーション結果を表すグラフである。
このグラフの横軸は入力端子Ｐｉに入力される信号の周波数［ＧＨｚ］、縦軸は出力端子Ｐｏから出力される信号の入力端子Ｐｉから入力される信号に対する減衰（透過率）［ｄＢ］を表す。

ここでは、接続部１７２，１７３を除いた電極１７１の幅Ｌｙ０を１０００μｍとして、接続部１７２，１７３の幅Ｄｙを５０、１００，２００、２５０、３００、３５０μｍとすることで、電極１７１の幅Ｌｙを１１００、１２００，１４００，１５００、１６００、１７００μｍと変化させている。
平板電極１７１の縦（Ｘ方向）の長さをＬｘ＝７５０μｍ、接続部１７２，１７３の縦の長さをＤｘ＝１５０μｍとしている。また、平板電極１５１〜１５３それぞれの横幅（Ｙ方向）を２５０μｍ、間隙の幅を３７５μｍとした。即ち、ここでは平板電極１５１〜１５３が存在する領域の幅Ｌｙｙは１５００μｍである。

周波数３ＧＨｚから透過率が上昇し、周波数４．７ＧＨｚ付近に山（ピーク）を有する。周波数４．７ＧＨｚから５．８ＧＨｚの間は多少の波打ちはあるもののほぼ一定（平坦）である（通過帯域）。その後、５．８ＧＨｚから透過率が下降し７．７ＧＨｚ付近で谷を有する。その後、周波数８．５ＧＨｚ付近の山（極大）に向かって上昇しその後下降している。

図７は、図５に示す平板電極１７１ａ、１７１ｂの幅Ｌｙを１１００〜１７００μｍまで変化させた場合の積層型誘電体フィルタ１００の周波数特性のシミュレーション結果を表すグラフである。
このグラフの横軸は入力端子Ｐｉに入力される信号の周波数［ＧＨｚ］、縦軸は出力端子Ｐｏから出力される信号の入力端子Ｐｉから入力される信号に対する減衰（透過率）［ｄＢ］を表す。なお、間隔Ｄｇを４５０μｍとした以外は、図６の場合と条件を同一としている。
図７のグラフは図６とほぼ同様の傾向を示す。即ち、平板電極１７１の分割は、電極１７１の幅Ｌｙによる積層型誘電体フィルタ１００の特性の変化に本質的な影響を与える訳ではない。

図８は、帯域幅と幅Ｌｙとの対応関係を表すグラフである。グラフの横軸が幅Ｌｙであり、縦軸が帯域幅を表す。実線が図６（電極１７１を分割しない場合）に、破線が図７（電極１７１を分割した場合）に対応する。この帯域幅は、図６、７に示した透過率が基準値（５ｄＢ）を超える周波数範囲の幅で定義される。

ここで、幅Ｌｙは平板電極１５１，１５２、１５３の存在領域の幅Ｌｙｙとの関係において相対化することができる。即ち、幅Ｌｙに替えて、相対幅Ｆｙ＝（Ｌｙ／Ｌｙｙ）で表すことができる。このため、以下に幅Ｌｙと相対幅Ｆｙを併記する。

図６に示すように、減衰極Ｐの位置は幅Ｌｙが大きくなるほど高周波側に移動している。
また、図６，７に示すように、幅Ｌｙが１１００μｍ（Ｆｙ＝０．７３）〜１４００μｍ（Ｆｙ＝０．９３）の範囲で通過帯域幅が増加し、１４００μｍ（Ｆｙ＝０．９３）付近で帯域幅が極大となり、その後減少に転じている。この結果から、相対幅Ｆｙを０．７〜１．０程度の範囲で変化させることで、通過帯域幅を調節することが可能であることが判る。
幅Ｌｙが１４００μｍ（Ｆｙ＝０．９３）を越えた範囲でも通過帯域幅を調節することが可能であり、幅Ｌｙが１４００μｍ（Ｆｙ＝０．９３）以下の場合に比べ、幅Ｌｙの変化に対する通過帯域幅の変化の割合が大きくなる傾向にある。
このように、相対幅Ｆｙ＝０．９付近で帯域幅が極大となり、相対幅Ｆｙ０．７〜１．２程度の範囲で通過帯幅の調整が可能である。

以上のように、平板電極１７１の幅Ｌｙを変化させることで、通過帯域幅を調節することができる。即ち、積層型誘電体フィルタ１００の基本的な構成を変えることなく、特定の基板１７０上での電極パターンを変えることで、通過帯域幅を容易に調節することができる。
通過帯域幅が幅Ｌｙに依存する原因として、共振器Ｌ１，Ｌ３を構成する平板電極１５１、１５３と電極１７１との上下の重なり合いが変化するためと考えられる。

平板電極１７１が平板電極１５１、１５３と重なるのは、幅Ｌｙが１０００μｍより大きい範囲である。平板電極１７１の平板電極１５１、１５３への重なりＦｆを平板電極１５１，１５３の幅Ｗ０に対して平板電極１７１が重なる幅Ｗ１の比Ｗ１／Ｗ０として定義する。幅Ｌｙが１０００μｍのときにはＦｆ＝０であり、幅Ｌｙが１４００μｍのときにはＦｆ＝（１４００−１０００）／（２・２５０）＝０．８である。重なりＦｆが０．２から０．８（幅Ｌｙが１１００μｍ〜１４００μｍ）のとき通過帯域が増加し、Ｆｆが０．８付近以降で通過帯域が減少に転じる。

（第２の実施の形態）
本発明の第２の実施形態を説明する。
図９は、本発明の第２の実施形態に係る積層型誘電体フィルタ２００の回路構成を表す回路図である。
図９に示すように積層型誘電体フィルタ２００は、入力端子Ｐｉ，出力端子Ｐｏ、キャパシタ（コンデンサ：容量素子）Ｃ１，Ｃ２、Ｃ３，インダクタＬｉ，Ｌ０、共振素子Ｌ１〜Ｌ３を備える。積層型誘電体フィルタ２００は、積層型誘電体フィルタ１００のキャパシタＣｉ，ＣｏをインダクタＬｉ，Ｌ０に替えたものである。即ち、積層型誘電体フィルタ１００がＣ（容量）結合型であるのに対して、積層型誘電体フィルタ２００はＬ（インダクタ）結合型である。

図１０は、積層型誘電体フィルタ２００を構成する基板１１０〜１３０，２４０，１５０〜１８０を分離した状態を表す分解斜視図である。なお、積層型誘電体フィルタ２００の外観は積層型誘電体フィルタ１００と同様、図２で表される。
積層型誘電体フィルタ２００は、積層型誘電体フィルタ１００の基板１４０を基板２４０と置き換えることで構成される。

基板２４０は、厚さ６０〜７０μｍ（６５±５μｍ）であり、上面に配置されるインダクタＬｉ，Ｌｏ用の平板電極２４１、２４３と、その間に配置される平板電極２４２、および平板電極２４１，２４２，２４３の１端近傍にあって基板２４０の上下に貫通する層間接続用のビア１５４〜１５６とを有する。平板電極２４１、２４３はそれぞれ、インダクタＬｉ、Ｌｏとして機能し、接続部２４６，２４７で入力端子Ｐｉ、出力端子Ｐｏと接続される。平板電極２４２は、共振素子Ｌ２の共振周波数を調整するために配置される。なお、第１の実施形態でも、図３の基板１４０上の平板電極１４１、１４２の間にこの平板電極２４２と対応する平板電極を配置して、共振素子Ｌ２の共振周波数を調整することができる。
平板電極２４１、２４２，２４３はそれぞれ、縦（Ｘ方向）横（Ｙ方向）７５０μｍ×２５０μｍ、７５０μｍ×２５０μｍ、７５０μｍ×２５０μｍの矩形をなし、間隔３７５μｍで並列に配置される。

本実施形態に係る積層型誘電体フィルタ２００においても、電極１７１の幅Ｌｙを変化することで、通過帯域幅を調節可能であることが確認された。即ち、入出力がＣ結合、Ｌ結合のいずれであるかは、積層型誘電体フィルタの本質的な特性を左右してはいない。

（その他の実施形態）
本発明の実施形態は上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。

本発明の第１の実施形態に係る積層型誘電体フィルタの回路構成を表す回路図である。 本発明の第１の実施形態に係る積層型誘電体フィルタの外観を表す斜視図である。 本発明の第１の実施形態に係る積層型誘電体フィルタを構成する基板を分離した状態を表す分解斜視図である。 本発明の第１の実施形態に係る積層型誘電体フィルタを構成する平板電極の形状、寸法を表す平面図である。 本発明の第１の実施形態に係る積層型誘電体フィルタを構成する平板電極の形状、寸法を表す平面図である。 電極の幅と積層型誘電体フィルタの周波数特性との対応関係を表すグラフである。 電極の幅と積層型誘電体フィルタの周波数特性との対応関係を表すグラフである。 通過帯域幅と電極の幅との対応関係を表すグラフである。 本発明の第２の実施形態に係る積層型誘電体フィルタの回路構成を表す回路図である。 本発明の第２の実施形態に係る積層型誘電体フィルタを構成する基板を分離した状態を表す分解斜視図である。

符号の説明

１００ 積層型誘電体フィルタ
１１〜１８ 切り欠き部
１１０〜１８０ 基板
１２１ 平板電極
１３１〜１３３ 平板電極
１４１、１４２ 平板電極
１４３〜１４５ ビア
１５１〜１５３ 平板電極
１５４〜１５６ ビア
１６１ 平板電極
１７１ａ、１７１ｂ 平板電極

Claims (9)

1. 第１の平面上に配置される第１、第２の平板電極と、
   前記第１の平面に積層的に配置される第２の平面上に互いに略並列に配置される、前記第１の平板電極と容量結合する第１のストリップライン共振器と、前記第１、第２の平板電極の双方と容量結合する第２のストリップライン共振器と、前記第２の平板電極と容量結合する第３のストリップライン共振器と、
   前記第２の平面に積層的に配置される第３の平面上に配置され、かつ前記第１、第２、第３のストリップライン共振器と容量結合する第３の平板電極と、
   前記第３の平面に積層的に配置される第４の平面上に、前記第３の平板電極と対向して配置され、前記第１，第２、第３のストリップライン共振器の存在領域の幅の０．７倍を越える幅を有する第４の平板電極と、
   を具備することを特徴とする積層型誘電体フィルタ。
2. 前記第４の平板電極の幅が前記第１，第２、第３のストリップライン共振器の存在領域の幅の１．０倍以上である
   ことを特徴とする請求項１記載の積層型誘電体フィルタ。
3. 前記第４の平板電極の幅が前記第１，第２、第３のストリップライン共振器の存在領域の幅の１．２倍未満である
   ことを特徴とする請求項１記載の積層型誘電体フィルタ。
4. 前記第４の平板電極が接地される
   ことを特徴とする請求項１記載の積層型誘電体フィルタ。
5. 前記第４の平板電極が、前記第２のストリップライン共振器に対応する間隙を有する
   ことを特徴とする請求項１記載の積層型誘電体フィルタ。
6. 前記第４の平板電極それぞれの１辺が、互いに略平行に配置される
   ことを特徴とする請求項５記載の積層型誘電体フィルタ。
7. 前記第１の平面と前記２の平面との間に積層的に配置される第５の平面上に互いに略並列に配置される、前記第１のストリップライン共振器と電気的に接続される第４のストリップライン共振器と、前記第２のストリップライン共振器と電気的に接続される第５のストリップライン共振器と、前記第３のストリップライン共振器と電気的に接続される第６のストリップライン共振器と、
   をさらに具備することを特徴とする請求項１記載の積層型誘電体フィルタ。
8. 前記第１の平面と前記２の平面との間に積層的に配置される第６の平面上に配置される、前記第１のストリップライン共振器と容量結合する第５の平板電極と、前記第３のストリップライン共振器と容量結合する第６の平板電極と、
   をさらに具備することを特徴とする請求項１記載の積層型誘電体フィルタ。
9. 前記第１の平面と前記２の平面との間に積層的に配置される第６の平面上に配置される、前記第１のストリップライン共振器と電気的に接続される第５の平板電極と、前記第３のストリップライン共振器と電気的に接続される第６の平板電極と、
   をさらに具備することを特徴とする請求項１記載の積層型誘電体フィルタ。

Images