JP3515697B2 - 積層型誘電体共振器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話機等に使
用される積層型誘電体共振器に関する。

【０００２】ストリップライン導体層を誘電体に埋設
し、誘電体の外周面にグランド導体層と端子導体層とを
設け、ストリップライン導体層の一端を端子導体層に接
続し、ストリップライン導体層の他端をグランド導体層
に接続した構造の積層型誘電体フィルタは公知である。

【０００３】

【発明が解決しようとする課題】ところで、通信機器の
小型化に伴い、誘電体共振器の小型化、低背化が要求さ
れている。しかし、共振器の特性劣化を防いで小型化、
低背化を図ることが困難であった。即ち、従来の積層型
誘電体共振器のストリップライン導体層はこの主面が共
振器を取り付けるプリント回路基板の主面に対して平行
になるように配置されている。ストリップライン導体層
がこのように配置された共振器の低背化を図るためには
誘電体の高さを低くすることが必要になる。しかし、誘
電体の高さを低くすると、ストリップライン導体層を囲
む誘電体の体積が減少し、共振器の損失が増大即ちＱの
低下を招いた。

【０００４】そこで、本発明の目的は、特性の低下を抑
制して小型化又は低背化を図ることができる積層型誘電
体共振器を提供することにある。

【０００５】

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、６面体形状の誘電体
と、前記誘電体に埋設された少なくとも１つのストリッ
プライン導体層と、前記誘電体に埋設された内部接続導
体層と、グランド導体層と、前記誘電体の外周面に配置
され且つ前記ストリップライン導体層に結合された端子
導体層とを備え、前記誘電体は互いに対向する第１及び
第２の主面と前記第１及び第２の主面間において互いに
対向している第１及び第２の側面と前記第１及び第２の
主面間において互いに対向し且つ前記第１及び第２の側
面に対して直角に配置されている第３及び第４の側面を
有し、前記第１の主面が共振器支持体に対向させる面で
あり、前記ストリップライン導体層は所定の厚みと所定
の幅を有して前記第２の主面側から前記第１の主面側に
向かって直線的に延びており、前記ストリップライン導
体層の一対の主面は前記誘電体の前記第３及び第４の側
面に対して平行に配置されており、前記端子導体層は前
記第１の側面に設けられており、前記内部接続導体層は
前記ストリップライン導体層の他端部から前記第１の側
面まで延びており、前記ストリップライン導体層の他端
部と前記端子導体層との間が前記内部接続導体層で接続
されており、前記グランド導体層は前記ストリップライ
ン導体層に対向するように配置された部分と前記第１及
び第２の主面の少なくとも一部に配置された部分とを有
しており、前記ストリップライン導体層の一端部は前記
第２の主面に露出して前記グランド導体層に接続されて
いることを特徴とする積層型誘電体共振器に係わるもの
である。 なお、請求項２に示すように前記内部接続導
体層は前記ストリップライン導体層の他端部から前記端
子導体層に向かって先細に形成されていることが望まし
い。また、請求項３に示すように端子導体層とストリッ
プライン導体層とを容量結合するための容量導体層を設
けることができる。また、請求項４に示すように波長短
縮用導体層を誘電体の内部に設けることができる。ま
た、請求項５に示すように誘電体の外に波長短縮用導体
層を設けることができる。

【０００６】

【発明の効果】各請求項の発明によれば、ストリップラ
イン導体層の一対の主面が誘電体の側面に対して平行に
配置されているので、ストリップライン導体層の一対の
主面に平行な方向において誘電体層の厚みが増大しても
共振器の低背化が阻害されない。従って、本発明によれ
ば、ストリップライン導体層の側面に平行な方向におけ
る誘電体層の厚みを十分に大きく保つことによって共振
器の特性（特にＱ）を良好に保って低背化を図ることが
できる。また、ストリップライン導体層が第２の主面側
から第１の主面側に向かって直線的に延びているにも拘
らず、端子導体層が第１の側面に設けられ、内部接続導
体層がストリップライン導体層の他端部から第１の側面
まで延びて端子導体層に接続されているので、端子導体
層と外部回路との接続を容易、確実に達成することがで
きる。請求項３の発明によればトラップ特性を得ること
ができる。また、請求項４の発明によれば、波長短縮効
果を容易に得ることができる。なお、波長短縮効果と
は、ストリップライン導体層の長さによって理論的に決
定される基本波の波長よりも長い波長において共振状態
を得ることができる効果である。従って、波長短縮効果
があると、ストリップライン導体層を理論値（λ／４）
よりも短く形成することができる。

【０００７】

【実施形態及び実施例】次に、本発明の実施形態及び実
施例を説明する。

【０００８】

【第１の実施例】図１〜図１０に示す第１の実施例の積
層型誘電体共振器は、セラミック誘電体１と、ストリッ
プライン導体層２と、接続導体層２ａと、波長短縮用導
体層３と、グランド導体層４と、端子導体層５とから成
る。

【０００９】誘電体１は複数のグリーンシート（磁器生
シート）を積層して焼成したものから成り、第１及び第
２の主面６、７と、第１、第２、第３及び第４の側面
８、９、１０、１１とを有し、全体としては６面体即ち
直方体に形成されている。図９は誘電体１をグリーンシ
ートに対応させて第１、第２、第３及び第４の誘電体層
１ａ、１ｂ、１ｃ、１ｄに分解して示すものである。厚
みを省いて点々を付して説明的に示すストリップライン
導体層２は第３の誘電体層１ｃの主面に垂直に延びるよ
うに配置されている。同様に厚みを省いて点々を付して
説明的に示す波長短縮用導体層３は第２の誘電体層１ｂ
の表面に垂直に延びるように配置されている。従って、
波長短縮用導体層３は誘電体層１ｃを介してストリップ
ライン導体層２に対向する部分を有し、両者間に容量を
得ることができる。なお、導体層２、３は導電性ペース
トをグリーンシートに印刷し、グリーンシートを積層し
て焼成することによって得る。

【００１０】誘電体１の第１の主面６は、図３に示すよ
うに共振器取付用回路基板１２の主面に対向する面であ
る。なお、回路基板１２には誘電体共振器のグランド導
体層４を接続するための導体層１３と端子導体層５を接
続するための導体層１４が設けられている。

【００１１】ストリップライン導体層２は所定幅と所定
の長さを有して誘電体１の第２の主面７から第１の主面
６に向かって直線的に延びている。即ち、ストリップラ
イン導体層２は誘電体１の第１の主面６に対して垂直の
方向に延びている。また、このストリップライン導体層
２は平板状であって互いに対向する対の主面は誘電体１
の第３及び第４の側面１０、１１に平行に配置されてい
る。ストリップライン導体層２の一端部（上部）２ｂは
誘電体１の第２の主面７に露出し、グランド導体層４に
接続されている。ストリップライン導体層２の他端部
（下端）は細条の接続導体層２ａによって第１の側面８
の端子導体層５に接続されている。

【００１２】グランド導体層４は、誘電体１の第３及び
第４の側面１０、１１の全部、及び誘電体１の第１及び
第２の主面６、７の大部分に形成されている。即ち、グ
ランド導体層４はストリップライン導体層２の主面に対
向するように配置され且つ誘電体１の第１及び第２の主
面６、７にも形成されている。なお、グランド導体層４
は第１及び第２の側面８、９には形成されていない。波
長短縮用導体層３の一端は誘電体１の第１の主面６に露
出してグランド導体層４に接続されている。

【００１３】端子導体層５は誘電体１の第１の側面８の
下部と第１の主面６の一部に形成されている。なお、グ
ランド導体層４及び端子導体層５は導電性ペーストを印
刷して焼成したものである。

【００１４】図１０は図１の誘電体共振器の等価回路２
０とこの等価回路２０の信号伝送路２１に対する接続を
示す。共振器等価回路２０においてストリップライン導
体層２はインダクタンスＬとコンデンサＣとの並列回路
で示されている。コンデンサＣ1 は波長短縮用導体層３
とストリップライン導体層２との間の容量を示す。波長
短縮用コンデンサＣ1 はストリップライン導体層２の等
価コンデンサＣに並列に接続される。波長短縮用導体層
３が設けられているので、ストリップライン導体層２の
長さは共振周波数の基本波の波長λの１／４よりも少し
短く設定され、共振器の小型化が図られている。

【００１５】図１１は図１の誘電体共振器を図１０に示
すように外部接続のコンデンサＣa、Ｃb を介して信号
伝送路２１に接続した場合の周波数と減衰量との関係を
示す特性図である。

【００１６】上述から明らかなように本実施例は次の効
果を有する。 （１） ストリップライン導体層２の対の主面を第３及
び第４の側面１０、１１に平行にしたので、ストリップ
ライン導体層２と第３及び第４の側面１０、１１との間
の誘電体層の厚みを十分大きくしてＱ特性の向上を図る
ことができる。即ち、誘電体１の第１及び第２の主面
６、７の距離即ち高さの増大を伴わないでＱ特性を向上
させることができる。従って、低背化されているにも拘
らず、特性劣化を伴わない誘電体共振器を提供すること
ができる。 （２） 波長短縮用導体層３の作用によってストリップ
ライン導体層２の長さを短くして共振器の小型化を図る
ことができる。 （３） ストリップライン導体層２の位置を第１の側面
８寄り、または第２の側面９寄りに移動することによっ
て損失の最も少ない状態（Ｑが最も大きい状態）を得る
ことができる。また、接続導体層２ａの長さの変化によ
ってこのインダクタンスを調整することができる。 （４） 接続導体層２ａを第１の側面８の下側に露出さ
せたので、端子導体層５を第１の側面８の下側に限定的
に形成することができるので、これによる損失を低減す
ることができる。また、グランド導体層４が第１及び第
２の側面８、９に設けられていないので、これに基づく
損失の低減も生じている。 （５） 波長短縮用導体層３をストリップライン導体層
２の開放端側に配置し、且つストリップライン導体層２
の幅の５０％以上となるように幅広に形成し、この長さ
をストリップライン導体層２の長さの５０％以下となる
ように比較的短くしたので、波長短縮用導体層３による
Ｑ特性の妨害が少なくなり、損失の少ない共振器を提供
することができる。

【００１７】

【第２の実施例】次に、図１２及び図１３を参照して第
２の実施例の誘電体共振器を説明する。但し、第２の実
施例を示す図１２及び図１３並びに第３〜第５の実施例
及び変形例を示す図１４〜図２６において図１〜図９と
実質的に同一の部分には同一の符号を付してその説明を
省略する。また、第２〜第５の実施例の説明において、
第１の実施例と共通する部分には図１〜図９も参照す
る。

【００１８】図１２及び図１３に示す第２の実施例の誘
電体共振器は、第１の実施例で誘電体１の第３及び第４
の側面１０、１１にグランド導体層４を設けた代りに、
第１及び第２の内部グランド導体層２１、２２を設けた
他は第１の実施例と同一に構成したものである。第１及
び第２の内部グランド導体層２１、２２は第３及び第４
の側面１０、１１に対向するように誘電体１に埋設され
ている。ストリップライン導体層２及び波長短縮用導体
層３は第１及び第２の内部グランド導体層２１、２２の
間に配置されている。第２の実施例の積層型誘電体共振
器は第１の実施例と同一の作用効果を有する他に、誘電
体１の第３及び第４の側面１０、１１が外部装置に接触
しても電気的に問題が生じないという効果を有する。ま
た、ストリップライン導体層２に対向するグランドを導
体層２１、２２で安定的に得ることができる。

【００１９】

【第３の実施例】図１４及び図１５に示す第３の実施例
の誘電体共振器は、第１の実施例の波長短縮用導体層３
の代りに誘電体層３１と波長短縮用導体層３２とを誘電
体１の外部に設けた他は、第１の実施例と同一に構成し
たものである。誘電体層３１は導電性ペーストをグラン
ド導体層４の上に印刷して焼成したものである。波長短
縮用導体層３２は誘電体層３１の上に導電性ペーストを
印刷し、焼成したものであり、端子導体層５に接続され
ている。波長短縮用導体層３２とグランド導体層４との
間の容量は図１０のコンデンサＣ1 と同様に働き、波長
短縮効果を得ることができる。この実施例においてはス
トリップライン導体層２の近くに波長短縮用導体層が設
けられていない。従って、ストリップライン導体層２の
インダクタンス値が高くなり、高Ｑインダクタンスとな
る。なお、第３の実施例は第１の実施例と同一の効果も
有する。

【００２０】

【第４の実施例】図１６〜図２０に示す第４の実施例
は、図１９に示すトラップ回路を構成するための誘電体
共振器に係わり、第１の実施例のストリップライン導体
層２の一端の端子導体層５に対する接続を解き、トラッ
プ容量用導体層４１を設け、この他は第１の実施例と同
一に構成したものである。ストリップライン導体層２の
一端部は第２の主面７に露出してグランド導体層４に接
続され、他端部は開放されている。即ち第１〜第３の実
施例の接続導体層２ａは省かれ、この代りに容量用導体
層４１が設けられ、これがストリップライン導体層２の
他端部（開放端部）に対向している。なお、容量用導体
層４１は追加された誘電体層１ｅに設けられ、第１〜第
３の実施例の接続導体層２ａと同様に水平方向に延びて
第１の側面８に露出し、端子導体層５に接続されてい
る。従って、容量用導体層４１によってストリップライ
ン導体層２と端子導体層５との間に図１９に示すトラッ
ク容量Ｃtを得ることができる。この第４の実施例の誘
電体共振器は図１８の等価回路で示すことができ、図２
０に示す減衰特性を示す。なお、この実施例のストリッ
プライン導体層２も第１の実施例と同様に配置されてい
るので、第１の実施例と同様に低背化の効果を得ること
ができる。

【００２１】

【第５の実施例】図２２〜図２６に示す第５の実施例の
積層型誘電体共振器は、図１〜図９に示す第１の実施例
の積層型誘電体共振器のグランド導体層４及び端子導体
層５のパタ−ンを変形したものであり、これ以外は図１
〜図９と同一に構成されている。

【００２２】図２２〜図２６においては、シ−ルド性を
高めるためにグランド導体層４が誘電体１の第１及び第
２の主面６、７と第３及び第４の側面１０、１１に設け
られ、更に、第１の側面８の両側領域と第２の側面９の
全部に設けられている。また、端子導体層５が第１の側
面８の一端から他端に至るように帯状に形成されてい
る。また、第２の主面７においてグランド導体層４が端
子導体層５から少し離間するように配置されている。

【００２３】第５の実施例の積層型誘電体共振器は外部
からのシ−ルドの点を除いて第１の実施例と同様な効果
を有する。更に、第５の実施例によればシ−ルト性を向
上させることができる。また、第５の実施例では端子導
体層５の外部回路への接続を第１の主面６側と第２の主
面７側とのいずれにおいても行うことができる。

【００２４】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図２１に示すように接続導体層２ａを第１の側
面８に向かって先細に形成し、ストリップライン導体層
２における電界の集中を緩和させ、損失の低減を図るこ
とができる。 （２） 図９、図１８の誘電体層１ａ、１ｄを複数枚の
グリーンシートの積層で形成することができる。 （３） １つの誘電体に複数のストリップライン導体層
を形成すること、又は複数のストリップライン導体層を
相互に結合して誘電体フィルタを構成することもでき
る。

【図面の簡単な説明】

【図１】第１の実施例の誘電体共振器を示す斜視図であ
る。

【図２】図１の誘電体共振器の平面図である。

【図３】図１の誘電体共振器及びこの取付基板の正面図
である。

【図４】図１の誘電体共振器の左側面図である。

【図５】図１の誘電体共振器の底面図である。

【図６】図１の導体層を含む誘電体の平面図である。

【図７】図６の誘電体の正面図である。

【図８】図７のＡ−Ａ線断面図である。

【図９】図６の誘電体の分解斜視図である。

【図１０】図１の誘電体共振器の等価回路と信号伝送路
を示す回路図である。

【図１１】図１の誘電体共振器の減衰特性図である。

【図１２】第２の実施例の誘電体共振器の平面図であ
る。

【図１３】図１２のＢ−Ｂ線断面図である。

【図１４】第３の実施例の誘電体共振器の斜視図であ
る。

【図１５】第３の実施例の誘電体共振器の中央縦断面図
である。

【図１６】第４の実施例の誘電体共振器の平面図であ
る。

【図１７】図１６のＣ−Ｃ線断面図である。

【図１８】図１６の誘電体の分解斜視図である。

【図１９】図１６の誘電体共振器の等価回路図である。

【図２０】図１６の誘電体共振器の減衰特性図である。

【図２１】変形例の誘電体共振器の中央縦断面図であ
る。

【図２２】第５の実施例の誘電体共振器を示す斜視図で
ある。

【図２３】図２２の誘電体共振器の平面図である。

【図２４】図２２の誘電体共振器及びこの取付基板の正
面図である。

【図２５】図２２の誘電体共振器の左側面図である。

【図２６】図２２の誘電体共振器の底面図である。

【符号の説明】

１ 誘電体 ２ ストリップライン導体層 ２ａ 接続導体層 ３ 波長短縮用導体層 ４ グランド導体層 ５ 端子導体層 ６ 第１の主面 ７ 第２の主面 ８〜１１ 側面 １２ 取付回路基板

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01P 1/20 - 1/219 H01P 7/00 - 7/10

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 ６面体形状の誘電体と、前記誘電体に埋
   設された少なくとも１つのストリップライン導体層と、
   前記誘電体に埋設された内部接続導体層と、グランド導
   体層と、前記誘電体の外周面に配置され且つ前記ストリ
   ップライン導体層に結合された端子導体層とを備え、 前記誘電体は互いに対向する第１及び第２の主面と前記
   第１及び第２の主面間において互いに対向している第１
   及び第２の側面と前記第１及び第２の主面間において互
   いに対向し且つ前記第１及び第２の側面に対して直角に
   配置されている第３及び第４の側面を有し、 前記第１の主面が共振器支持体に対向させる面であり、 前記ストリップライン導体層は所定の厚みと所定の幅を
   有して前記第２の主面側から前記第１の主面側に向かっ
   て直線的に延びており、 前記ストリップライン導体層の一対の主面は前記誘電体
   の前記第３及び第４の側面に対して平行に配置されてお
   り、前記端子導体層は前記第１の側面に設けられており 、前記内部接続導体層は前記ストリップライン導体層の他
   端部から前記第１の側面まで 延びており、前記ストリップライン導体層の他端部と前記端子導体層
   との間が前記内部接続導体層で接続されており、 前記グランド導体層は前記ストリップライン導体層に対
   向するように配置された部分と前記第１及び第２の主面
   の少なくとも一部に配置された部分とを有しており、 前記ストリップライン導体層の一端部は前記第２の主面
   に露出して前記グランド導体層に接続されている ことを
   特徴とする積層型誘電体共振器。
2. 【請求項２】前記内部接続導体層は前記ストリップライ
   ン導体層の他端部から前記端子導体層に向かって先細に
   形成されていることを特徴とする請求項１記載の積層型
   誘電体共振器。
3. 【請求項３】 ６面体形状の誘電体と、前記誘電体に埋
   設された少なくとも１つのストリップライン導体層と、
   前記誘電体に埋設された容量導体層と、グランド導体層
   と、前記誘電体の外周面に配置された端子導体層とを備
   え、 前記誘電体は互いに対向する第１及び第２の主面と前記
   第１及び第２の主面間において互いに対向している第１
   及び第２の側面と前記第１及び第２の主面間において互
   いに対向し且つ前記第１及び第２の側面に対して直角に
   配置されている第３及び第４の側面を有し、 前記第１の主面が共振器支持体に対向させる面であり、 前記ストリップライン導体層は所定の厚みと所定の幅を
   有して前記第２の主面側から前記第１の主面側に向かっ
   て直線的に延びており、 前記ストリップライン導体層の一対の主面は前記誘電体
   の前記第３及び第４の側面に対して平行に配置されてお
   り、前記容量導体層は前記ストリップライン導体層の他端部
   に対向する部分とこの対向する部分から前記第１の側面
   まで延びている部分とを有しており、前記端子導体層は
   前記第１の側面に設けられており 、前記容量導体層の前
   記第１の側面まで延びている部分は前記端子導体層に接
   続されており、前記グランド導体層は前記ストリップライン導体層に対
   向するように配置された部分と前記第１及び第２の主面
   の少なくとも一部に配置された部分とを有しており、 前記ストリップライン導体層の一端部は前記第２の主面
   に露出して前記グランド導体層に接続されている ことを
   特徴とする積層型誘電体共振器。
4. 【請求項４】 更に、前記誘電体に埋設され且つ前記ス
   トリップライン導体層に対向する部分を有している波長
   短縮用導体層を有し、 前記波長短縮用導体層は前記グランド導体層に接続され
   ていることを特徴とする請求項１乃至３のいずれかに記
   載の積層型誘電体共振器。
5. 【請求項５】 更に、前記グランド導体層の上に配置さ
   れた誘電体層と、前記誘電体層の上に配置され且つ前記
   端子導体層に接続された波長短縮用導体層を有している
   ことを特徴とする請求項１乃至４のいずれかに記載の積
   層型誘電体共振器。