JP2000091820A - 積層型誘電体共振器 - Google Patents
積層型誘電体共振器Info
- Publication number
- JP2000091820A JP2000091820A JP10350734A JP35073498A JP2000091820A JP 2000091820 A JP2000091820 A JP 2000091820A JP 10350734 A JP10350734 A JP 10350734A JP 35073498 A JP35073498 A JP 35073498A JP 2000091820 A JP2000091820 A JP 2000091820A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- dielectric
- strip line
- dielectric resonator
- ground conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
低背化することは困難であった。 【解決手段】 第1及び第2の主面6、7と第1、第
2、第3及び第4の側面とを有するセラミック誘電体1
の中にストリップライン導体層2を設ける。誘電体1の
外周面にグランド導体層4と端子導体層5とを設ける。
ストリップライン導体層2の一端を端子導体層5に接続
し、他端をグランド導体層4に接続する。ストリップラ
イン導体層2を第2の主面から第1の主面に向って直線
的に延びるように配置すると共に、第3及び第4の側面
に平行に配置する。
Description
用される積層型誘電体共振器に関する。
し、誘電体の外周面にグランド導体層と端子導体層とを
設け、ストリップライン導体層の一端を端子導体層に接
続し、ストリップライン導体層の他端をグランド導体層
に接続した構造の積層型誘電体フィルタは公知である。
小型化に伴い、誘電体共振器の小型化、低背化が要求さ
れている。しかし、共振器の特性劣化を防いで小型化、
低背化を図ることが困難であった。即ち、従来の積層型
誘電体共振器のストリップライン導体層はこの主面が共
振器を取り付けるプリント回路基板の主面に対して平行
になるように配置されている。ストリップライン導体層
がこのように配置された共振器の低背化を図るためには
誘電体の高さを低くすることが必要になる。しかし、誘
電体の高さを低くすると、ストリップライン導体層を囲
む誘電体の体積が減少し、共振器の損失が増大即ちQの
低下を招いた。
制して小型化又は低背化を図ることができる積層型誘電
体共振器を提供することにある。
目的を達成するための本発明は、6面体形状の誘電体
と、前記誘電体に埋設された少なくとも1つのストリッ
プライン導体層と、前記誘電体の外周面に設けられたグ
ランド導体層と、前記誘電体の外周面に配置され且つ前
記ストリップライン導体層に結合された端子導体層とを
備え、前記誘電体は互いに対向する第1及び第2の主面
と前記第1及び第2の主面間において互いに対向してい
る第1及び第2の側面と前記第1及び第2の主面間にお
いて互いに対向し且つ前記第1及び第2の側面に対して
直角に配置されている第3及び第4の側面を有し、前記
第1の主面を共振器支持体に対向させるように形成され
た積層型誘電体共振器であって、前記ストリップライン
導体層は所定の厚みと所定の幅を有して前記第2の主面
側から前記第1の主面側に向かって直線的に延びてお
り、前記ストリップライン導体層の一対の主面は前記誘
電体の前記第3及び第4の側面に対して平行に配置され
ている積層型誘電体共振器に係わるものである。なお、
請求項2、4、6に示すようにストリップライン導体層
の一端部を第2の主面のグランド導体層に接続し、他端
部を内部接続導体層を介して第1の側面の端子導体層に
接続することができる。また、請求項3、7に示すよう
に内部グランド導体層を設けることができる。なお、請
求項5〜8に示すように端子導体層とストリップライン
導体層とを容量結合するための容量導体層を設けること
ができる。また、請求項9、10に示すように波長短縮
用導体層を誘電体の内部に設けることができる。また、
請求項11に示すように誘電体の外に波長短縮用導体層
を設けることができる。
イン導体層の一対の主面が誘電体の側面に対して平行に
配置されているので、ストリップライン導体層の一対の
主面に平行な方向において誘電体層の厚みが増大しても
共振器の低背化が阻害されない。従って、本発明によれ
ば、ストリップライン導体層の側面に平行な方向におけ
る誘電体層の厚みを十分に大きく保つことによって共振
器の特性(特にQ)を良好に保って低背化を図ることが
できる。また、請求項2、4、6、8の発明によれば、
端子導体層が共振器支持体側に配置されるので、この面
積を極力小さくすることができ、且つ端子導体層と外部
回路との接続を容易、確実に達成することができる。ま
た、請求項3、7の発明によれば、グランド導体層の一
部が誘電体に埋設されるので、グランド導体層と外部装
置との電気的接触を防ぐことができる。また、特性の安
定したグランド導体層を容易に提供することができる。
請求項5〜8の発明によればトラップ特性を得ることが
できる。また、請求項9、10の発明によれば、波長短
縮効果を容易に得ることができる。なお、波長短縮効果
とは、ストリップライン導体層の長さによって理論的に
決定される基本波の波長よりも長い波長において共振状
態を得ることができる効果である。従って、波長短縮効
果があると、ストリップライン導体層を理論値(λ/
4)よりも短く形成することができる。
施例を説明する。
層型誘電体共振器は、セラミック誘電体1と、ストリッ
プライン導体層2と、接続導体層2aと、波長短縮用導
体層3と、グランド導体層4と、端子導体層5とから成
る。
シート)を積層して焼成したものから成り、第1及び第
2の主面6、7と、第1、第2、第3及び第4の側面
8、9、10、11とを有し、全体としては6面体即ち
直方体に形成されている。図9は誘電体1をグリーンシ
ートに対応させて第1、第2、第3及び第4の誘電体層
1a、1b、1c、1dに分解して示すものである。厚
みを省いて点々を付して説明的に示すストリップライン
導体層2は第3の誘電体層1cの主面に垂直に延びるよ
うに配置されている。同様に厚みを省いて点々を付して
説明的に示す波長短縮用導体層3は第2の誘電体層1b
の表面に垂直に延びるように配置されている。従って、
波長短縮用導体層3は誘電体層1cを介してストリップ
ライン導体層2に対向する部分を有し、両者間に容量を
得ることができる。なお、導体層2、3は導電性ペース
トをグリーンシートに印刷し、グリーンシートを積層し
て焼成することによって得る。
うに共振器取付用回路基板12の主面に対向する面であ
る。なお、回路基板12には誘電体共振器のグランド導
体層4を接続するための導体層13と端子導体層5を接
続するための導体層14が設けられている。
の長さを有して誘電体1の第2の主面7から第1の主面
6に向かって直線的に延びている。即ち、ストリップラ
イン導体層2は誘電体1の第1の主面6に対して垂直の
方向に延びている。また、このストリップライン導体層
2は平板状であって互いに対向する対の主面は誘電体1
の第3及び第4の側面10、11に平行に配置されてい
る。ストリップライン導体層2の一端部(上部)2bは
誘電体1の第2の主面7に露出し、グランド導体層4に
接続されている。ストリップライン導体層2の他端部
(下端)は細条の接続導体層2aによって第1の側面8
の端子導体層5に接続されている。
第4の側面10、11の全部、及び誘電体1の第1及び
第2の主面6、7の大部分に形成されている。即ち、グ
ランド導体層4はストリップライン導体層2の主面に対
向するように配置され且つ誘電体1の第1及び第2の主
面6、7にも形成されている。なお、グランド導体層4
は第1及び第2の側面8、9には形成されていない。波
長短縮用導体層3の一端は誘電体1の第1の主面6に露
出してグランド導体層4に接続されている。
下部と第1の主面6の一部に形成されている。なお、グ
ランド導体層4及び端子導体層5は導電性ペーストを印
刷して焼成したものである。
0とこの等価回路20の信号伝送路21に対する接続を
示す。共振器等価回路20においてストリップライン導
体層2はインダクタンスLとコンデンサCとの並列回路
で示されている。コンデンサC1 は波長短縮用導体層3
とストリップライン導体層2との間の容量を示す。波長
短縮用コンデンサC1 はストリップライン導体層2の等
価コンデンサCに並列に接続される。波長短縮用導体層
3が設けられているので、ストリップライン導体層2の
長さは共振周波数の基本波の波長λの1/4よりも少し
短く設定され、共振器の小型化が図られている。
すように外部接続のコンデンサCa、Cb を介して信号
伝送路21に接続した場合の周波数と減衰量との関係を
示す特性図である。
果を有する。 (1) ストリップライン導体層2の対の主面を第3及
び第4の側面10、11に平行にしたので、ストリップ
ライン導体層2と第3及び第4の側面10、11との間
の誘電体層の厚みを十分大きくしてQ特性の向上を図る
ことができる。即ち、誘電体1の第1及び第2の主面
6、7の距離即ち高さの増大を伴わないでQ特性を向上
させることができる。従って、低背化されているにも拘
らず、特性劣化を伴わない誘電体共振器を提供すること
ができる。 (2) 波長短縮用導体層3の作用によってストリップ
ライン導体層2の長さを短くして共振器の小型化を図る
ことができる。 (3) ストリップライン導体層2の位置を第1の側面
8寄り、または第2の側面9寄りに移動することによっ
て損失の最も少ない状態(Qが最も大きい状態)を得る
ことができる。また、接続導体層2aの長さの変化によ
ってこのインダクタンスを調整することができる。 (4) 接続導体層2aを第1の側面8の下側に露出さ
せたので、端子導体層5を第1の側面8の下側に限定的
に形成することができるので、これによる損失を低減す
ることができる。また、グランド導体層4が第1及び第
2の側面8、9に設けられていないので、これに基づく
損失の低減も生じている。 (5) 波長短縮用導体層3をストリップライン導体層
2の開放端側に配置し、且つストリップライン導体層2
の幅の50%以上となるように幅広に形成し、この長さ
をストリップライン導体層2の長さの50%以下となる
ように比較的短くしたので、波長短縮用導体層3による
Q特性の妨害が少なくなり、損失の少ない共振器を提供
することができる。
2の実施例の誘電体共振器を説明する。但し、第2の実
施例を示す図12及び図13並びに第3〜第5の実施例
及び変形例を示す図14〜図26において図1〜図9と
実質的に同一の部分には同一の符号を付してその説明を
省略する。また、第2〜第5の実施例の説明において、
第1の実施例と共通する部分には図1〜図9も参照す
る。
電体共振器は、第1の実施例で誘電体1の第3及び第4
の側面10、11にグランド導体層4を設けた代りに、
第1及び第2の内部グランド導体層21、22を設けた
他は第1の実施例と同一に構成したものである。第1及
び第2の内部グランド導体層21、22は第3及び第4
の側面10、11に対向するように誘電体1に埋設され
ている。ストリップライン導体層2及び波長短縮用導体
層3は第1及び第2の内部グランド導体層21、22の
間に配置されている。第2の実施例の積層型誘電体共振
器は第1の実施例と同一の作用効果を有する他に、誘電
体1の第3及び第4の側面10、11が外部装置に接触
しても電気的に問題が生じないという効果を有する。ま
た、ストリップライン導体層2に対向するグランドを導
体層21、22で安定的に得ることができる。
の誘電体共振器は、第1の実施例の波長短縮用導体層3
の代りに誘電体層31と波長短縮用導体層32とを誘電
体1の外部に設けた他は、第1の実施例と同一に構成し
たものである。誘電体層31は導電性ペーストをグラン
ド導体層4の上に印刷して焼成したものである。波長短
縮用導体層32は誘電体層31の上に導電性ペーストを
印刷し、焼成したものであり、端子導体層5に接続され
ている。波長短縮用導体層32とグランド導体層4との
間の容量は図10のコンデンサC1 と同様に働き、波長
短縮効果を得ることができる。この実施例においてはス
トリップライン導体層2の近くに波長短縮用導体層が設
けられていない。従って、ストリップライン導体層2の
インダクタンス値が高くなり、高Qインダクタンスとな
る。なお、第3の実施例は第1の実施例と同一の効果も
有する。
は、図19に示すトラップ回路を構成するための誘電体
共振器に係わり、第1の実施例のストリップライン導体
層2の一端の端子導体層5に対する接続を解き、トラッ
プ容量用導体層41を設け、この他は第1の実施例と同
一に構成したものである。ストリップライン導体層2の
一端部は第2の主面7に露出してグランド導体層4に接
続され、他端部は開放されている。即ち第1〜第3の実
施例の接続導体層2aは省かれ、この代りに容量用導体
層41が設けられ、これがストリップライン導体層2の
他端部(開放端部)に対向している。なお、容量用導体
層41は追加された誘電体層1eに設けられ、第1〜第
3の実施例の接続導体層2aと同様に水平方向に延びて
第1の側面8に露出し、端子導体層5に接続されてい
る。従って、容量用導体層41によってストリップライ
ン導体層2と端子導体層5との間に図19に示すトラッ
ク容量Ctを得ることができる。この第4の実施例の誘
電体共振器は図18の等価回路で示すことができ、図2
0に示す減衰特性を示す。なお、この実施例のストリッ
プライン導体層2も第1の実施例と同様に配置されてい
るので、第1の実施例と同様に低背化の効果を得ること
ができる。
積層型誘電体共振器は、図1〜図9に示す第1の実施例
の積層型誘電体共振器のグランド導体層4及び端子導体
層5のパタ−ンを変形したものであり、これ以外は図1
〜図9と同一に構成されている。
高めるためにグランド導体層4が誘電体1の第1及び第
2の主面6、7と第3及び第4の側面10、11に設け
られ、更に、第1の側面8の両側領域と第2の側面9の
全部に設けられている。また、端子導体層5が第1の側
面8の一端から他端に至るように帯状に形成されてい
る。また、第2の主面7においてグランド導体層4が端
子導体層5から少し離間するように配置されている。
からのシ−ルドの点を除いて第1の実施例と同様な効果
を有する。更に、第5の実施例によればシ−ルト性を向
上させることができる。また、第5の実施例では端子導
体層5の外部回路への接続を第1の主面6側と第2の主
面7側とのいずれにおいても行うことができる。
く、例えば次の変形が可能なものである。 (1) 図21に示すように接続導体層2aを第1の側
面8に向かって先細に形成し、ストリップライン導体層
2における電界の集中を緩和させ、損失の低減を図るこ
とができる。 (2) 図9、図18の誘電体層1a、1dを複数枚の
グリーンシートの積層で形成することができる。 (3) 1つの誘電体に複数のストリップライン導体層
を形成すること、又は複数のストリップライン導体層を
相互に結合して誘電体フィルタを構成することもでき
る。
る。
である。
を示す回路図である。
る。
る。
である。
る。
る。
ある。
面図である。
Claims (11)
- 【請求項1】 6面体形状の誘電体と、前記誘電体に埋
設された少なくとも1つのストリップライン導体層と、
前記誘電体の外周面に設けられたグランド導体層と、前
記誘電体の外周面に配置され且つ前記ストリップライン
導体層に結合された端子導体層とを備え、 前記誘電体は互いに対向する第1及び第2の主面と前記
第1及び第2の主面間において互いに対向している第1
及び第2の側面と前記第1及び第2の主面間において互
いに対向し且つ前記第1及び第2の側面に対して直角に
配置されている第3及び第4の側面を有し、 前記第1の主面を共振器支持体に対向させるように形成
された積層型誘電体共振器であって、 前記ストリップライン導体層は所定の厚みと所定の幅を
有して前記第2の主面側から前記第1の主面側に向かっ
て直線的に延びており、 前記ストリップライン導体層の一対の主面は前記誘電体
の前記第3及び第4の側面に対して平行に配置されてい
ることを特徴とする積層型誘電体共振器。 - 【請求項2】 前記端子導体層は前記第1の側面に設け
られており、 前記グランド導体層は前記第1及び第2の主面の少なく
とも一部、前記第3及び第4の側面の少なくとも一部に
設けられており、 前記ストリップライン導体層の一端部は前記第2の主面
に露出して前記グランド導体層に接続されており、 前記ストリップライン導体層の他端部は内部接続導体層
を介して前記端子導体層に接続されていることを特徴と
する請求項1記載の積層型誘電体共振器。 - 【請求項3】 更に、前記誘電体に埋設された第1及び
第2の内部グランド導体層を有しており、 前記第1及び第2の内部グランド導体層は前記第3及び
第4の側面に対して平行に配置され且つ前記外周面の前
記グランド導体層に接続されており、 前記ストリップライン導体層は前記第1及び第2の内部
グランド導体層の間に配置されていることを特徴とする
請求項1記載の積層型誘電体共振器。 - 【請求項4】 前記端子導体層は前記第1の側面に設け
られており、 前記グランド導体層は前記第1及び第2の主面の少なく
とも一部に設けられており、 前記ストリップライン導体層の一端部は前記第2の主面
に露出して前記グランド導体層に接続されており、 前記ストリップライン導体層の他端部は内部接続導体層
を介して前記端子導体層に接続されていることを特徴と
する請求項3記載の積層型誘電体共振器。 - 【請求項5】 6面体形状の誘電体と、前記誘電体に埋
設された少なくとも1つのストリップライン導体層と、
前記ストリップライン導体層に対向するように前記誘電
体に埋設された容量導体層と、前記誘電体の外周面に設
けられたグランド導体層と、前記誘電体の外周面に配置
され且つ前記容量導体層に結合された端子導体層とを備
え、 前記誘電体は互いに対向する第1及び第2の主面と前記
第1及び第2の主面間において互いに対向している第1
及び第2の側面と前記第1及び第2の主面間において互
いに対向し且つ前記第1及び第2の側面に対して直角に
配置されている第3及び第4の側面を有し、 前記第1の主面を共振器支持体に対向させるように形成
された積層型誘電体共振器であって、 前記ストリップライン導体層は所定の厚みと所定の幅を
有して前記第2の主面側から前記第1の主面側に向かっ
て直線的に延びており、 前記ストリップライン導体層の一対の主面は前記誘電体
の前記第3及び第4の側面に対して平行に配置されてい
ることを特徴とする積層型誘電体共振器。 - 【請求項6】 前記端子導体層は前記第1の側面に設け
られており、 前記グランド導体層は前記第1及び第2の主面の少なく
とも一部、前記第3及び第4の側面の少なくとも一部に
設けられており、 前記ストリップライン導体層の一端部は前記第2の主面
に露出して前記グランド導体層に接続されており、 前記ストリップライン導体層の他端部は容量導体層に容
量結合されていることを特徴とする請求項5記載の積層
型誘電体共振器。 - 【請求項7】 更に、前記誘電体に埋設された第1及び
第2の内部グランド導体層を有しており、 前記第1及び第2の内部グランド導体層は前記第3及び
第4の側面に対して平行に配置され且つ前記外周面の前
記グランド導体層に接続されており、 前記ストリップライン導体層は前記第1及び第2の内部
グランド導体層の間に配置されていることを特徴とする
請求項5記載の積層型誘電体共振器。 - 【請求項8】 前記端子導体層は前記第1の側面に設け
られており、 前記グランド導体層は前記第1及び第2の主面の少なく
とも一部に設けられており、 前記ストリップライン導体層の一端部は前記第2の主面
に露出して前記グランド導体層に接続されており、 前記ストリップライン導体層の他端部は前記容量導体層
に容量結合されていることを特徴とする請求項7記載の
積層型誘電体共振器。 - 【請求項9】 更に、前記誘電体に埋設され且つ前記ス
トリップライン導体層に対向する部分を有している波長
短縮用導体層を有し、 前記波長短縮用導体層は前記グランド導体層に接続され
ていることを特徴とする請求項1乃至8のいずれかに記
載の積層型誘電体共振器。 - 【請求項10】 前記波長短縮用導体層は前記第2の主
面に露出して前記グランド導体層に接続されていること
を特徴とする請求項9記載の積層型誘電体共振器。 - 【請求項11】 更に、前記グランド導体層の上に配置
された誘電体層と、前記誘電体層の上に配置され且つ前
記端子導体層に接続された波長短縮用導体層を有してい
ることを特徴とする請求項1乃至8のいずれかに記載の
積層型誘電体共振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35073498A JP3515697B2 (ja) | 1998-07-15 | 1998-11-25 | 積層型誘電体共振器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10-216445 | 1998-07-15 | ||
JP21644598 | 1998-07-15 | ||
JP35073498A JP3515697B2 (ja) | 1998-07-15 | 1998-11-25 | 積層型誘電体共振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000091820A true JP2000091820A (ja) | 2000-03-31 |
JP3515697B2 JP3515697B2 (ja) | 2004-04-05 |
Family
ID=26521437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35073498A Expired - Fee Related JP3515697B2 (ja) | 1998-07-15 | 1998-11-25 | 積層型誘電体共振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3515697B2 (ja) |
-
1998
- 1998-11-25 JP JP35073498A patent/JP3515697B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3515697B2 (ja) | 2004-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3115149B2 (ja) | 積層型誘電体フィルタ | |
JP3422914B2 (ja) | 積層誘電体フィルタ | |
JPH0697705A (ja) | 誘電体フィルタ | |
JP2957051B2 (ja) | 積層型誘電体フィルタ | |
JPH07226602A (ja) | 積層型誘電体フィルタ | |
JP4245265B2 (ja) | 複数のフィルタを有する多層配線基板 | |
JP3135443B2 (ja) | 積層セラミックコンデンサー | |
JP2721626B2 (ja) | 積層型誘電体フィルタ | |
JP2860011B2 (ja) | 積層型誘電体フィルタ | |
JP3515697B2 (ja) | 積層型誘電体共振器 | |
JP2860010B2 (ja) | 積層型誘電体フィルタ | |
JP2710904B2 (ja) | 積層型誘電体フィルタ | |
JPH05283906A (ja) | 積層型誘電体フィルタ | |
JP3425065B2 (ja) | 積層型誘電体フィルタ | |
JP2715350B2 (ja) | 誘電体フィルタ | |
US8130062B2 (en) | Microstripline filter | |
JP3454535B2 (ja) | 積層型誘電体フィルタ | |
JP3173230B2 (ja) | フィルタの製造方法 | |
JP3650433B2 (ja) | アンテナスイッチ | |
JP3381956B2 (ja) | 積層型誘電体フィルタ | |
JP2000013115A (ja) | 積層型誘電体共振器 | |
WO2023079903A1 (ja) | 誘電体フィルタ | |
JP2860015B2 (ja) | 積層型誘電体フィルタ | |
JPH11136001A (ja) | 周波数特性が改善された積層型ストリップライン・フィルタ | |
JP2000022480A (ja) | 積層型フィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040116 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080123 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |