JP2000013115A - 積層型誘電体共振器 - Google Patents

Abstract

(57)【要約】 【課題】 積層型誘電体共振器のＱ特性を良好に保って
低背化することは困難であった。 【解決手段】 第１及び第２の主面６、７と第１、第
２、第３及び第４の側面とを有するセラミック誘電体１
の中にストリップライン導体層２を設ける。誘電体１の
外周面にグランド導体層４と端子導体層５とを設ける。
ストリップライン導体層２の一端を端子導体層５に接続
し、他端をグランド導体層４に接続する。ストリップラ
イン導体層２を第１の側面から第２の側面に向って直線
的に延びるように配置すると共に、第３及び第４の側面
に平行に配置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は携帯用電話機等に使
用される積層型誘電体共振器に関する。

【０００２】ストリップライン導体層を誘電体に埋設
し、誘電体の外周面にグランド導体層と端子導体層とを
設け、ストリップライン導体層の一端を端子導体層に接
続し、ストリップライン導体層の他端をグランド導体層
に接続した構造の積層型誘電体フイルタは公知である。

【０００３】

【発明が解決しようとする課題】ところで、通信機器の
小型化に伴い、誘電体共振器の小型化、低背化が要求さ
れている。しかし、共振器の特性劣化を防いで小型化、
低背化を図ることが困難であった。即ち、従来の積層型
誘電体共振器のストリップライン導体層はこの主面が共
振器を取り付けるプリント回路基板の主面に対して平行
になるように配置されている。ストリップライン導体層
がこのように配置された共振器の低背化を図るためには
誘電体の高さを低くすることが必要になる。しかし、誘
電体の高さを低くすると、ストリップライン導体層を囲
む誘電体の体積が減少し、共振器の損失が増大即ちＱの
低下を招いた。

【０００４】そこで、本発明の目的は、特性の低下を抑
制して小型化又は低背化を図ることができる積層型誘電
体共振器を提供することにある。

【０００５】

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、６面体形状の誘電体
と、前記誘電体に埋設された少なくとも１つのストリッ
プライン導体層と、前記誘電体の外周面に設けられたグ
ランド導体層と、前記誘電体の外周面に配置され且つ前
記ストリップライン導体層に結合された端子導体層とを
備え、前記誘電体は互いに対向する第１及び第２の主面
と前記第１及び第２の主面間において互いに対向してい
る第１及び第２の側面と前記第１及び第２の主面間にお
いて互いに対向し且つ前記第１及び第２の側面に対して
直角に配置されている第３及び第４の側面を有し、前記
第１の主面を共振器支持体に対向させるように形成され
た積層型誘電体共振器であって、前記ストリップライン
導体層は所定の厚みと所定の幅を有して前記第１の側面
側から前記第２の側面側に向って直線的に延びており、
前記ストリップライン導体層の一対の主面は前記誘電体
の前記第３及び第４の側面に対して平行に配置されてい
ることを特徴とする積層型誘電体共振器に係わるもので
ある。なお、請求項２に示すように端子導体層とストリ
ップライン導体層とを容量結合するための導体層を設け
ることができる。また、請求項３に示すように波長短縮
用導体層を誘電体の内部に設けることができるまた、請
求項４に示すように誘電体の外に波長短縮用導体層を設
けることができる。また、請求項５に示すように端子導
体層を第１の側面に設けると共に第１及び第２の主面の
一方又は両方に延在するように設け、波長短縮効果を得
ることができる。また、請求項６に示すようにグランド
導体層に対向するように波長短縮用導体層を誘電体の内
部に設けることができる。また、請求項７に示すように
誘電体の内部に内部グランド導体層を設けることができ
る。

【０００６】

【発明の効果】各請求項の発明によれば、ストリップラ
イン導体層の一対の主面が誘電体の側面に対して平行に
配置されているので、ストリップライン導体層の一対の
主面に平行な方向において誘電体層の厚みが増大しても
共振器の低背化が妨害されない。従って、本発明によれ
ば、ストリップライン導体層の側面に平行な方向におけ
る誘電体層の厚みを十分に保つことによって共振器の特
性（特にＱ）を良好に保って低背化を図ることができ
る。また、請求項２によれば、トラップ特性を得ること
ができる。また、請求項３〜６の発明によれば、波長短
縮効果を容易に得ることができる。なお、波長短縮効果
とは、ストリップライン導体層の長さによって理論的に
決定される基本波の波長よりも長い波長において共振状
態を得ることができる効果である。従って、波長短縮効
果があると、ストリップライン導体層を理論値（λ／
４）よりも短く形成することができる。

【０００７】

【実施形態及び実施例】次に、本発明の実施形態及び実
施例を説明する。

【０００８】

【第１の実施例】図１〜図１０に示す第１の実施例の積
層型誘電体共振器は、セラミック誘電体１と、ストリッ
プライン導体層２と、波長短縮用導体層３ａ、３ｂと、
グランド導体層４と、端子導体層５とから成る。

【０００９】誘電体１は複数のグリーンシート（磁器生
シート）を積層して焼成したものから成り、第１及び第
２の主面６、７と、第１、第２、第３及び第４の側面
８、９、１０、１１とを有し、全体として６面体即ち直
方体に形成されている。図９は誘電体１をグリーンシー
トに対応させて第１、第２、第３、第４及び第５の誘電
体層１ａ、１ｂ、１ｃ、１ｄ、１ｅに分解して示すもの
である。厚みを省いて点々を付して説明的に示すストリ
ップライン導体層２は第３の誘電体層１ｃの主面に水平
に延びるように配置されている。同様に厚みを省いて点
々を付して説明的に示す第１及び第２の波長短縮用導体
層３ａ、３ｂは第２及び第４の誘電体層１ｂ、１ｄの表
面に垂直に延びるように配置されている。従って、第１
及び第２の波長短縮用導体層３ａ、３ｂは誘電体層１
ｃ、１ｄを介してストリップライン導体層２に対向する
部分を有し、両者間に容量を得ることができる。なお、
導体層１、３ａ、３ｂは導電性ペーストをグリーンシー
トに印刷し、グリーンシートを積層して焼成することに
よって得る。

【００１０】誘電体１の第１の主面６は、図３に示すよ
うに共振器取付用回路基板１２の主面に対向する面であ
る。なお、回路基板１２には誘電体共振器のグランド導
体層４を接続するための導体層１３と端子導体層５を接
続するための導体層１４が設けられている。

【００１１】ストリップライン導体層２は幅Ｗ1 、長さ
Ｌ1 を有し、誘電体１のほぼ中央に配置され、第１の側
面８からこれに対向する第２の側面９に至るように直線
的に延びている。このストリップライン導体層２は平板
状であって互いに対向する対の主面２ａ、２ｂと対の側
面２ｃ、２ｄと対の端面２ｅ、２ｆとを有する。対の主
面２ａ、２ｂ間の距離即ち導体層２の厚みは幅Ｗ1 より
も小さい。このストリップライン導体層２の一方の端面
２ｅは図７に示すように誘電体１の第１の側面８に露出
し、他方の端面２ｆは図８に示すように誘電体１の第２
の側面９に露出している。また、ストリップライン導体
層２の対の主面２ａ、２ｂは誘電体１の第３及び第４の
側面１０、１１に平行に配置されている。従って、スト
リップライン導体層２の対の主面２ａ、２ｂは、誘電体
１の取付面側の第１の主面６に対して垂直に配置されて
いる。ストリップライン導体層２の一端面２ｅは端子導
体層５に接続され、他端面２ｆはグランド導体層４に接
続されている。

【００１２】グランド導体層４は、誘電体１の第２、第
３及び第４の側面９、１０、１１の全部、及び誘電体１
の第１及び第２の主面６、７と第１及び第２の側面８、
９の大部分に形成されている。即ち、グランド導体層４
は端子導体層５とこれを囲む分離領域１５とを除いた誘
電体１の外周面に形成されている。波長短縮用導体層３
ａ、３ｂの一端は誘電体１の第２の主面７に露出してグ
ランド導体層４に接続され、これ等の他端は誘電体１の
第１の主面６に露出してグランド導体層４に接続されて
いる。

【００１３】端子導体層５は誘電体１の第１の側面８の
中央において第１の主面６から第２の主面７に向って直
線的に延びるように帯状に形成されている。なお、グラ
ンド導体層４及び端子導体層５は導電性ペーストを印刷
して焼成したものである。

【００１４】図１０は図１の誘電体共振器の等価回路２
０とこの等価回路２０の信号伝送路２１に対する接続を
示す。共振器等価回路２０においてストリップライン導
体層２はインダクタンスＬとコンデンサＣとの並列回路
で示されている。コンデンサＣ1 は第１及び第２の波長
短縮用導体層３ａ、３ｂとストリップライン導体層２と
の間の容量を示す。波長短縮用コンデンサＣ1 はストリ
ップライン導体層２の等価コンデンサＣに並列に接続さ
れる。波長短縮用導体層３ａ、３ｂが設けられているの
で、ストリップライン導体層２の長さＬ1 は共振周波数
の基本波の波長λの１／４よりも少し短く設定され、共
振器の小型化が図られている。なお、破線で示すコンデ
ンサＣ2 は後述の実施例に係わるものである。

【００１５】図１１は図１の誘電体共振器を図１０に示
すように外部接続のコンデンサＣa、Ｃb を介して信号
伝送路２１に接続した場合の周波数と減衰量との関係を
示す特性図である。

【００１６】上述から明らかなように本実施例は次の効
果を有する。 （１） ストリップライン導体層２の対の主面２ａ、２
ｂを第３及び第４の側面１０、１１に平行にしたので、
ストリップライン導体層２と第３及び第４の側面１０、
１１との間の誘電体層の厚みを十分に大きくしてＱ特性
の向上を図ることができる。即ち、誘電体１の第１及び
第２の主面６、７間の距離即ち高さの増大を伴なわない
でＱ特性を向上させることができる。従って、低背化さ
れているにも拘らず、特性劣化を伴なわない誘電体共振
器を提供することができる。 （２） 波長短縮用導体層３ａ、３ｂの作用によってス
トリップライン導体層２の長さＬ1 を短くして共振器の
小型化を図ることができる。

【００１７】

【第２の実施例】次に、図１２及び図１３を参照して第
２の実施例の誘電体共振器を説明する。但し、第２の実
施例を示す図１２及び図１３並びに第３〜第５の実施例
を示す図１４〜図２２において図１〜図９と実質的に同
一の部分には同一の符号を付してその説明を省略する。
また、第２〜第５の実施例の説明において、第１の実施
例と共通する部分は図１〜図９も参照する。

【００１８】図１２及び図１３に示す第２の実施例の誘
電体共振器は、第１の実施例の端子導体層５に第１及び
第２の主面６、７への延長部５ａ、５ｂを設けた他は第
１の実施例と同一に構成したものである。延長部５ａ、
５ｂを設けると、これがグランド導体層４に近くなり、
これ等の間の容量が図１０で破線で示す等価コンデンサ
Ｃ2 として働き、波長短縮効果を得ることができる。な
お、第２の実施例は第１の実施例と同一の効果も有す
る。

【００１９】

【第３の実施例】図１４及び図１５に示す第３の実施例
の誘電体共振器は、波長短縮用導体層３ａ、３ｂを片持
ち状態に配置し、第３又は第４の側面１０、１１側から
見てストリップライン導体層２との境界となる領域３０
を先端部分に比べて短くし、また、ストリップライン導
体層２の両端領域３１、３２の幅を広くし、この他は第
１の実施例と同一に構成したものである。波長短縮用導
体層３ａ、３ｂに細い領域３０を設けると、波長短縮用
導体層３ａ、３ｂとストリップライン導体層２との間の
パターンずれが生じても両者間の容量変化を小さく保つ
ことができる。また、ストリップライン導体層２の両端
領域３１、３２の幅を広くすると、積層ずれ等による共
振周波数変動を抑えることができる。なお、第３の実施
例は第１の実施例と同一の効果も有する。

【００２０】

【第４の実施例】図１６〜図１８に示す第４の実施例の
誘電体共振器は、第１の実施例の波長短縮用導体層３
ａ、３ｂの代りに誘電体層４０、４１と波長短縮用導体
層４２、４３とを誘電体１の外部に設けた他は、第１の
実施例と同一に構成したものである。誘電体層４０、４
１は導電体ペーストをグランド導体層４の上に印刷して
焼成したものである。波長短縮用導体層４２、４３は誘
電体層４０、４１の上に導電性ペーストを印刷し、焼成
したものであり、端子導体層５に接続されている。波長
短縮用導体層４２、４３とグランド導体層４との間の容
量は図１０のコンデンサＣ1 又はＣ2 と同様に働き、波
長短縮効果を得ることができる。この実施例においては
ストリップライン導体層２の近くに波長短縮用導体層が
設けられていない。従って、ストリップライン導体層２
のインダクタンス値が高くなり、高Ｑインダクタンスと
なる。なお、第４の実施例は第１の実施例と同一の効果
も有する。

【００２１】

【第５の実施例】図１９〜図２３に示す第５の実施例
は、図２３（Ａ）に示すトラップ回路を構成するための
誘電体共振器に係わり、第１の実施例のストリップライ
ン導体層２の一端の端子導体層５に対する接続を解き、
且つ波長短縮用導体層３ａ、３ｂの代りにトラップ容量
用導体層５１、５２を設け、この他は第１の実施例と同
一に構成したものである。トラップ容量用導体層５１、
５２は誘電体１に埋設され、ストリップライン導体層２
に対向するように配置され、これ等の一端は端子導体層
５に接続されている。従って、ストリップライン導体層
２はトラップ用導体層５１、５２との間の容量Ｃt を介
して端子導体層５に接続されている。ストリップライン
導体層２の他端はグランド導体層４に接続されているの
で、図１９の誘電体共振器は図２３（Ａ）の等価回路で
示すことができ、図２３（Ｂ）に示す減衰特性を示す。
なお、この実施例のストリップライン導体層２も第１の
実施例と同様に配置されているので、第１の実施例と同
様に低背化の効果を得ることができる。

【００２２】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図１８で破線で示すように誘電体１の中に波長
短縮用導体層４２ａ、４３ａを設け、これ等とグランド
導体層４との間の容量を波長短縮に使用することができ
る。なお、導体層４２ａ、４３ａは端子導体層５に接続
する。 （２） 図９、図１４の誘電体層１ａ、１ｅを複数枚の
グリーンシートの積層で形成することができる。 （３） １つの誘電体に複数のストリップライン導体層
を形成すること、又は複数のストリップライン導体層を
相互に結合して誘電体フィルタを構成することもでき
る。

【図面の簡単な説明】

【図１】第１の実施例の誘電体共振器を示す斜視図であ
る。

【図２】図１の誘電体共振器の平面図である。

【図３】図１の誘電体共振器及びこの取付基板の正面図
である。

【図４】図１の誘電体共振器の左側面図である。

【図５】図１の誘電体共振器の底面図である。

【図６】図１の導体層を含む誘電体の平面図である。

【図７】図６の誘電体の正面図である。

【図８】図６の誘電体の背面図である。

【図９】図６の誘電体の分解斜視図である。

【図１０】図１の誘電体共振器の等価回路と信号伝送路
を示す回路図である。

【図１１】図１の誘電体共振器の減衰特性図である。

【図１２】第２の実施例の誘電体共振器の斜視図であ
る。

【図１３】図１２の誘電体共振器の平面図である。

【図１４】第３の実施例の誘電体共振器の誘電体の分解
斜視図である。

【図１５】第３の実施例の誘電体共振器の左側面図であ
る。

【図１６】第４の実施例の誘電体共振器の斜視図であ
る。

【図１７】図１６の誘電体共振器の平面図である。

【図１８】図１７のＡ−Ａ線断面図である。

【図１９】第５の実施例の誘電体共振器を示す斜視図で
ある。

【図２０】図１９の誘電体共振器の平面図である。

【図２１】図２０のＢ−Ｂ線断面図である。

【図２２】図２０のＣ−Ｃ線断面図である。

【図２３】図１９の誘電体共振器の等価回路（Ａ）と減
衰特性（Ｂ）を示す図である。

【符号の説明】

１ 誘電体 ２ ストリップライン導体層 ３ａ、３ｂ 波長短縮用導体層 ４ グランド導体層 ５ 端子導体層 ６ 第１の主面 ７ 第２の主面 ８〜１１ 側面 １２ 取付回路基板

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ６面体形状の誘電体と、前記誘電体に埋
   設された少なくとも１つのストリップライン導体層と、
   前記誘電体の外周面に設けられたグランド導体層と、前
   記誘電体の外周面に配置され且つ前記ストリップライン
   導体層に結合された端子導体層とを備え、 前記誘電体は互いに対向する第１及び第２の主面と前記
   第１及び第２の主面間において互いに対向している第１
   及び第２の側面と前記第１及び第２の主面間において互
   いに対向し且つ前記第１及び第２の側面に対して直角に
   配置されている第３及び第４の側面を有し、 前記第１の主面を共振器支持体に対向させるように形成
   された積層型誘電体共振器であって、 前記ストリップライン導体層は所定の厚みと所定の幅を
   有して前記第１の側面側から前記第２の側面側に向って
   直線的に延びており、 前記ストリップライン導体層の一対の主面は前記誘電体
   の前記第３及び第４の側面に対して平行に配置されてい
   ることを特徴とする積層型誘電体共振器。
2. 【請求項２】 ６面体形状の誘電体と、前記誘電体に埋
   設された少なくとも１つのストリップライン導体層と、
   前記ストリップライン導体層に対向するように前記誘電
   体に埋設された容量導体層と、前記誘電体の外周面に設
   けられたグランド導体層と、前記誘電体の外周面に配置
   され且つ前記容量導体層に結合された端子導体層とを備
   え、 前記誘電体は互いに対向する第１及び第２の主面と前記
   第１及び第２の主面間において互いに対向している第１
   及び第２の側面と前記第１及び第２の主面間において互
   いに対向し且つ前記第１及び第２の側面に対して直角に
   配置されている第３及び第４の側面を有し、 前記第１の主面を共振器支持体に対向させるように形成
   された積層型誘電体共振器であって、 前記ストリップライン導体層は所定の厚みと所定の幅を
   有して前記第１の側面側から前記第２の側面側に向って
   直線的に延びており、 前記ストリップライン導体層の一対の主面は前記誘電体
   の前記第３及び第４の側面に対して平行に配置されてい
   ることを特徴とする積層型誘電体共振器。
3. 【請求項３】 更に、前記誘電体に埋設され且つ前記ス
   トリップライン導体層に対向する部分を有している波長
   短縮用導体層を有し、 前記波長短縮用導体層は前記グランド導体層に接続され
   ていることを特徴とする請求項１又は２記載の積層型誘
   電体共振器。
4. 【請求項４】 更に、前記グランド導体層の上に配置さ
   れた誘電体層と、前記誘電体層の上に配置され且つ前記
   端子導体層に接続された波長短縮用導体層を有している
   ことを特徴とする請求項１記載の積層型誘電体共振器。
5. 【請求項５】 前記端子導体層は前記第１の主面から前
   記第２の主面に向って直線的に延びるように前記第１の
   側面に設けられていると共に前記第１の主面と前記第２
   の主面のいずれか一方又は両方に延長した部分を有し、
   前記グランド導体層は前記端子導体層を所定の分離領域
   を介して囲むように前記第１及び第２の主面と前記第
   １、第２、第３及び第４の側面とに設けられていること
   を特徴とする請求項１又は２又は３又は４記載の積層型
   誘電体共振器。
6. 【請求項６】 前記グランド導体層に対向するように前
   記誘電体に埋設され且つ前記端子導体層に接続されてい
   る波長短縮用導体層を有していることを特徴とする請求
   項１記載の積層型誘電体共振器。
7. 【請求項７】 更に、前記ストリップライン導体層に対
   向するように前記誘電体に埋設され且つ前記誘電体の外
   側の前記グランド導体層に接続されている内部グランド
   導体層を有することを特徴とする請求項１乃至６のいず
   れかに記載の積層型誘電体共振器。