JP4172741B2 - 積層型誘電体フィルタ - Google Patents
積層型誘電体フィルタ Download PDFInfo
- Publication number
- JP4172741B2 JP4172741B2 JP2000301421A JP2000301421A JP4172741B2 JP 4172741 B2 JP4172741 B2 JP 4172741B2 JP 2000301421 A JP2000301421 A JP 2000301421A JP 2000301421 A JP2000301421 A JP 2000301421A JP 4172741 B2 JP4172741 B2 JP 4172741B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- folded
- filter
- ground electrode
- strip line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波部品として使用されるストリップラインフィルタ等のTEM（Transversed Electromagnetic Mode）モードを用いた積層型誘電体フィルタに関するものである。
【０００２】
【従来の技術】
従来、マイクロ波を利用した携帯電話などの機器には、小型のフィルタが多用されているが、中でも誘電体層を複数積層したストリップライン共振器を用いて構成した積層型誘電体フィルタは低背化、高機能化できるために多く使用されてきている。
【０００３】
このような積層型誘電体フィルタを図４に示す。図４は従来の積層型誘電体フィルタの分解斜視図で図５はその断面図である。図５に示すように複数の誘電体層１１０ａ〜１１０ｆが積層された積層体１１０の両主面にアース電極１０２が、積層体１１０の端面にアース電極１０３が形成され、アース電極１０２とアース電極１０３とが互いに接続されている。誘電体層１１０ｄの主面にストリップライン１０４が互いに平行して配列されており、ストリップライン１０４同士の間隔は夫々Ｓの距離を保って配置されている。
【０００４】
ストリップライン１０４は一端側がアース電極１０３と接続された短絡端を形成している誘導電極１０４ａ、１０４ｂ、１０４ｃと、誘導電極１０４ａ、１０４ｂ、１０４ｃの先端から誘電体層の積層方向に任意の層間まで形成されたビアホール導体１０６と、その形成位置から誘導電極１０４ａ、１０４ｂ、１０４ｃ側に折り返す折り返し電極１０５ａ、１０５ｂ、１０５ｃを形成して開放端に至っている。
【０００５】
ストリップライン１０４ａ、１０４ｂ、１０４ｃの両近傍には入出力電極１０７が形成されている。なお、１０８は共振器結合電極であり、１０９（ａ〜ｃ）は製品毎の共振周波数をアース電極１０２の一部を切除することで微調整する表層容量調整用削除部分である。
【０００６】
積層型誘電体フィルタの製造方法としては、まず、基板となるセラミック材料とガラス材料及び有機バインダと溶剤からなるスラリーをドクターブレード法等でキャスティング、乾燥してグリーンシートを作製する。次に、ストリップライン等の内部配線のパターンに応じて、導体ペーストをグリーンシートに印刷する。この印刷されたグリーンシートを複数枚積層して一体化した後、一括同時焼成して積層体を形成する。その後、積層体の側面及び短絡端、開放端、上面、下面にアース電極となる導体ペーストを印刷・焼成し、フィルタが形成される。
【０００７】
このように形成された積層型誘電体フィルタにおいては、フィルタ特性の所望の中心周波数、帯域幅及び減衰量を同時に確保する設計がもとめられている。
【０００８】
即ち、誘電体層の誘電率とストリップラインの長さ寸法等の形状を変化させることによって所望の中心周波数を得ることができ、各ストリップラインで構成する共振器間の磁界結合の度合いや、電界結合の度合いによって通過帯域幅及び減衰極の位置が決定される。例えば共振器間の間隔を狭くすると磁界結合が強くなり帯域幅が広がる要因の１つとなる。
【０００９】
しかしながら、磁界結合と電解結合の双方が作用する積層型誘電体フィルタにおいては、単純にストリップラインの間隔を狭くしてフィルタの通過帯域幅を広げても、磁界結合が強くなることでフィルタの挿入損失が大きくなり、結果的にフィルタ特性を悪くしてしまうものである。
【００１０】
従って、積層型誘電体フィルタにおいて良好なフィルタ特性を得るためには、通過域において、通過帯域幅が広くとれ、阻止域においては、より大きな減衰量を得ることができるフィルタの構成が求められている。そのためには、従来の方法としては、ストリップラインの間隔を縮めながら、ストリップラインの形状を変化させて、磁界結合、電界結合を適宜調整して所望のフィルタ特性を得ていた。
【００１１】
【発明が解決しようとする課題】
しかしながら、近年の高周波帯を利用した移動体通信の分野では、送信側の通過域と受信側の阻止域又は受信側の通過域と送信側の阻止域が近接して、且つ大きな減衰量を必要とするフィルタが求められており、これらの方法をとるだけでは対応できなくなる場合が生じてきている。
【００１２】
また、上述した積層型誘電体フィルタＦでは、確かにストリップライン１０４を折り曲げることで積層型誘電体フィルタＦの寸法を１／４波長分の長さ以下にして１／４波長の共振器を構成することができ小型化を達成していた。また、折り返し電極１０５ａ〜ｃにより容量結合が強まることを利用して積層型誘電体フィルタの中心周波数及び通過帯域幅を調整していた。
【００１３】
しかしながら、折り返し電極１０５ａ〜ｃが形成されている位置は、折り返し電極１０５ａ〜ｃが近接しているので、必要以上の容量結合が生じて十分な帯域幅を確保することができず、挿入損失を大きく減少させているという問題点を有していた。
【００１４】
また、使用する周波数帯は多種多様のため、異なる周波数に対応する誘電体フィルタを製造する場合は、その異なる共振周波数毎に共振器内導体の長さや外導体のパターンをそれぞれに合わせて変える必要があり、異なる積層型誘電体フィルタ間で共有させることができず、その製造方法や製造工程が煩雑なものとなり、またコスト高になるといった弊害がでてしまう。
【００１５】
また、上記した積層型誘電体フィルタの製造方法では、製造された積層型誘電体フィルタが対応する共振周波数の範囲幅は狭く、外部条件に合わせて細かな調整をすることはできなかった。
【００１６】
本発明は、上記した背景に鑑みてなされたもので、その目的とするところは、上記した問題を解決し、異なる共振周波数の積層型誘電体フィルタを製造する場合においても、共振器内導体を構成する各パターンの寸法形状，外導体パターンの共用を可能にし、また、誘電体フィルタが対応できる中心周波数の通過帯域幅を広くとることができ、挿入損失を大幅に改善した積層型誘電体フィルタを提供することにある。
【００１７】
【課題を解決するための手段】
上記した目的を達成するため、本発明は、複数の誘電体層を積層してなる積層体の主面に形成したアース電極に前記積層体の同一層間で対向し、かつ一端側が前記アース電極に接続するように形成された複数の１／４波長ストリップラインが併設されている積層型誘電体フィルタにおいて、
前記各ストリップラインは、前記アース電極との短絡端より面方向に延びる誘導電極と、該誘導電極の先端とアース電極との間の任意の誘電体層間まで延びるビアホール導体と、当該誘電体層間において誘導電極側に折り返されて開放端に至る第１折り返し電極とから構成された第１ストリップラインと、
該第１のストリップラインに隣接し、前記アース電極との短絡端より面方向に延びる誘導電極と、該誘導電極の先端とアース電極との間の任意の誘電体層間まで延びるビアホール導体と、当該誘電体層間において誘導電極側と反対側に折り返されて開放端に至る第２折り返し電極とから構成された第２ストリップラインとを含むことを特徴とする積層型誘電体フィルタを提供する。
【００１８】
【作用】
従来、上述のように積層型誘電体フィルタにおいては、フィルタの通過帯域幅を広くしたい場合は各ストリップラインで構成される各１／４波長型の共振器（以下、単に共振器という）間の間隔を狭くする事によって実現させていたが、弊害として、共振器間の間隔が狭くなるにつれて共振器が占有する誘電体の容積が小さくなり、共振器のQ値が低下してしまいフィルタとしての挿入損失が増大していた。
【００１９】
これに対して、本発明によれば、ストリップラインの第１折り返し電極とは反対側に折り返されて開放端に至る第２折り返し電極を形成したので、各ストリップラインの折り返し電極間で生じる必要以上の容量成分を減少させることができ、これにより、同一のストリップラインの長さとストリップラインの間隔で積層型誘電体フィルタの通過帯域幅を調整できるので設計の自由度も増し、通過帯域幅が従来に比べて広くすることができる。
【００２０】
また、積層型誘電体フィルタの各ストリップライン間の間隔を狭くしても従来品に比較してフィルタの通過帯域幅を維持でき、また、フィルタの挿入損失の劣化を抑えながらフィルタの小型化を達成することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。
図1は本発明の積層型誘電体フィルタの斜視図であり、図2はその内部構造を説明するための断面図であり、（ａ）は一方側のストリップラインの形成方向で切断した断面図、（ｂ）は中央のストリップラインの形成方向を切断した断面図であり、図3（ａ）は図1のＡ−Ａ線断面図、（ｂ）はＢ−Ｂ断面図である。
図１において、Ｆは本発明の積層型誘電体フィルタである。積層型誘電体フィルタＦは誘電体層が積層してなるブロック１の両主面にアース電極２及び少なくとも一方側面にアース電極電極３を形成してなる。
【００２２】
誘電体ブロック１は誘電体層１０ａ〜１０ｆが積層されてなり、その材質として誘電体セラミック材料と低温焼成を可能とする酸化物や低融点ガラス材料とから構成されている。具体的には、誘電体セラミック材料としては、例えば、ＢａＯ−ＴｉＯ2系、Ｃａ−ＴｉＯ2系、ＭｇＯ−ＴｉＯ2系等が、低温焼成するための酸化物としては、ＢｉＶＯ4、ＣｕＯ、Ｌｉ2Ｏ、Ｂ2Ｏ3等がある。この間の誘電体層１０a〜１０ｆは１層あたり５０〜３００μｍ程度の厚みを有している。
【００２３】
誘電体ブロック１を構成するストリップライン４は図２に示すように、ストリップライン４の一端側がアース電極３と接続された短絡端を形成している誘導電極４ａ、４ｂ、４ｃと、誘導電極４ａ、４ｂ、４ｃの先端から誘電体層の積層方向の上側に誘電体層１０ａと１０ｂ間まで形成されたビアホール導体６（６ａ〜６）と、誘電体層１０ａと１０ｂ間のビアホール導体６の形成位置から誘導電極４ａ、４ｃ側に折り返す折り返し電極１０５ａ、１０５ｃと、誘導電極４ｂはそれらとは反対方向に折り返された折り返し電極５ｂを形成して開放端に至っている。
【００２４】
また、誘導電極４ａ、４ｂ、４ｃの先端から誘電体層の積層方向の下側に誘電体層１０ｅと１０ｄ間まで形成されたビアホール導体６と、その形成位置から誘導電極４ａ、４ｃ側に折り返す折り返し電極５ａ、５ｃと、誘導電極４ｂはそれらとは反対方向に折り返された折り返し電極５ｂを形成して開放端に至っている。
なお、７は入出力電極、８はストリップライン４で構成される共振器の間を結合させる結合電極である。
【００２５】
９はアース電極２の表面をトリミングするトリミング領域であり、アース電極２と対向する折り返し電極５ａ〜５ｃの折り返し点に対向するアース電極２の位置から開放端方向にトリミングを行うことで折り返し電極５ａ〜５ｃで形成される容量成分を調整して電界結合を弱め、周波数を微調整することができる。
【００２６】
誘導電極４ａ〜４ｃの長さは同一の長さに調整しており、また、折り返し電極５ａ、５ｂ、５ｃと折り返し電極５ｄ、５ｅ、５ｆの長さ（折り返し点から短絡端までの距離）の関係も誘導電極４ａ、４ｂ、４ｃに対して上下同一の長さになるように設計する。このように折り返し電極５ａ〜５ｆの上下を同一の構成にすることにより、実質的に波長が短縮されてフィルタを小型化できる。
【００２７】
また、本発明の特徴的なところは、３本の誘導電極４ａ〜４ｃのうち、隣接するストリップライン４の折り返し電極の折り返し方向が異なることである。即ち、図１でいう中央のストリップライン４で折り返し電極５ｂの折り返す向きを誘導電極４ｂが形成された側とは反対方向にしている。こうすることで、隣接する折り返し電極５ａ又は５ｃ間で発生する不要な容量結合を弱めることができ、通過帯域幅の調整が可能となる。なお、折り返す向きを誘導電極４ｂが形成された側とは反対方向であるから、図のような折り返し電極５ａ、５ｃよりも１８０℃反対方向に形成する方が良い。これにより、対向する折り返し電極５ａ又は５ｃ間がほとんどなくなり、その間での電界結合を弱めることができるからである。しかしながらこれに限定されるものではなく、反対方向の角度は適宜決定すできる。
【００２８】
また、別の実施の形態として、各ストリップライン４の２本の折り返し電極５ｂ、５ｅを、その隣接するストリップライン４の折り返し電極５ａ、５ｄ又は折り返し電極５ｃ、５ｆとは総て誘導電極が形成されている側とは逆の方向にしても良い。こうすることでも上述の同様の効果が得られる。
【００２９】
【発明の効果】
以上、本発明によれば、ストリップライン共振器の間隔Ｓを変化させずにフィルタの通過帯域幅を制御する事が可能であるため、ストリップライン共振器のＱ値を低下させずにフィルタを構成する事が可能となり、低損失のフィルタを実現できる。
【００３０】
また、通過帯域幅と減衰極位置を制御する事が可能であり、通過域と阻止域が近接するフィルタの目標仕様を満足することができ、小型で低損失であり且つ高減衰量の積層フィルタが実現できる。
【図面の簡単な説明】
【図１】本発明の積層型誘電体フィルタの外観斜視図である。
【図２】本発明の積層型誘電体フィルタの各層構造である。
【図３】本発明の積層型誘電体フィルタの断面図である。
【図４】従来の積層型誘電体フィルタの各層構造ある。
【図５】従来の積層型誘電体フィルタの各層構造である。
【図６】従来の積層型誘電体フィルタの断面図である。
【符号の説明】
１：誘電体ブロック
２：主面側のアース電極
３：側面側のアース電極
４：ストリップライン
４ａ〜４ｃ：誘導電極
５ａ〜５ｆ：折り返し電極
６ａ〜６ｃ：ビアホール導体
８：共振器結合電極
９：トリミング領域
１０ａ〜１０ｆ：誘電体層
【発明の属する技術分野】
本発明は、高周波部品として使用されるストリップラインフィルタ等のTEM（Transversed Electromagnetic Mode）モードを用いた積層型誘電体フィルタに関するものである。
【０００２】
【従来の技術】
従来、マイクロ波を利用した携帯電話などの機器には、小型のフィルタが多用されているが、中でも誘電体層を複数積層したストリップライン共振器を用いて構成した積層型誘電体フィルタは低背化、高機能化できるために多く使用されてきている。
【０００３】
このような積層型誘電体フィルタを図４に示す。図４は従来の積層型誘電体フィルタの分解斜視図で図５はその断面図である。図５に示すように複数の誘電体層１１０ａ〜１１０ｆが積層された積層体１１０の両主面にアース電極１０２が、積層体１１０の端面にアース電極１０３が形成され、アース電極１０２とアース電極１０３とが互いに接続されている。誘電体層１１０ｄの主面にストリップライン１０４が互いに平行して配列されており、ストリップライン１０４同士の間隔は夫々Ｓの距離を保って配置されている。
【０００４】
ストリップライン１０４は一端側がアース電極１０３と接続された短絡端を形成している誘導電極１０４ａ、１０４ｂ、１０４ｃと、誘導電極１０４ａ、１０４ｂ、１０４ｃの先端から誘電体層の積層方向に任意の層間まで形成されたビアホール導体１０６と、その形成位置から誘導電極１０４ａ、１０４ｂ、１０４ｃ側に折り返す折り返し電極１０５ａ、１０５ｂ、１０５ｃを形成して開放端に至っている。
【０００５】
ストリップライン１０４ａ、１０４ｂ、１０４ｃの両近傍には入出力電極１０７が形成されている。なお、１０８は共振器結合電極であり、１０９（ａ〜ｃ）は製品毎の共振周波数をアース電極１０２の一部を切除することで微調整する表層容量調整用削除部分である。
【０００６】
積層型誘電体フィルタの製造方法としては、まず、基板となるセラミック材料とガラス材料及び有機バインダと溶剤からなるスラリーをドクターブレード法等でキャスティング、乾燥してグリーンシートを作製する。次に、ストリップライン等の内部配線のパターンに応じて、導体ペーストをグリーンシートに印刷する。この印刷されたグリーンシートを複数枚積層して一体化した後、一括同時焼成して積層体を形成する。その後、積層体の側面及び短絡端、開放端、上面、下面にアース電極となる導体ペーストを印刷・焼成し、フィルタが形成される。
【０００７】
このように形成された積層型誘電体フィルタにおいては、フィルタ特性の所望の中心周波数、帯域幅及び減衰量を同時に確保する設計がもとめられている。
【０００８】
即ち、誘電体層の誘電率とストリップラインの長さ寸法等の形状を変化させることによって所望の中心周波数を得ることができ、各ストリップラインで構成する共振器間の磁界結合の度合いや、電界結合の度合いによって通過帯域幅及び減衰極の位置が決定される。例えば共振器間の間隔を狭くすると磁界結合が強くなり帯域幅が広がる要因の１つとなる。
【０００９】
しかしながら、磁界結合と電解結合の双方が作用する積層型誘電体フィルタにおいては、単純にストリップラインの間隔を狭くしてフィルタの通過帯域幅を広げても、磁界結合が強くなることでフィルタの挿入損失が大きくなり、結果的にフィルタ特性を悪くしてしまうものである。
【００１０】
従って、積層型誘電体フィルタにおいて良好なフィルタ特性を得るためには、通過域において、通過帯域幅が広くとれ、阻止域においては、より大きな減衰量を得ることができるフィルタの構成が求められている。そのためには、従来の方法としては、ストリップラインの間隔を縮めながら、ストリップラインの形状を変化させて、磁界結合、電界結合を適宜調整して所望のフィルタ特性を得ていた。
【００１１】
【発明が解決しようとする課題】
しかしながら、近年の高周波帯を利用した移動体通信の分野では、送信側の通過域と受信側の阻止域又は受信側の通過域と送信側の阻止域が近接して、且つ大きな減衰量を必要とするフィルタが求められており、これらの方法をとるだけでは対応できなくなる場合が生じてきている。
【００１２】
また、上述した積層型誘電体フィルタＦでは、確かにストリップライン１０４を折り曲げることで積層型誘電体フィルタＦの寸法を１／４波長分の長さ以下にして１／４波長の共振器を構成することができ小型化を達成していた。また、折り返し電極１０５ａ〜ｃにより容量結合が強まることを利用して積層型誘電体フィルタの中心周波数及び通過帯域幅を調整していた。
【００１３】
しかしながら、折り返し電極１０５ａ〜ｃが形成されている位置は、折り返し電極１０５ａ〜ｃが近接しているので、必要以上の容量結合が生じて十分な帯域幅を確保することができず、挿入損失を大きく減少させているという問題点を有していた。
【００１４】
また、使用する周波数帯は多種多様のため、異なる周波数に対応する誘電体フィルタを製造する場合は、その異なる共振周波数毎に共振器内導体の長さや外導体のパターンをそれぞれに合わせて変える必要があり、異なる積層型誘電体フィルタ間で共有させることができず、その製造方法や製造工程が煩雑なものとなり、またコスト高になるといった弊害がでてしまう。
【００１５】
また、上記した積層型誘電体フィルタの製造方法では、製造された積層型誘電体フィルタが対応する共振周波数の範囲幅は狭く、外部条件に合わせて細かな調整をすることはできなかった。
【００１６】
本発明は、上記した背景に鑑みてなされたもので、その目的とするところは、上記した問題を解決し、異なる共振周波数の積層型誘電体フィルタを製造する場合においても、共振器内導体を構成する各パターンの寸法形状，外導体パターンの共用を可能にし、また、誘電体フィルタが対応できる中心周波数の通過帯域幅を広くとることができ、挿入損失を大幅に改善した積層型誘電体フィルタを提供することにある。
【００１７】
【課題を解決するための手段】
上記した目的を達成するため、本発明は、複数の誘電体層を積層してなる積層体の主面に形成したアース電極に前記積層体の同一層間で対向し、かつ一端側が前記アース電極に接続するように形成された複数の１／４波長ストリップラインが併設されている積層型誘電体フィルタにおいて、
前記各ストリップラインは、前記アース電極との短絡端より面方向に延びる誘導電極と、該誘導電極の先端とアース電極との間の任意の誘電体層間まで延びるビアホール導体と、当該誘電体層間において誘導電極側に折り返されて開放端に至る第１折り返し電極とから構成された第１ストリップラインと、
該第１のストリップラインに隣接し、前記アース電極との短絡端より面方向に延びる誘導電極と、該誘導電極の先端とアース電極との間の任意の誘電体層間まで延びるビアホール導体と、当該誘電体層間において誘導電極側と反対側に折り返されて開放端に至る第２折り返し電極とから構成された第２ストリップラインとを含むことを特徴とする積層型誘電体フィルタを提供する。
【００１８】
【作用】
従来、上述のように積層型誘電体フィルタにおいては、フィルタの通過帯域幅を広くしたい場合は各ストリップラインで構成される各１／４波長型の共振器（以下、単に共振器という）間の間隔を狭くする事によって実現させていたが、弊害として、共振器間の間隔が狭くなるにつれて共振器が占有する誘電体の容積が小さくなり、共振器のQ値が低下してしまいフィルタとしての挿入損失が増大していた。
【００１９】
これに対して、本発明によれば、ストリップラインの第１折り返し電極とは反対側に折り返されて開放端に至る第２折り返し電極を形成したので、各ストリップラインの折り返し電極間で生じる必要以上の容量成分を減少させることができ、これにより、同一のストリップラインの長さとストリップラインの間隔で積層型誘電体フィルタの通過帯域幅を調整できるので設計の自由度も増し、通過帯域幅が従来に比べて広くすることができる。
【００２０】
また、積層型誘電体フィルタの各ストリップライン間の間隔を狭くしても従来品に比較してフィルタの通過帯域幅を維持でき、また、フィルタの挿入損失の劣化を抑えながらフィルタの小型化を達成することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。
図1は本発明の積層型誘電体フィルタの斜視図であり、図2はその内部構造を説明するための断面図であり、（ａ）は一方側のストリップラインの形成方向で切断した断面図、（ｂ）は中央のストリップラインの形成方向を切断した断面図であり、図3（ａ）は図1のＡ−Ａ線断面図、（ｂ）はＢ−Ｂ断面図である。
図１において、Ｆは本発明の積層型誘電体フィルタである。積層型誘電体フィルタＦは誘電体層が積層してなるブロック１の両主面にアース電極２及び少なくとも一方側面にアース電極電極３を形成してなる。
【００２２】
誘電体ブロック１は誘電体層１０ａ〜１０ｆが積層されてなり、その材質として誘電体セラミック材料と低温焼成を可能とする酸化物や低融点ガラス材料とから構成されている。具体的には、誘電体セラミック材料としては、例えば、ＢａＯ−ＴｉＯ2系、Ｃａ−ＴｉＯ2系、ＭｇＯ−ＴｉＯ2系等が、低温焼成するための酸化物としては、ＢｉＶＯ4、ＣｕＯ、Ｌｉ2Ｏ、Ｂ2Ｏ3等がある。この間の誘電体層１０a〜１０ｆは１層あたり５０〜３００μｍ程度の厚みを有している。
【００２３】
誘電体ブロック１を構成するストリップライン４は図２に示すように、ストリップライン４の一端側がアース電極３と接続された短絡端を形成している誘導電極４ａ、４ｂ、４ｃと、誘導電極４ａ、４ｂ、４ｃの先端から誘電体層の積層方向の上側に誘電体層１０ａと１０ｂ間まで形成されたビアホール導体６（６ａ〜６）と、誘電体層１０ａと１０ｂ間のビアホール導体６の形成位置から誘導電極４ａ、４ｃ側に折り返す折り返し電極１０５ａ、１０５ｃと、誘導電極４ｂはそれらとは反対方向に折り返された折り返し電極５ｂを形成して開放端に至っている。
【００２４】
また、誘導電極４ａ、４ｂ、４ｃの先端から誘電体層の積層方向の下側に誘電体層１０ｅと１０ｄ間まで形成されたビアホール導体６と、その形成位置から誘導電極４ａ、４ｃ側に折り返す折り返し電極５ａ、５ｃと、誘導電極４ｂはそれらとは反対方向に折り返された折り返し電極５ｂを形成して開放端に至っている。
なお、７は入出力電極、８はストリップライン４で構成される共振器の間を結合させる結合電極である。
【００２５】
９はアース電極２の表面をトリミングするトリミング領域であり、アース電極２と対向する折り返し電極５ａ〜５ｃの折り返し点に対向するアース電極２の位置から開放端方向にトリミングを行うことで折り返し電極５ａ〜５ｃで形成される容量成分を調整して電界結合を弱め、周波数を微調整することができる。
【００２６】
誘導電極４ａ〜４ｃの長さは同一の長さに調整しており、また、折り返し電極５ａ、５ｂ、５ｃと折り返し電極５ｄ、５ｅ、５ｆの長さ（折り返し点から短絡端までの距離）の関係も誘導電極４ａ、４ｂ、４ｃに対して上下同一の長さになるように設計する。このように折り返し電極５ａ〜５ｆの上下を同一の構成にすることにより、実質的に波長が短縮されてフィルタを小型化できる。
【００２７】
また、本発明の特徴的なところは、３本の誘導電極４ａ〜４ｃのうち、隣接するストリップライン４の折り返し電極の折り返し方向が異なることである。即ち、図１でいう中央のストリップライン４で折り返し電極５ｂの折り返す向きを誘導電極４ｂが形成された側とは反対方向にしている。こうすることで、隣接する折り返し電極５ａ又は５ｃ間で発生する不要な容量結合を弱めることができ、通過帯域幅の調整が可能となる。なお、折り返す向きを誘導電極４ｂが形成された側とは反対方向であるから、図のような折り返し電極５ａ、５ｃよりも１８０℃反対方向に形成する方が良い。これにより、対向する折り返し電極５ａ又は５ｃ間がほとんどなくなり、その間での電界結合を弱めることができるからである。しかしながらこれに限定されるものではなく、反対方向の角度は適宜決定すできる。
【００２８】
また、別の実施の形態として、各ストリップライン４の２本の折り返し電極５ｂ、５ｅを、その隣接するストリップライン４の折り返し電極５ａ、５ｄ又は折り返し電極５ｃ、５ｆとは総て誘導電極が形成されている側とは逆の方向にしても良い。こうすることでも上述の同様の効果が得られる。
【００２９】
【発明の効果】
以上、本発明によれば、ストリップライン共振器の間隔Ｓを変化させずにフィルタの通過帯域幅を制御する事が可能であるため、ストリップライン共振器のＱ値を低下させずにフィルタを構成する事が可能となり、低損失のフィルタを実現できる。
【００３０】
また、通過帯域幅と減衰極位置を制御する事が可能であり、通過域と阻止域が近接するフィルタの目標仕様を満足することができ、小型で低損失であり且つ高減衰量の積層フィルタが実現できる。
【図面の簡単な説明】
【図１】本発明の積層型誘電体フィルタの外観斜視図である。
【図２】本発明の積層型誘電体フィルタの各層構造である。
【図３】本発明の積層型誘電体フィルタの断面図である。
【図４】従来の積層型誘電体フィルタの各層構造ある。
【図５】従来の積層型誘電体フィルタの各層構造である。
【図６】従来の積層型誘電体フィルタの断面図である。
【符号の説明】
１：誘電体ブロック
２：主面側のアース電極
３：側面側のアース電極
４：ストリップライン
４ａ〜４ｃ：誘導電極
５ａ〜５ｆ：折り返し電極
６ａ〜６ｃ：ビアホール導体
８：共振器結合電極
９：トリミング領域
１０ａ〜１０ｆ：誘電体層
Claims (1)
- 複数の誘電体層を積層した積層体の主面にアース電極が形成され、前記積層体の同一層間で対向し、かつその一端側が前記アース電極に接続する複数の１／４波長ストリップラインが併設されている積層型誘電体フィルタにおいて、
前記各ストリップラインは、前記アース電極との短絡端より面方向に延びる誘導電極と、該誘導電極の先端とアース電極との間の任意の誘電体層間まで延びるビアホール導体と、当該誘電体層間において誘導電極側に折り返されて開放端に至る第１折り返し電極とから構成された第１ストリップラインと、
該第１のストリップラインに隣接し、前記アース電極との短絡端より面方向に延びる誘導電極と、該誘導電極の先端とアース電極との間の任意の誘電体層間まで延びるビアホール導体と、当該誘電体層間において誘導電極側と反対側に折り返されて開放端に至る第２折り返し電極とから構成された第２ストリップラインとからなることを特徴とする積層型誘電体フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000301421A JP4172741B2 (ja) | 2000-09-29 | 2000-09-29 | 積層型誘電体フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000301421A JP4172741B2 (ja) | 2000-09-29 | 2000-09-29 | 積層型誘電体フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002111308A JP2002111308A (ja) | 2002-04-12 |
| JP4172741B2 true JP4172741B2 (ja) | 2008-10-29 |
Family
ID=18782958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000301421A Expired - Fee Related JP4172741B2 (ja) | 2000-09-29 | 2000-09-29 | 積層型誘電体フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4172741B2 (ja) |
-
2000
- 2000-09-29 JP JP2000301421A patent/JP4172741B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002111308A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608364A (en) | Layered stripline filter including inductive coupling adjustment strip | |
| US5497130A (en) | Layered transmission line filter with a capacitively coupled electrode in a layer opposing stripline resonators | |
| US6294967B1 (en) | Laminated type dielectric filter | |
| JP3115149B2 (ja) | 積層型誘電体フィルタ | |
| JP4172741B2 (ja) | 積層型誘電体フィルタ | |
| JP4051307B2 (ja) | 積層型バンドパスフィルタ | |
| JPH07226602A (ja) | 積層型誘電体フィルタ | |
| JP4535267B2 (ja) | 電子部品 | |
| JPH088605A (ja) | 積層誘電体フィルタ | |
| JP2851981B2 (ja) | 積層型誘電体フィルター | |
| JP4172742B2 (ja) | 積層型誘電体フィルタ | |
| JPH05152804A (ja) | 誘電体フイルター及びその周波数特性の調整方法 | |
| JP2710904B2 (ja) | 積層型誘電体フィルタ | |
| JP2002076705A (ja) | 積層型誘電体フィルタ | |
| JP2963835B2 (ja) | 積層型誘電体フィルタ | |
| JPH08181506A (ja) | 誘電体フィルター | |
| JP3381956B2 (ja) | 積層型誘電体フィルタ | |
| JP2002164710A (ja) | 積層型デュプレクサ | |
| JP3808386B2 (ja) | 積層ストリップラインフィルタ | |
| JP2002280806A (ja) | デュアルモード・バンドパスフィルタ及びデュアルモード・バンドパスフィルタの特性調整方法並びにデュプレクサ及び無線通信装置 | |
| JP2006238195A (ja) | 積層型誘電体フィルタ | |
| JP3676885B2 (ja) | チップ型積層フィルタ | |
| JP3469339B2 (ja) | 高周波フィルタ | |
| JP2004120295A (ja) | デュプレクサ | |
| JPH06291506A (ja) | 積層型誘電体フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080717 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080811 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |