JP2006238195A - 積層型誘電体フィルタ - Google Patents

Abstract

【課題】一対の１／４波長ストリップ線路型共振電極が設けられている積層型誘電体フィルタにおいて、共振器間の距離の調整範囲を拡げることができ、通過帯域の中心周波数ｆ₀に対し、２ｆ₀〜３ｆ₀の周波数領域での高調波の影響を抑える。
【解決手段】第１の共振器が、先端短絡ストリップ線路からなる共振電極１と、共振電極１の上方に設けられる容量形成用電極２と、これらを接続するビアホール導体部３とから構成され、第２の共振器が、共振電極４と、共振電極４の下方に設けられる容量形成用電極５と、ビアホール導体部６とから構成され、第１の共振器及び第２の共振器を構成するそれぞれの電極がいずれも異なる積層面に形成され、共振電極１及び容量形成用電極２が共振電極４及び容量形成用電極５と、上下方向において重ならないように形成され、共振電極１と容量形成用電極２の間及び共振電極４と容量形成用電極５の間に、結合用電極７を設ける。
【選択図】図１

Description

本発明は、複数の誘電体シートを積層して一体化した積層体ブロック内に、共振器が形成された積層体誘電体フィルタに関するものである。

近年、携帯電話等の無線通信システムの多様化に伴い、積層型誘電体フィルタの小型化及び高性能化が要求されている。

特に、携帯電話機の高周波回路用バンドパスフィルタなどの受信フィルタにおいては、通過帯域の高周波側に急峻な減衰特性が要求される。

特許文献１においては、複数の誘電体が積層されてなる誘電体基板内部に、電気的に接地された接地端及び電気的に開放された開放端を有し、かつ接地端側と開放端側とが誘電体層の少なくとも１つを挟んで対向するように二つに折り返されてなる入力共振電極と出力共振電極とを配置するとともに、入力共振電極の開放端側と出力共振電極の開放端側の少なくとも一部との間に誘電体層を挟んで対向させたヘアピン型フィルタが開示されている。

しかしながら、このような積層型誘電体フィルタは、共振の周波数帯域の幅及びその中心周波数を任意に大きく可変することを目的とするものであり、通過特性の改善においては不十分であった。

特許文献２においては、複数の誘電体層を積層した誘電体ブロックの異なる誘電体層間に、ビアホール導体を介して互いに接続されている第１の伝送線路、第２の伝送線路を形成し、第２の伝送線路の一端を開放してなる複数のストリップラインを並設した積層型誘電体フィルタにおいて、隣り合うストリップラインを、その短絡端が互い違いに配置した誘電体フィルタを開示している。

しかしながら、このような積層型誘電体フィルタにおいては、同一積層面の上に共振器を形成しており、通過帯域の高周波側における減衰極の形成に関し、何ら考慮されているものではなかった。
特開平９−８５０２号公報 特開２００３−１７９４０４号公報

本発明の目的は、複数の誘電体シートを積層して一体化した積層体ブロック内に、互いに電磁結合した１／４波長ストリップ線路型共振器が設けられている積層型誘電体フィルタにおいて、共振器間の距離の調整範囲を拡げることでき、通過帯域の中心周波数ｆ₀に対し２ｆ₀〜３ｆ₀の周波数領域での通過特性を抑圧し、高調波の影響を抑えた中心周波数ｆ₀での優れた通過特性を得ることができる積層型誘電体フィルタを提供することにある。ここで１／４波長とは、中心周波数ｆ₀に対応する誘電体中での波長の１／４を意味する。

本発明の積層型誘電体フィルタは、複数の誘電体シートを積層して一体化した積層体ブロック内に、互いに電磁結合した一対の１／４波長ストリップ線路型共振器が設けられた積層型誘電体フィルタであり、一対の１／４波長ストリップ線路型共振器の内の一方の第１の共振器が、先端短絡ストリップ線路からなる第１の共振電極と、該第１の共振電極の上方に設けられる第１の容量形成用電極と、第１の共振電極及び第１の容量形成用電極を接続するためこれらの間に設けられる第１のビアホール導体部とから構成され、一対の１／４波長ストリップ線路型共振器の内の他方の第２の共振器が、先端短絡ストリップ線路からなる第２の共振電極と、該第２の共振電極の下方に設けられる第２の容量形成用電極と、第２の共振電極及び第２の容量形成用電極を接続するためこれらの間に設けられる第２のビアホール導体部とから構成され、第１の共振電極、第１の容量形成用電極、第２の共振電極、及び第２の容量形成用電極がいずれも異なる積層面に形成され、かつ第１の共振電極及び第１の容量形成用電極が、第２の共振電極及び第２の容量形成用電極と、上下方向において重なり部分を有しないように形成され、第１の共振電極と第１の容量形成用電極の間及び第２の共振電極と第２の容量形成用電極の間において、第１の共振電極及び第２の共振電極のそれぞれと対向するように結合用電極が設けられており、第１の入出力電極が第１の容量形成用電極に接続され、第２の入出力電極が第２の容量形成用電極に接続されていることを特徴としている。

本発明において第１の共振器は、第１の共振電極の上方に第１の容量形成用電極を設け、これらの間に第１のビアホール導体部を設けることにより構成されており、第２の共振器は、第２の共振電極の下方に第２の容量形成用電極を設け、これらの間に第２のビアホール導体部を設けることにより構成されている。従って、第１の共振器においては第１の共振電極が下方に位置するのに対し、第２の共振器においては第２の共振器が上方に位置している。また、第１の共振電極、第１の容量形成用電極、第２の共振電極、及び第２の容量形成用電極は、いずれも異なる積層面内に形成されている。従って、積層体ブロック内において、第１の共振電極と第２の共振電極の間の距離を長くすることができ、第１の共振器と第２の共振器間の距離の調整範囲を拡げることができる。

また、本発明においては、第１の共振電極及び第１の容量形成用電極が、第２の共振電極及び第２の容量形成用電極と、上下方向において重なり部分を有しないように形成されている。

従って、本発明においては、第１の共振電極と第２の共振電極の電磁結合の強さを弱めるように調整することが可能となり、通過帯域の中心周波数ｆ₀に対し、２ｆ₀〜３ｆ₀の周波数領域での通過特性の抑圧が可能となる。このように通過帯域高周波側の通過特性をを減衰させることにより、高調波信号の影響を減衰させるとともに、通過帯域（ｆ₀近傍）における通過特性を改善することができる。

本発明においては、第１の共振電極を第１の接地外部電極に接続し、第２の共振電極を第２の接地外部電極に接続することが好ましい。このように、第１の共振電極及び第２の共振電極をそれぞれ異なる接地外部電極に接続することにより、通過帯域での挿入損失を減少させることができる。

また、本発明においては、第１のシールド電極と第１の容量形成用電極の間に第１の周波数調整用電極を設け、第２のシールド電極と第２の容量形成用電極の間に第２の周波数調整用電極を設けることが好ましい。周波数調整用電極を設け、これらの電極面積及び形成位置等を調整することにより、通過帯域における中心周波数の調整を行うことできる。

また、本発明においては、第１の入出力電極及び第２の入出力電極を、サイドビア導体として積層体ブロック内に形成することが好ましい。積層体ブロックの内部にサイドビア導体として入出力電極を形成することにより、積層体ブロックの外周面に入出力電極を形成する必要がなくなり、小型化を図ることができる。

本発明に従えば、共振器間の距離の調整範囲を拡げることができ、通過帯域の中心周波数ｆ₀に対し、２ｆ₀〜３ｆ₀の周波数領域での通過特性を抑圧し、高調波信号の影響を受けにくい中心周波数ｆ₀での優れた通過特性を得ることができる。

図１は、本発明の一実施例の積層型誘電体フィルタを示す斜視図である。図１に示す積層型誘電体フィルタは、複数の誘電体シートを積層して一体化した積層体ブロック１４内に、導体層を形成することにより構成されたものである。誘電体シートの表面に導体層を形成し、導体層を形成した誘電体シートを積層して一体化することにより、図１に示すような積層型誘電体フィルタを作製することができる。

図１を参照して積層体ブロック１４内には、１／４波長ストリップ線路からなる第１の共振電極１が設けられており、第１の共振電極１の上方に第１の容量形成用電極２が設けられている。第１の共振電極１と第１の容量形成用電極２の間には、ビアホール導体部３が設けられている。この第１のビアホール導体部３により、第１の共振電極１と第１の容量形成用電極２とが接続されている。第１の共振電極１、第１の容量形成用電極２、及び第１のビアホール導体部３から第１の共振器が構成されている。

また、積層体ブロック１４内には、１／４波長ストリップ線路からなる第２の共振電極４が設けられており、第２の共振電極４の下方に第２の容量形成用電極５が設けられている。第２の共振電極４と第２の容量形成用電極５の間には、ビアホール導体部６が設けられており、このビアホール導体部６により第２の共振電極４と第２の容量形成用電極５とが接続されている。第２の共振電極４、第２の容量形成用電極５、及び第２のビアホール導体部６から第２の共振器が構成されている。第２の共振器は、第１の共振器より図面奥側に形成されている。

第１の共振電極１と第１の容量形成用電極２の間及び第２の共振電極４と第２の容量形成用電極５の間において、第１の共振電極１及び第２の共振電極４のそれぞれと対向するように結合用電極７が設けられている。

積層体ブロック１４内の上方には、第１のシールド電極８が設けられており、下方には第２のシールド電極９が設けられている。第１の共振器及び第２の共振器は、この第１のシールド電極８と、第２のシールド電極９の間に設けられている。

第１のシールド電極８と第１の容量形成用電極２の間に、第１の周波数調整用電極１０が設けられている。また、第２のシールド電極９と第２の容量形成用電極５との間に、第２の周波数調整用電極１１が設けられている。

第１の入出力電極１２は、第１の容量形成用電極２と接続するように積層体ブロック１４内にサイドビア導体として形成されている。同様に、第２の入出力電極１３は、第２の容量形成用電極５と接続するように積層体ブロック１４内にサイドビア導体として形成されている。

第１の入出力電極１２及び第２の入出力電極１３の内の一方を入力電極とすることができ、他方を出力電極とすることができる。また、積層体ブロック１４の側面１４ａ及び１４ｂには、図１において、図示しない接地外部電極がそれぞれ形成されている。

図２は、図１に示す積層型誘電体フィルタを図１に示すＡ方向から見たときの側面図である。図３は、図１に示す積層型誘電体フィルタを図１に示すＢ方向から見たときの側面図である。

図２及び図３から明らかなように、第１の共振器において、第１の共振電極１は下方に位置し、第１の容量形成用電極２は上方に位置している。これに対し、第２の共振器において、第２の共振電極４は上方に位置し、第２の容量形成用電極５は下方に位置している。従って、第１の共振器と第２の共振器において、共振電極と容量形成用電極の上下関係が逆になっている。また、第１の共振電極１は第２の容量形成用電極５よりも上方に位置し、第１の容量形成用電極２は第２の共振電極４よりも上方に位置している。従って、第１の共振電極１、第１の容量形成用電極２、第２の共振電極４、及び第２の容量形成用電極５はいずれも異なる積層面に形成されている。

また、図３から明らかなように、第１の共振電極１及び第１の容量形成用電極２は、第２に共振電極４及び第２の容量形成用電極５と、上下方向において重なり部分を有しないように形成されている。

また、図３から明らかなように、結合用電極７は、第１の共振電極１と対向する面を有するとともに、第２の共振電極４と対向する面を有している。従って、第１の共振電極１と重なり部分を有するするとともに、第２の共振電極４と重なり部分を有している。

図２に示すＡ〜Ｋは、積層体ブロック１４を構成する各誘電体シートの表面に相当する部分を示している。積層体ブロック１４は、誘電体シートを積層して一体化したものであるので、このような表面は積層体ブロック１４において認識できないものであるが、仮想面として表示している。

図４及び図５は、図２に示す面Ａ〜面Ｋに相当する部分の各平面図を示している。

図４（ａ）は、図２に示す面Ａに相当する部分を示す平面図である。この部分には、積層型誘電体フィルタを識別するためのマーカー１４ｅが表示されている。また、図４及び図５においては、積層体ブロック１４の外側端面１４ａ上に形成された第１の接地外部電極１５と、外側端面１４ｂ上に形成された第２の接地外部電極１６とを図示している。

図４（ｂ）は、図２に示す面Ｂ及び面Ｊに相当する部分を示す平面図である。図４（ｂ）に示すように、上部シールド電極８または下部シールド電極９が形成されており、これらの電極の両端は、第１の接地外部電極１５及び第２の接地外部電極１６にそれぞれ接続されている。

図４（ｃ）は、図２に示す面Ｃに相当する部分を示す平面図である。図４（ｃ）に示すように、第１の周波数調整用電極１０が第２の接地外部電極１６に接続するように形成されている。

図４（ｄ）は、図２に示す面Ｄに相当する部分を示す平面図である。図４（ｄ）に示すように、この部分に第１の容量形成用電極２が形成されている。また、第１のビアホール導体部３は、この第１の容量形成用電極２に接続するように形成されている。

図４（ｅ）は、図２に示す面Ｅに相当する部分を示す平面図である。図４（ｅ）に示すように、この部分に第２の共振電極４が形成されている。第２の共振電極４は、一端が第２の接地外部電極１６に接続するように形成されている。また、第２のビアホール導体部６は、この第２の共振電極４に接続されている。

図５（ｆ）は、図２に示す面Ｆに相当する部分を示す平面図である。図５（ｆ）に示すように、この部分に結合用電極７が形成されている。結合用電極７は、第１の接地外部電極１５及び第２の接地外部電極１６のいずれにも接続されていない。

図５（ｇ）は、図２に示す面Ｇに相当する部分を示す平面図である。図５（ｇ）に示すように、この部分に第１の共振電極１が形成されている。第１の共振電極１の一端は、第１の接地外部電極１５に接続されている。また、第１のビアホール導体部３は、第１の共振電極１と接続している。

図５（ｈ）は、図２に示す面Ｈに相当する部分を示す平面図である。図５（ｈ）に示すように、この部分に第２の容量形成用電極５が形成されている。第２のビアホール導体部６は、この第２の容量形成用電極５に接続されている。

図５（ｉ）は、図２に示す面Ｉに相当する部分を示す平面図である。図５（ｉ）に示すように、この部分に第２の周波数調整用電極１１が形成されている。第２の周波数調整用電極１１は、第１の接地外部電極１５に接続されている。

図５（ｊ）は、図２に示す面Ｋに相当する部分を示す平面図である。図５（ｊ）に示すように、積層型誘電体フィルタの底部には、第１の入出力電極１２及び第２の入出力電極１３並びに第１の接地外部電極１５及び第２の接地外部電極１６が露出しており、この部分において基板と半田付け可能なようになっている。

図６は、図１に示す実施例の積層型誘電体フィルタの周波数特性を示す図である。ここで、Ｓ₂₁は、第１の入出力電極から第２の入出力電極への通過量である。積層型誘電体フィルタとしては、１．６ｍｍ×０．８ｍｍのサイズとし、Ｌｉ₂Ｏ−ＣａＯ−Ｓｒ−Ｎｄ₂Ｏ₃−ＴｉＯ₂系の低温焼成セラミック（誘電率＝８３）を用いた。通過帯域の中心周波数は２．４ＧＨｚとしている。

また、図６には、比較例の積層型誘電体フィルタの周波数特性も示している。比較例の積層型誘電体フィルタは、図１５の斜視図に示すような構造を有するものである。図１５に示すように、積層体ブロック３４内には１／４波長ストリップ線路からなる第１の共振電極２１及び１／４波長ストリップ線路からなる第２の共振電極２２が、同一平面内に形成されている。第１の共振電極２１の下方には、第１の容量形成用電極２３が設けられており、第２の共振電極２２の下方には、第２の容量形成用電極２４が設けられている。第１の共振電極２１と第１の容量形成用電極２３の間には、ビアホール導体部２５が設けられており、このビアホール導体部２５により第１の共振電極と第１の容量形成用電極が接続されている。同様に、第２の共振電極２２と第２の容量形成用電極２４の間に第２のビアホール導体部２６が設けられており、この第２のビアホール導体部２６により、第２の共振電極２２と第２の容量形成用電極２４が接続されている。

入出力電極３０は、第１の容量形成用電極２３と接続するように積層体ブロック３４内にサイドビア導体として形成されている。同様に入出力電極３１は、第２の容量形成用電極２４と接続するように誘電体ブロック３４内にサイドビア導体として形成されている。

第１の容量形成用電極２３及び第２の容量形成用電極２４の下方には、下部シールド電極２８が設けられている。第１の共振電極２１及び第２の共振電極２２の上方には、１／２波長相当のストリップ線路２７が設けられている。１／２波長相当のストリップ線路２７の上方には、上部シールド電極２９が設けられている。

図６において、本発明に従う実施例の積層型誘電体フィルタの周波数特性は、「本発明」として示しており、図１５に示す比較の積層型誘電体フィルタの周波数特性は、「比較例」として示している。図６の縦軸は入力電極から出力電極への電力の通過量を表わす順方向伝達係数であり、横軸は周波数を表わす。

図６に示すように、本発明の実施例及び比較例の積層型誘電体フィルタは、通過帯域の中心周波数は２．４ＧＨｚであるが、本発明の実施例においては、２．４ＧＨｚにおける通過特性が向上しているのがわかる。また、３倍周波数でのＳ₂₁のピークが、本発明の実施例では、７．５ＧＨｚ以上の高周波数側へシフトしており、これによって４ＧＨｚ〜７．５ＧＨｚにおけるＳ₂₁の値を−２０ｄＢ以下に抑えることができていることがわかる。以上のことから、本発明によれば、優れた通過特性が得られることがわかる。

図７は、本発明の積層型誘電体フィルタの等価回路図である。図７において、第１の共振器及び第２の共振器は、ＬＣ並列共振器として図示している。第１の共振器と第２の共振器における相互インダクタンスをＭとし、第１の共振器と第２の共振器の間の結合容量をＣｓとしている。

図７に示す等価回路において、ｆ₀＝２．４ＧＨｚで共振するようにＬ、Ｃ、Ｃｓ及びＭの値を定めると、例えば以下のようになる。

Ｌ＝１．２３ｎＨ
Ｃ＝２．３ｐＦ
Ｃｓ＝１．３３ｐＦ
Ｍ＝０．３３ｎＨ
上記の共振器（Ｉ）の共振周波数ｆ₀は、回路シミュレーションの結果、２．４ＧＨｚとなる。

等価回路モデルにおいて周波数に応じて共振器のＬ及びＣの値が変化すると仮定することで、本発明を近似的に説明できる。３倍周波数である３ｆ₀付近の共振を実現するためには、Ｌ、Ｃ、Ｃｓ及びＭの値は以下の通りとなる。

Ｌ＝０．２５ｎＨ
Ｃ＝０．７３ｐＦ
Ｃｓ＝１．３３ｐＦ
Ｍ＝０．３３ｎＨ
従って、上記の共振器（II）の共振周波数ｆ₀は、回路シミュレーションの結果、６．５ＧＨｚとなる。

図８は、上記の共振器（Ｉ）によるピークと、共振器（II）によるピークを示す図である。図８に示すように、共振器（Ｉ）によるピークは、２．４ＧＨｚ付近に現れており、 共振器（II）によるピークは、６．５ＧＨｚ付近に現れている。

本発明では、上述のように、第１の共振器と第２の共振器において、共振電極と容量形成用電極の位置関係を逆にし、共振器の位置をずらしている。従って、本発明における共振器の構成は、等価回路的に、共振器の位置をずらすことにより、相互インダクタンスＭを小さくし、結合容量Ｃｓを小さくしたことに相当する。従って、周波数ｆ₀＝２．４ＧＨｚで共振するようにそれぞれの値を定めると、例えば以下のようになる。

Ｌ＝１．２３ｎＨ
Ｃ＝２．３ｐＦ
Ｃｓ＝０．８ｐＦ
Ｍ＝０．１９ｎＨ
従って、共振器（III）における共振周波数ｆ₀は、回路シミュレーションの結果、２．４ＧＨｚとなる。

３倍周波数ｆ₀の共振においては、それぞれ以下のような値になる。

Ｌ＝０．２５ｎＨ
Ｃ＝０．７３ｐＦ
Ｃｓ＝０．８ｐＦ
Ｍ＝０．１９ｎＨ
従って、この共振器（IV）の共振周波数ｆ₀は、回路シミュレーションの結果、８．０ＧＨｚとなる。

上記共振器（III）によるピークと共振器(IV)によるピークを図９に示す。図９に示すように、３倍周波数ｆ₀のピークは８．０ＧＨｚとなる。

図１０は、図８及び図９の周波数特性を併せて示した図である。図１０に示すように、相互インダクタンスＭ及び結合容量Ｃｓを小さくすることにより、ｆ₀＝２．４ＧＨｚのピークを殆ど変化させることなく、３倍周波数ｆ₀におけるピークを矢印Ｂに示すようにより高周波側へ移動させることができる。

なお、矢印Ａで示しているように、ｆ₀でのピークの変化は、非常に小さいものであるが、この中心周波数の若干の変化を調整する場合、周波数調整用電極の電極面積やその位置の調整により、調整することができる。

図１１は、本発明の実施例の通過帯域におけるフィルタ特性を説明するための図である。本発明においては、第１の共振電極を第１の接地外部電極に接続し、第２の共振電極を第２の接地外部電極に接続している。このように一対の共振電極をそれぞれ別の外部電極に接続することにより、通過帯域での挿入損失を低減することができる。図１１に示す「同方向」として示しているフィルタ特性は、図１２に示すような共振電極の配置にした誘電体フィルタのものである。すなわち、第１の共振電極１と第２の共振電極４を同じ積層面に形成し、同じ方向に延ばすことによって、同一の接地外部電極に接続している。

また、図１１において「反対方向」として示しているフィルタ特性は、図１３に示す共振電極の配置にした誘電体フィルタのものである。図１３に示すように、第１の共振電極１と第２の共振電極４を同一の積層面に形成しているが、接地は異なる接地外部電極に行っている。

図１１に示す「同方向」と「反対方向」の比較から、単に共振電極を反対方向に延ばし、対向する別の接地外部電極に接続しただけでは、共振器間の結合が強くなり過ぎ、帯域幅が拡がってしまうことがわかる。これに対して、本発明に従い、反対方向に各共振器を接地させるだけではなく、共振器における上下関係を互いに逆にし、共振器間の距離を拡げることにより、帯域幅の拡がりを抑えることができ、挿入損失を低減できることがわかる。

図１４は、本発明の実施例における積層型誘電体フィルタを作製する際のプロセスを示すチャートである。図１４に示すように、先ずグリーンシートを作製する。グリーンシートを作製する際には、焼成時の厚み方向への収縮を考慮し、シート厚みを設定する。

次に、作製したグリーンシートを、例えば１００ｍｍ×１００ｍｍの大きさに切断する。

次に、各グリーンシートの必要な箇所に、ビアホールを形成する。ビアホールは、例えばＮＣパンチャーなどを使用して形成する。

次に、形成したビアホールに、Ａｇペーストなどを用いて導体を埋め込む。

次に、グリーンシートの表面にスクリーン印刷等により配線を印刷する。配線を印刷したグリーンシートを積層し、静水圧プレスなどの方法によりプレスした後切断する。切断は、ダイシングソーなどを用いて切断し、デバイスサイズの大きさに切断する。

次に、スクリーン印刷などの方法によりデバイスサイズの積層体の上に外部電極を形成する。

次に、箱型電気炉等の中に入れることにより焼成する。焼成は、例えば９００℃、５時間程度の焼成を行う。

なお、図１４に示すプロセスは、製造プロセスの一例を示すものであり、本発明の積層型誘電体フィルタは、このような製造プロセスに限定されるものではない。

本発明の一実施例の積層型誘電体フィルタを示す斜視図。 図１に示すＡ方向から見た本発明の一実施例の積層型誘電体フィルタを示す側面図。 図１に示すＢ方向から見た本発明の一実施例の積層型誘電体フィルタを示す側面図。 図２に示す面Ａ〜面Ｅに相当する部分を示す平面図。 図２に示す面Ｆ〜面Ｋに相当する部分を示す平面図。 本発明の実施例の積層型誘電体フィルタの周波数特性を示す図。 本発明の積層型誘電体フィルタの等価回路を示す図。 図７に示す等価回路において相互インダクタンスＭ及び結合容量Ｃｓが相対的に大きい場合の共振器の周波数特性を示す図。 図７に示す等価回路において相互インダクタンスＭ及び結合容量Ｃｓが相対的に小さい場合の共振器の周波数特性を示す図。 図８及び図９のそれぞれの共振器の周波数特性を示す図。 本発明の実施例における通過帯域でのフィルタ特性を示す図。 図１１に示す「同方向」の共振器の配置状態を示す斜視図。 図１１に示す「反対方向」の共振器の配置状態を示す斜視図。 本発明の実施例における積層型誘電体フィルタの製造プロセスを示す図。 比較例の積層型誘電体フィルタを示す斜視図。

符号の説明

１…第１の共振電極
２…第１の容量形成用電極
３…第１のビアホール導体部
４…第２の共振電極
５…第２の容量形成用電極
６…第２のビアホール導体部
７…結合用電極
８…第１のシールド電極
９…第２のシールド電極
１０…第１の周波数調整用電極
１１…第２の周波数調整用電極
１２…第１の入出力電極
１３…第２の入出力電極
１４…積層体ブロック
１４ａ〜１４ｄ…積層体ブロックの外側端面
１５…第１の接地外部電極
１６…第２の接地外部電極

Claims (4)

1. 複数の誘電体シートを積層して一体化した積層体ブロック内に、互いに電磁結合した一対の１／４波長ストリップ線路型共振器が設けられた積層型誘電体フィルタであって、
   前記一対の１／４波長ストリップ線路型共振器の内の一方の第１の共振器が、先端短絡ストリップ線路からなる第１の共振電極と、該第１の共振電極の上方に設けられる第１の容量形成用電極と、前記第１の共振電極及び前記第１の容量形成用電極を接続するためこれらの間に設けられる第１のビアホール導体部とから構成され、
   前記一対の１／４波長ストリップ線路型共振器の内の他方の第２の共振器が、先端短絡ストリップ線路からなる第２の共振電極と、該第２の共振電極の下方に設けられる第２の容量形成用電極と、前記第２の共振電極及び前記第２の容量形成用電極を接続するためこれらの間に設けられる第２のビアホール導体部とから構成され、
   前記第１の共振電極、前記第１の容量形成用電極、前記第２の共振電極、及び前記第２の容量形成用電極がいずれも異なる積層面に形成され、かつ前記第１の共振電極及び前記第１の容量形成用電極は、前記第２の共振電極及び前記第２の容量形成用電極と、上下方向において重なり部分を有しないように形成され、
   前記第１の共振電極と前記第１の容量形成用電極の間及び前記第２の共振電極と前記第２の容量形成用電極の間において、前記第１の共振電極及び前記第２の共振電極のそれぞれと対向するように結合用電極が設けられており、
   第１の入出力電極が前記第１の容量形成用電極に接続され、第２の入出力電極が前記第２の容量形成用電極に接続されていることを特徴とする積層型誘電体フィルタ。
2. 前記積層体ブロックの対向する外側端面の一方に第１の接地外部電極が形成され、他方に第２の接地外部電極が形成されており、前記第１の共振電極が前記第１の接地外部電極に接続され、前記第２の共振電極が前記第２の接地外部電極に接続されていることを特徴とする請求項１に記載の積層型誘電体フィルタ。
3. 前記積層体ブロックの上方に第１のシールド電極が設けられ、下方に第２のシールド電極が設けられており、前記第１のシールド電極と前記第２のシールド電極の間に前記第１の共振器及び第２の共振器が設けられており、前記第１のシールド電極と前記第１の容量形成用電極の間に、第１の周波数調整用電極が形成され、前記第２のシールド電極と前記第２の容量形成用電極の間に、第２の周波数調整用電極が形成されていることを特徴とする請求項１または２に記載の積層型誘電体フィルタ。
4. 前記第１の入出力電極及び前記第２の入出力電極が、サイドビア導体として前記積層体ブロック内に形成されていることを特徴とする請求項１〜３のいずれか１項に記載の積層型誘電体フィルタ。
   
   

Images