JPH0690102A - 積層型誘電体フィルタ - Google Patents
積層型誘電体フィルタInfo
- Publication number
- JPH0690102A JPH0690102A JP24038092A JP24038092A JPH0690102A JP H0690102 A JPH0690102 A JP H0690102A JP 24038092 A JP24038092 A JP 24038092A JP 24038092 A JP24038092 A JP 24038092A JP H0690102 A JPH0690102 A JP H0690102A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- dielectric layer
- resonance element
- coupling electrode
- end side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【目的】減衰ピークを形成して減衰特性を改善させ、か
つ実装時の占有面積が小さい積層型誘電体フィルタを提
供する。 【構成】誘電体層１２上に誘電体層１３を挟んで入力端
側の共振素子２１と対向する結合電極６１１を設け、誘
電体層１４上に誘電体層１７を挟んで出力端側の共振素
子２３と対向する結合電極６１２を設け、誘電体層１６
上に誘電体層１６を挟んで入力端側の共振素子２１と対
向する結合電極６２２を設け、誘電体層１８上に誘電体
層１８を挟んで出力端側の共振素子２３と対向する結合
電極６２１を設け、誘電体層１１〜１９を一体に構成
し、その後焼成して積層体を形成する。積層体上に、結
合電極６１１と誘電体層１１を挟んで対向する入力電極
４１および結合電極６２１と誘電体層１９を挟んで対向
する出力電極４２をそれぞれ設ける。さらに、積層体上
に結合電極６１１、６１２を接続する結合電極６１３お
よび結合電極６２１、６２２を接続する結合電極６２３
を設ける。
つ実装時の占有面積が小さい積層型誘電体フィルタを提
供する。 【構成】誘電体層１２上に誘電体層１３を挟んで入力端
側の共振素子２１と対向する結合電極６１１を設け、誘
電体層１４上に誘電体層１７を挟んで出力端側の共振素
子２３と対向する結合電極６１２を設け、誘電体層１６
上に誘電体層１６を挟んで入力端側の共振素子２１と対
向する結合電極６２２を設け、誘電体層１８上に誘電体
層１８を挟んで出力端側の共振素子２３と対向する結合
電極６２１を設け、誘電体層１１〜１９を一体に構成
し、その後焼成して積層体を形成する。積層体上に、結
合電極６１１と誘電体層１１を挟んで対向する入力電極
４１および結合電極６２１と誘電体層１９を挟んで対向
する出力電極４２をそれぞれ設ける。さらに、積層体上
に結合電極６１１、６１２を接続する結合電極６１３お
よび結合電極６２１、６２２を接続する結合電極６２３
を設ける。
Description
【０００１】
【産業上の利用分野】本発明は積層型誘電体フィルタに
関し、特に携帯用電話機等の高周波回路無線機器に利用
する高周波回路フィルタや、アンテナデュプレクサ等に
使用される積層型誘電体フィルタに関する。
関し、特に携帯用電話機等の高周波回路無線機器に利用
する高周波回路フィルタや、アンテナデュプレクサ等に
使用される積層型誘電体フィルタに関する。
【０００２】
【従来の技術】図１２、図１３は、それぞれ本発明者達
が案出した積層型誘電体フィルタの模式展開図および斜
視図であり、図１４は図１２のＸ−Ｘ線断面図である。
が案出した積層型誘電体フィルタの模式展開図および斜
視図であり、図１４は図１２のＸ−Ｘ線断面図である。
【０００３】図１２に示すように、後記するアース電極
７０に一端部が電気的に接続されて１／４波長型ストリ
ップライン共振器を構成する共振素子２１を誘電体層１
３の右側面上に形成し、さらに一端部が後記するアース
電極７０に電気的に接続され、かつ他端部が共振素子２
１の開放端から所定の間隔離れて共振素子２１と対向す
る電極３１を誘電体層１３の右側面上に形成する。共振
素子２１が入力端側の共振素子である。なお、誘電体層
１３の左側面上には、アース電極７０および入力電極４
１が後に形成され、誘電体層１３の下面には、アース電
極７０および入力電極４１０が後に形成される。
７０に一端部が電気的に接続されて１／４波長型ストリ
ップライン共振器を構成する共振素子２１を誘電体層１
３の右側面上に形成し、さらに一端部が後記するアース
電極７０に電気的に接続され、かつ他端部が共振素子２
１の開放端から所定の間隔離れて共振素子２１と対向す
る電極３１を誘電体層１３の右側面上に形成する。共振
素子２１が入力端側の共振素子である。なお、誘電体層
１３の左側面上には、アース電極７０および入力電極４
１が後に形成され、誘電体層１３の下面には、アース電
極７０および入力電極４１０が後に形成される。
【０００４】後記するアース電極７０に一端部が電気的
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２２を誘電体層１５の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２２の開放端から所定
の間隔離れて共振素子２２と対向する電極３２を誘電体
層１５の右側面上に形成する。
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２２を誘電体層１５の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２２の開放端から所定
の間隔離れて共振素子２２と対向する電極３２を誘電体
層１５の右側面上に形成する。
【０００５】後記するアース電極７０に一端部が電気的
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２３を誘電体層１７の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２３の開放端から所定
の間隔離れて共振素子２３と対向する電極３３を誘電体
層１７の右側面上に形成する。共振素子２３が出力端側
の共振素子である。
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２３を誘電体層１７の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２３の開放端から所定
の間隔離れて共振素子２３と対向する電極３３を誘電体
層１７の右側面上に形成する。共振素子２３が出力端側
の共振素子である。
【０００６】誘電体層１７の右側面上に、右側面にアー
ス電極７０および出力電極４２が形成され、下面にアー
ス電極７０および出力電極４２０が形成される誘電体層
１９を積層し、誘電体層１３、１５、１７、１９を一体
に構成し、その後焼成して積層体１００を形成する。
ス電極７０および出力電極４２が形成され、下面にアー
ス電極７０および出力電極４２０が形成される誘電体層
１９を積層し、誘電体層１３、１５、１７、１９を一体
に構成し、その後焼成して積層体１００を形成する。
【０００７】図１３に示すように、積層体１００の上
面、入力端子部５１、出力端子部５２を除く側面、およ
び入力端子部５１０、出力端子部５２０を除く下面にア
ース電極７０を形成する。さらに積層体１００の側面の
入力端子部５１内に、アース電極７０と電気的に絶縁さ
れ、かつ共振素子２１と対向する入力電極４１を形成す
る。そして積層体１００の下面の入力端子部５１０内に
もアース電極７０と電気的に絶縁され、かつ入力電極４
１と接続される入力電極４１０を形成する。また同様
に、積層体１００の側面の出力端子部５２内に、アース
電極７０および入力電極４１、４１０と電気的に絶縁さ
れ、かつ共振素子２３と対向する出力電極４２を形成す
る。そして、積層体１００の下面の出力端子部５２０内
にも、アース電極７０および入力電極４１、４１０と電
気的に絶縁され、かつ出力電極４２と接続される出力電
極４２０を形成する。
面、入力端子部５１、出力端子部５２を除く側面、およ
び入力端子部５１０、出力端子部５２０を除く下面にア
ース電極７０を形成する。さらに積層体１００の側面の
入力端子部５１内に、アース電極７０と電気的に絶縁さ
れ、かつ共振素子２１と対向する入力電極４１を形成す
る。そして積層体１００の下面の入力端子部５１０内に
もアース電極７０と電気的に絶縁され、かつ入力電極４
１と接続される入力電極４１０を形成する。また同様
に、積層体１００の側面の出力端子部５２内に、アース
電極７０および入力電極４１、４１０と電気的に絶縁さ
れ、かつ共振素子２３と対向する出力電極４２を形成す
る。そして、積層体１００の下面の出力端子部５２０内
にも、アース電極７０および入力電極４１、４１０と電
気的に絶縁され、かつ出力電極４２と接続される出力電
極４２０を形成する。
【０００８】図１２、図１３を参照すれば、共振素子２
１と入力電極４１間には誘電体層１３を挟んで重なり部
分があって、誘電体層１１を含む重なり部分において容
量結合された状態となっている。この静電容量を静電容
量８１１とする。共振素子２３と出力電極４２間にも誘
電体層１９を挟んで重なり部分があって、誘電体層１９
を含む重なり部分において容量結合された状態となって
いる。この静電容量を静電容量８１２とする。
１と入力電極４１間には誘電体層１３を挟んで重なり部
分があって、誘電体層１１を含む重なり部分において容
量結合された状態となっている。この静電容量を静電容
量８１１とする。共振素子２３と出力電極４２間にも誘
電体層１９を挟んで重なり部分があって、誘電体層１９
を含む重なり部分において容量結合された状態となって
いる。この静電容量を静電容量８１２とする。
【０００９】さらに、共振素子２１、２２、２３の開放
端と電極３１、３２、３３との間には、それぞれ静電容
量８１、８２、８３が形成されている。そして、これら
の静電容量８１〜８３が存在することによって、共振素
子２１と共振素子２２はインダクタンス８５１によっ
て、共振素子２２と共振素子２３はインダクタンス８５
２によってそれぞれ結合され、コムライン型のフィルタ
を構成している。
端と電極３１、３２、３３との間には、それぞれ静電容
量８１、８２、８３が形成されている。そして、これら
の静電容量８１〜８３が存在することによって、共振素
子２１と共振素子２２はインダクタンス８５１によっ
て、共振素子２２と共振素子２３はインダクタンス８５
２によってそれぞれ結合され、コムライン型のフィルタ
を構成している。
【００１０】図１５は、上記のように構成された積層型
誘電体フィルタの等価回路であり、バンドパスフィルタ
を形成している。なお、並列共振回路の静電容量２１
１、２２１、２３１およびインダクタンス２１２、２２
２、２３２は、共振素子２１、２２、２３をそれぞれ等
価変換したときの静電容量およびインダクタンスであ
る。
誘電体フィルタの等価回路であり、バンドパスフィルタ
を形成している。なお、並列共振回路の静電容量２１
１、２２１、２３１およびインダクタンス２１２、２２
２、２３２は、共振素子２１、２２、２３をそれぞれ等
価変換したときの静電容量およびインダクタンスであ
る。
【００１１】このような積層型誘電体フィルタは、共振
素子２１、２２、２３を垂直にして並設しているから、
フィルタの横幅は大幅に小さくなり実装時の占有面積も
大幅に小さくなる構造となっており、また、このような
積層型誘電体フィルタにおいては、共振素子２１〜２３
各々の間の分布結合によって、帯域幅等の希望する周波
数特性を有するバンドパスフィルタを得るようにしてい
る。
素子２１、２２、２３を垂直にして並設しているから、
フィルタの横幅は大幅に小さくなり実装時の占有面積も
大幅に小さくなる構造となっており、また、このような
積層型誘電体フィルタにおいては、共振素子２１〜２３
各々の間の分布結合によって、帯域幅等の希望する周波
数特性を有するバンドパスフィルタを得るようにしてい
る。
【００１２】
【発明が解決しようとする課題】しかしながら、このよ
うな構成では隣合う共振素子２１〜２３間の結合しかな
いために、減衰ピークを形成して減衰特性を改善するこ
とはできなかった。減衰特性を改善するために、共振素
子数を増加させる方法を採ることも考えられるが、共振
素子数を増加させた場合は挿入損失が増加してしまうと
いう問題点がある。また、共振素子数を増加させた場合
において挿入損失を改善するには共振素子を大きくする
しかなく、誘電体フィルタが大型化してしまうという問
題点がある。
うな構成では隣合う共振素子２１〜２３間の結合しかな
いために、減衰ピークを形成して減衰特性を改善するこ
とはできなかった。減衰特性を改善するために、共振素
子数を増加させる方法を採ることも考えられるが、共振
素子数を増加させた場合は挿入損失が増加してしまうと
いう問題点がある。また、共振素子数を増加させた場合
において挿入損失を改善するには共振素子を大きくする
しかなく、誘電体フィルタが大型化してしまうという問
題点がある。
【００１３】従って、本発明の目的は、減衰ピークを形
成して減衰特性を改善させ、かつ実装時の占有面積が小
さい積層型誘電体フィルタを提供することにある。
成して減衰特性を改善させ、かつ実装時の占有面積が小
さい積層型誘電体フィルタを提供することにある。
【００１４】
【課題を解決するための手段】本発明によれば、複数の
共振素子が積層された積層型誘電体フィルタにおいて、
入力端側共振素子と、出力端側共振素子と、誘電体層を
挟んで前記入力端側共振素子の一部と前記出力端側共振
素子の一部とに対向して設けられた結合電極と、前記結
合電極の一部に他の誘電体層を挟んで対向して設けられ
た入力電極または出力電極のいずれか一方とを有するこ
とを特徴とする積層型誘電体フィルタが得られる。
共振素子が積層された積層型誘電体フィルタにおいて、
入力端側共振素子と、出力端側共振素子と、誘電体層を
挟んで前記入力端側共振素子の一部と前記出力端側共振
素子の一部とに対向して設けられた結合電極と、前記結
合電極の一部に他の誘電体層を挟んで対向して設けられ
た入力電極または出力電極のいずれか一方とを有するこ
とを特徴とする積層型誘電体フィルタが得られる。
【００１５】前記結合電極は、好ましくは前記入力端側
共振素子の前記一部に対向する第１の結合電極と、前記
出力端側共振素子の前記一部に対向する第２の結合電極
と、前記第１の結合電極と、前記第２の結合電極とを接
続する第３の結合電極とから構成される。
共振素子の前記一部に対向する第１の結合電極と、前記
出力端側共振素子の前記一部に対向する第２の結合電極
と、前記第１の結合電極と、前記第２の結合電極とを接
続する第３の結合電極とから構成される。
【００１６】また、本発明によれば、複数の共振素子が
積層された積層型誘電体フィルタにおいて、入力端側共
振素子と、出力端側共振素子と、前記入力端側共振素子
と前記出力端側共振素子との間に並設された１以上の内
部共振素子と、誘電体層を挟んで前記入力端側共振素子
または前記出力端側共振素子のいずれか一方の一部およ
び前記入力端側共振素子または前記出力端側共振素子の
前記いずれか一方に最隣接する前記内部共振素子の一部
とに対向して設けられた結合電極と、前記結合電極の一
部に他の誘電体層を挟んで対向して設けられた入力電極
または出力電極のいずれか一方とを有することを特徴と
する積層型誘電体フィルタが得られる。
積層された積層型誘電体フィルタにおいて、入力端側共
振素子と、出力端側共振素子と、前記入力端側共振素子
と前記出力端側共振素子との間に並設された１以上の内
部共振素子と、誘電体層を挟んで前記入力端側共振素子
または前記出力端側共振素子のいずれか一方の一部およ
び前記入力端側共振素子または前記出力端側共振素子の
前記いずれか一方に最隣接する前記内部共振素子の一部
とに対向して設けられた結合電極と、前記結合電極の一
部に他の誘電体層を挟んで対向して設けられた入力電極
または出力電極のいずれか一方とを有することを特徴と
する積層型誘電体フィルタが得られる。
【００１７】前記結合電極は、好ましくは前記入力端側
共振素子または前記出力端側共振素子の前記いずれか一
方の前記一部に対向する第１の結合電極と、前記入力端
側共振素子または前記出力端側共振素子の前記いずれか
一方に最隣接する前記内部共振素子の前記一部に対向す
る第２の結合電極と、前記第１の結合電極と、前記第２
の結合電極とを接続する第３の結合電極とから構成され
る。
共振素子または前記出力端側共振素子の前記いずれか一
方の前記一部に対向する第１の結合電極と、前記入力端
側共振素子または前記出力端側共振素子の前記いずれか
一方に最隣接する前記内部共振素子の前記一部に対向す
る第２の結合電極と、前記第１の結合電極と、前記第２
の結合電極とを接続する第３の結合電極とから構成され
る。
【００１８】
【作用】本発明においては、誘電体層を挟んで入力端側
共振素子の一部と出力端側共振素子の一部とに対向して
設けられた結合電極と、前記結合電極の一部に他の誘電
体層を挟んで対向して設けられた入力電極または出力電
極のいずれか一方を設け、または、誘電体層を挟んで入
力端側共振素子または出力端側共振素子のいずれか一方
の一部および入力端側共振素子または出力端側共振素子
の前記いずれか一方に最隣接する内部共振素子の一部と
に対向して設けられた結合電極と、前記結合電極の一部
に他の誘電体層を挟んで対向して設けられた入力電極ま
たは出力電極のいずれか一方を設けることにより、入力
端側共振素子または出力端側共振素子のいずれか一方の
共振素子に静電容量が直列接続された状態となり、バン
ドパスフィルタの通過帯域の低域側に減衰ピークを生じ
させ、減衰特性を改善することができる。
共振素子の一部と出力端側共振素子の一部とに対向して
設けられた結合電極と、前記結合電極の一部に他の誘電
体層を挟んで対向して設けられた入力電極または出力電
極のいずれか一方を設け、または、誘電体層を挟んで入
力端側共振素子または出力端側共振素子のいずれか一方
の一部および入力端側共振素子または出力端側共振素子
の前記いずれか一方に最隣接する内部共振素子の一部と
に対向して設けられた結合電極と、前記結合電極の一部
に他の誘電体層を挟んで対向して設けられた入力電極ま
たは出力電極のいずれか一方を設けることにより、入力
端側共振素子または出力端側共振素子のいずれか一方の
共振素子に静電容量が直列接続された状態となり、バン
ドパスフィルタの通過帯域の低域側に減衰ピークを生じ
させ、減衰特性を改善することができる。
【００１９】また、本発明においては、積層型誘電体フ
ィルタを実装基板上に複数の共振素子の主面が前記実装
基板に対してほぼ垂直となるように実装したときには、
占有面積を小さくできる。
ィルタを実装基板上に複数の共振素子の主面が前記実装
基板に対してほぼ垂直となるように実装したときには、
占有面積を小さくできる。
【００２０】
【実施例】以下、本発明の実施例を添付の図面を参照し
て説明する。
て説明する。
【００２１】図１は、本発明の第１の実施例の模式展開
図であり、図２は本実施例の斜視図である。
図であり、図２は本実施例の斜視図である。
【００２２】図１に示すように、誘電体層１１の左側面
上には後にアース電極７０および入力電極４１が形成さ
れる。
上には後にアース電極７０および入力電極４１が形成さ
れる。
【００２３】誘電体層１２の右側面上には、後記する共
振素子２１の一部に後記する誘電体層１３を挟んで重な
るとともに共振素子２１とほぼ直交し、さらに誘電体層
１２、１１を挟んで入力電極４１と重なる結合電極６１
１を誘電体層１２の下面より上方に延在して形成する。
振素子２１の一部に後記する誘電体層１３を挟んで重な
るとともに共振素子２１とほぼ直交し、さらに誘電体層
１２、１１を挟んで入力電極４１と重なる結合電極６１
１を誘電体層１２の下面より上方に延在して形成する。
【００２４】後記するアース電極７０に一端部が電気的
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２１を誘電体層１３の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２１の開放端から所定
の間隔離れて共振素子２１と対向する電極３１を誘電体
層１３の右側面上に形成する。共振素子２１が入力端側
の共振素子である。
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２１を誘電体層１３の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２１の開放端から所定
の間隔離れて共振素子２１と対向する電極３１を誘電体
層１３の右側面上に形成する。共振素子２１が入力端側
の共振素子である。
【００２５】誘電体層１６の右側面上には、共振素子２
１の一部に誘電体層１６を挟んで重なり、後記する共振
素子２３の一部にも後記する誘電体層１４、１７を挟ん
で重なるとともに共振素子２１および２３とほぼ直交す
る結合電極６２２を誘電体層１６の上面より下方に延在
して形成する。
１の一部に誘電体層１６を挟んで重なり、後記する共振
素子２３の一部にも後記する誘電体層１４、１７を挟ん
で重なるとともに共振素子２１および２３とほぼ直交す
る結合電極６２２を誘電体層１６の上面より下方に延在
して形成する。
【００２６】誘電体層１４の右側面上には、共振素子２
１の一部に誘電体層１６、１４を挟んで重なり、後記す
る共振素子２３の一部にも後記する誘電体層１７を挟ん
で重なるとともに共振素子２１および２３とほぼ直交す
る結合電極６１２を誘電体層１４の下面より上方に延在
して形成する。
１の一部に誘電体層１６、１４を挟んで重なり、後記す
る共振素子２３の一部にも後記する誘電体層１７を挟ん
で重なるとともに共振素子２１および２３とほぼ直交す
る結合電極６１２を誘電体層１４の下面より上方に延在
して形成する。
【００２７】後記するアース電極７０に一端部が電気的
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２３を誘電体層１７の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２３の開放端から所定
の間隔離れて共振素子２３と対向する電極３３を誘電体
層１７の右側面上に形成する。共振素子２３が出力端側
の共振素子である。
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２３を誘電体層１７の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２３の開放端から所定
の間隔離れて共振素子２３と対向する電極３３を誘電体
層１７の右側面上に形成する。共振素子２３が出力端側
の共振素子である。
【００２８】誘電体層１８の右側面上には、共振素子２
３の一部に誘電体層１８を挟んで重なるとともに共振素
子２３とほぼ直交する結合電極６２１を誘電体層１８の
上面より下方に延在して形成する。
３の一部に誘電体層１８を挟んで重なるとともに共振素
子２３とほぼ直交する結合電極６２１を誘電体層１８の
上面より下方に延在して形成する。
【００２９】誘電体層１８の右側面上に、右側面にアー
ス電極７０および出力電極４２が形成される誘電体層１
９を積層し、誘電体層１１、１２、１３、１６、１４、
１７、１８、１９を一体に構成し、その後焼成して積層
体１００を形成する。なお、出力電極４２は誘電体層１
９、１８を挟んで結合電極６２１の一部と重なってい
る。
ス電極７０および出力電極４２が形成される誘電体層１
９を積層し、誘電体層１１、１２、１３、１６、１４、
１７、１８、１９を一体に構成し、その後焼成して積層
体１００を形成する。なお、出力電極４２は誘電体層１
９、１８を挟んで結合電極６２１の一部と重なってい
る。
【００３０】図２に示すように、結合電極部６２０を除
く積層体１００の上面、入力端子部５１、出力端子部５
２を除く側面、および結合電極部６１０を除く下面にア
ース電極７０を形成する。さらに積層体１００の側面の
入力端子部５１内に、アース電極７０と電気的に絶縁さ
れた入力電極４１を形成し、積層体１００の側面の出力
端子部５２内に、アース電極７０と電気的に絶縁された
出力電極４２を形成する。積層体１００の上面の結合電
極部６２０内に、アース電極７０、入力電極４１、出力
電極４２と電気的に絶縁され、かつ結合電極６２１、６
２２と接続される結合電極６２３を形成する。積層体１
００の下面の結合電極部６１０内に、アース電極７０、
入力電極４１、出力電極４２と電気的に絶縁され、かつ
結合電極６１１、６１２と接続される結合電極６１３を
形成する。
く積層体１００の上面、入力端子部５１、出力端子部５
２を除く側面、および結合電極部６１０を除く下面にア
ース電極７０を形成する。さらに積層体１００の側面の
入力端子部５１内に、アース電極７０と電気的に絶縁さ
れた入力電極４１を形成し、積層体１００の側面の出力
端子部５２内に、アース電極７０と電気的に絶縁された
出力電極４２を形成する。積層体１００の上面の結合電
極部６２０内に、アース電極７０、入力電極４１、出力
電極４２と電気的に絶縁され、かつ結合電極６２１、６
２２と接続される結合電極６２３を形成する。積層体１
００の下面の結合電極部６１０内に、アース電極７０、
入力電極４１、出力電極４２と電気的に絶縁され、かつ
結合電極６１１、６１２と接続される結合電極６１３を
形成する。
【００３１】本実施例においては共振素子２１、２３を
垂直にして並設しているから、フィルタの横幅は大幅に
小さくなり、実装時の占有面積も大幅に小さくなる。
垂直にして並設しているから、フィルタの横幅は大幅に
小さくなり、実装時の占有面積も大幅に小さくなる。
【００３２】以上のように構成した本実施例において、
図２のＸ−Ｘ線断面図は図３に示すようになる。
図２のＸ−Ｘ線断面図は図３に示すようになる。
【００３３】図１、図３を参照すれば、入力電極４１と
結合電極６１１との間には誘電体層１１、１２を挟んで
重なり部分があって、誘電体層１１、１２を含む重なり
部分において容量結合された状態となっている。この静
電容量を静電容量９１とする。
結合電極６１１との間には誘電体層１１、１２を挟んで
重なり部分があって、誘電体層１１、１２を含む重なり
部分において容量結合された状態となっている。この静
電容量を静電容量９１とする。
【００３４】共振素子２１と結合電極６１１との間には
誘電体層１３を挟んで重なり部分があって、誘電体層１
３を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量９２とする。共振素子
２１と結合電極６１２との間には誘電体層１６、１４を
挟んで重なり部分があって、誘電体層１６、１４を含む
重なり部分において容量結合された状態となっている。
この静電容量を静電容量９３とする。共振素子２１と結
合電極６２２との間には誘電体層１６を挟んで重なり部
分があって、誘電体層１６を含む重なり部分において容
量結合された状態となっている。この静電容量を静電容
量９５とする。
誘電体層１３を挟んで重なり部分があって、誘電体層１
３を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量９２とする。共振素子
２１と結合電極６１２との間には誘電体層１６、１４を
挟んで重なり部分があって、誘電体層１６、１４を含む
重なり部分において容量結合された状態となっている。
この静電容量を静電容量９３とする。共振素子２１と結
合電極６２２との間には誘電体層１６を挟んで重なり部
分があって、誘電体層１６を含む重なり部分において容
量結合された状態となっている。この静電容量を静電容
量９５とする。
【００３５】共振素子２３と結合電極６１２との間には
誘電体層１７を挟んで重なり部分があって、誘電体層１
７を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量９４とする。共振素子
２３と結合電極６２２との間には誘電体層１４、１７を
挟んで重なり部分があって、誘電体層１４、１７を含む
重なり部分において容量結合された状態となっている。
この静電容量を静電容量９６とする。共振素子２３と結
合電極６２１との間には誘電体層１８を挟んで重なり部
分があって、誘電体層１８を含む重なり部分において容
量結合された状態となっている。この静電容量を静電容
量９７とする。
誘電体層１７を挟んで重なり部分があって、誘電体層１
７を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量９４とする。共振素子
２３と結合電極６２２との間には誘電体層１４、１７を
挟んで重なり部分があって、誘電体層１４、１７を含む
重なり部分において容量結合された状態となっている。
この静電容量を静電容量９６とする。共振素子２３と結
合電極６２１との間には誘電体層１８を挟んで重なり部
分があって、誘電体層１８を含む重なり部分において容
量結合された状態となっている。この静電容量を静電容
量９７とする。
【００３６】出力電極４２と結合電極６２１との間には
誘電体層１９、１８を挟んで重なり部分があって、誘電
体層１９、１８を含む重なり部分において容量結合され
た状態となっている。この静電容量を静電容量９８とす
る。
誘電体層１９、１８を挟んで重なり部分があって、誘電
体層１９、１８を含む重なり部分において容量結合され
た状態となっている。この静電容量を静電容量９８とす
る。
【００３７】さらに、共振素子２１、２３の開放端と電
極３１、３３との間には、それぞれ静電容量８１、８３
が形成されている。そして、これらの静電容量８１、８
３が存在することによって、共振素子２１と共振素子２
３はインダクタンス９０３によって結合されている。
極３１、３３との間には、それぞれ静電容量８１、８３
が形成されている。そして、これらの静電容量８１、８
３が存在することによって、共振素子２１と共振素子２
３はインダクタンス９０３によって結合されている。
【００３８】上記のように構成されるフィルタの電気的
な等価回路は図４に示すようになり、バンドパス特性を
呈する。本実施例のような構成においては、静電容量９
１〜９４および静電容量９５〜９８によってインダクタ
ンス９０３を吸収することができて、共振素子２１と２
３との結合は容量性となる。
な等価回路は図４に示すようになり、バンドパス特性を
呈する。本実施例のような構成においては、静電容量９
１〜９４および静電容量９５〜９８によってインダクタ
ンス９０３を吸収することができて、共振素子２１と２
３との結合は容量性となる。
【００３９】図４に示すように、本実施例のフィルタに
おいては、共振素子２１に直列に静電容量９２、９３が
それぞれ接続された状態となり、共振素子２３に直列に
静電容量９６、９７がそれぞれ接続された状態となり、
図５に示すように、バンドパスフィルタの通過帯域の低
域側に減衰のピークを生じさせる。
おいては、共振素子２１に直列に静電容量９２、９３が
それぞれ接続された状態となり、共振素子２３に直列に
静電容量９６、９７がそれぞれ接続された状態となり、
図５に示すように、バンドパスフィルタの通過帯域の低
域側に減衰のピークを生じさせる。
【００４０】次に、第１の実施例の積層型誘電体フィル
タの製造方法について説明する。
タの製造方法について説明する。
【００４１】本積層型誘電体フィルタは共振素子２１、
２３、電極３１、３３、結合電極６１１、６１２、６２
１、６２２を完全に誘電体中に内蔵することから、共振
素子２１、２３、電極３１、３３、結合電極６１１、６
１２、６２１、６２２には損失の少ない比抵抗の低いも
のを用いることが望ましく、低抵抗のＡｇ系、若しくは
Ｃｕ系の導体を用いることが好ましい。
２３、電極３１、３３、結合電極６１１、６１２、６２
１、６２２を完全に誘電体中に内蔵することから、共振
素子２１、２３、電極３１、３３、結合電極６１１、６
１２、６２１、６２２には損失の少ない比抵抗の低いも
のを用いることが望ましく、低抵抗のＡｇ系、若しくは
Ｃｕ系の導体を用いることが好ましい。
【００４２】使用する誘電体としては、信頼性が高く比
誘電率εγが大きいため、小型化が可能となるセラミッ
クス誘電体が好ましい。
誘電率εγが大きいため、小型化が可能となるセラミッ
クス誘電体が好ましい。
【００４３】また、製造方法としては、セラミックス粉
末の成形体に導体ペーストを塗布して電極パターンを形
成した後、各々の成形体を積層しさらに焼成して緻密化
し、導体がその内部に積層された状態でセラミックス誘
電体と一体化することが望ましい。
末の成形体に導体ペーストを塗布して電極パターンを形
成した後、各々の成形体を積層しさらに焼成して緻密化
し、導体がその内部に積層された状態でセラミックス誘
電体と一体化することが望ましい。
【００４４】Ａｇ系やＣｕ系の導体を使用する場合に
は、それらの導体の融点が低く、通常の誘電体材料と同
時焼成することは困難であるところから、それらの融点
（１１００℃以下）よりも低い温度で焼成され得る誘電
体材料を用いる必要がある。また、マイクロ波フィルタ
としてのデバイスの性格上、形成される並列共振回路の
共振周波数の温度特性（温度係数）が±５０ｐｐｍ／℃
以下になるような誘電体材料が好ましい。このような誘
電体材料としては、例えば、コージェライト系ガラス粉
末とＴｉＯ2 粉末およびＮｄ2 Ｔｉ2 Ｏ7 粉末との混合
物等のガラス系のものや、ＢａＯ−ＴｉＯ2 −Ｒｅ2 Ｏ
3 −Ｂｉ2 Ｏ3 系組成（Ｒｅ：レアアース成分）に若干
のガラス形成成分やガラス粉末を添加したもの、酸化バ
リウム−酸化チタン−酸化ネオジウム系誘電体磁気組成
物粉末に若干のガラス粉末を添加したものがある。
は、それらの導体の融点が低く、通常の誘電体材料と同
時焼成することは困難であるところから、それらの融点
（１１００℃以下）よりも低い温度で焼成され得る誘電
体材料を用いる必要がある。また、マイクロ波フィルタ
としてのデバイスの性格上、形成される並列共振回路の
共振周波数の温度特性（温度係数）が±５０ｐｐｍ／℃
以下になるような誘電体材料が好ましい。このような誘
電体材料としては、例えば、コージェライト系ガラス粉
末とＴｉＯ2 粉末およびＮｄ2 Ｔｉ2 Ｏ7 粉末との混合
物等のガラス系のものや、ＢａＯ−ＴｉＯ2 −Ｒｅ2 Ｏ
3 −Ｂｉ2 Ｏ3 系組成（Ｒｅ：レアアース成分）に若干
のガラス形成成分やガラス粉末を添加したもの、酸化バ
リウム−酸化チタン−酸化ネオジウム系誘電体磁気組成
物粉末に若干のガラス粉末を添加したものがある。
【００４５】一例として、ＭｇＯ：１８ｗｔ％−Ａｌ2
Ｏ3 ：３７ｗｔ％−ＳｉＯ2 ：３７ｗｔ％−Ｂ2 Ｏ3 ：
５ｗｔ％−ＴｉＯ2 ：３ｗｔ％なる組成のガラス粉末の
７３ｗｔ％と、市販のＴｉＯ2 粉末の１７ｗｔ％と、Ｎ
ｄ2 Ｔｉ2 Ｏ7 粉末の１０ｗｔ％を十分に混合し、混合
粉末を得た。なお、Ｎｄ2 Ｔｉ2 Ｏ7 粉末は、Ｎｄ2Ｏ
3 粉末とＴｉＯ2 粉末を１２００℃で仮焼した後、粉砕
して得たものを使用した。次いで、この混合粉末に、ア
クリル系有機バインダー、可塑剤、トルエンおよびアル
コール系の溶剤を加え、アルミナ玉石で十分に混合して
スラリーとした。そして、このスラリーを用いて、ドク
ターブレード法により、０．２ｍｍ〜０．５ｍｍの厚み
のグリーンシートを作成した。
Ｏ3 ：３７ｗｔ％−ＳｉＯ2 ：３７ｗｔ％−Ｂ2 Ｏ3 ：
５ｗｔ％−ＴｉＯ2 ：３ｗｔ％なる組成のガラス粉末の
７３ｗｔ％と、市販のＴｉＯ2 粉末の１７ｗｔ％と、Ｎ
ｄ2 Ｔｉ2 Ｏ7 粉末の１０ｗｔ％を十分に混合し、混合
粉末を得た。なお、Ｎｄ2 Ｔｉ2 Ｏ7 粉末は、Ｎｄ2Ｏ
3 粉末とＴｉＯ2 粉末を１２００℃で仮焼した後、粉砕
して得たものを使用した。次いで、この混合粉末に、ア
クリル系有機バインダー、可塑剤、トルエンおよびアル
コール系の溶剤を加え、アルミナ玉石で十分に混合して
スラリーとした。そして、このスラリーを用いて、ドク
ターブレード法により、０．２ｍｍ〜０．５ｍｍの厚み
のグリーンシートを作成した。
【００４６】次に、上記第１の実施例の場合は、銀ペー
ストを導体ペーストとして図１に示した導体パターンを
それぞれ印刷し、次いで、これら導体パターンが印刷さ
れたグリーンシートの厚みを調整するため必要なグリー
ンシートを重ねて図１の構造となるように重ね、積層し
た後、９００℃で焼成して、積層体１００を形成した。
ストを導体ペーストとして図１に示した導体パターンを
それぞれ印刷し、次いで、これら導体パターンが印刷さ
れたグリーンシートの厚みを調整するため必要なグリー
ンシートを重ねて図１の構造となるように重ね、積層し
た後、９００℃で焼成して、積層体１００を形成した。
【００４７】上記のように構成した積層体１００の結合
電極部６２０を除く上面、入力端子部５１、出力端子部
５２を除く側面、および結合電極部６１０を除く下面に
図２に示すように銀電極からなるアース電極７０を印刷
し、さらにアース電極７０から電気的に絶縁する銀電極
を入力端子部５１、出力端子部５２内にそれぞれ入力電
極４１、出力電極４２として印刷し、さらに、また、入
力電極４１、出力電極４２およびアース電極７０から電
気的に絶縁し、かつ結合電極６１１、６１２に接続する
銀電極を結合電極部６１０内に結合電極６１３として印
刷し、入力電極４１、出力電極４２およびアース電極７
０から電気的に絶縁し、かつ結合電極６２１、６２２に
接続する銀電極を結合電極部６２０内に結合電極６２３
として印刷し、印刷した電極を８５０℃で焼きつけた。
電極部６２０を除く上面、入力端子部５１、出力端子部
５２を除く側面、および結合電極部６１０を除く下面に
図２に示すように銀電極からなるアース電極７０を印刷
し、さらにアース電極７０から電気的に絶縁する銀電極
を入力端子部５１、出力端子部５２内にそれぞれ入力電
極４１、出力電極４２として印刷し、さらに、また、入
力電極４１、出力電極４２およびアース電極７０から電
気的に絶縁し、かつ結合電極６１１、６１２に接続する
銀電極を結合電極部６１０内に結合電極６１３として印
刷し、入力電極４１、出力電極４２およびアース電極７
０から電気的に絶縁し、かつ結合電極６２１、６２２に
接続する銀電極を結合電極部６２０内に結合電極６２３
として印刷し、印刷した電極を８５０℃で焼きつけた。
【００４８】次に、本発明の第２の実施例を説明する。
第１の実施例は共振素子が２個の場合を例示したが、本
実施例においては共振素子は３個である。
第１の実施例は共振素子が２個の場合を例示したが、本
実施例においては共振素子は３個である。
【００４９】図６は本発明の第２の実施例の模式展開図
であり、図７は本実施例の斜視図であり、図８は本実施
例の底面図である。
であり、図７は本実施例の斜視図であり、図８は本実施
例の底面図である。
【００５０】図６に示すように、誘電体層１１の左側面
上には後にアース電極７０および入力電極４１が形成さ
れる。
上には後にアース電極７０および入力電極４１が形成さ
れる。
【００５１】誘電体層１２の右側面上には、後記する共
振素子２１の一部に後記する誘電体層１３を挟んで重な
るとともに共振素子２１とほぼ直交し、さらに誘電体層
１２、１１を挟んで入力電極４１と重なる結合電極６１
１を形成する。
振素子２１の一部に後記する誘電体層１３を挟んで重な
るとともに共振素子２１とほぼ直交し、さらに誘電体層
１２、１１を挟んで入力電極４１と重なる結合電極６１
１を形成する。
【００５２】後記するアース電極７０に一端部が電気的
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２１を誘電体層１３の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２１の開放端から所定
の間隔離れて共振素子２１と対向する電極３１を誘電体
層１３の右側面上に形成する。共振素子２１が入力端側
の共振素子である。
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２１を誘電体層１３の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２１の開放端から所定
の間隔離れて共振素子２１と対向する電極３１を誘電体
層１３の右側面上に形成する。共振素子２１が入力端側
の共振素子である。
【００５３】誘電体層１４の右側面上には、共振素子２
１の一部に誘電体層１４を挟んで重なり、後記する共振
素子２２の一部にも後記する誘電体層１５を挟んで重な
るとともに共振素子２１および２２とほぼ直交する結合
電極６１２を形成する。
１の一部に誘電体層１４を挟んで重なり、後記する共振
素子２２の一部にも後記する誘電体層１５を挟んで重な
るとともに共振素子２１および２２とほぼ直交する結合
電極６１２を形成する。
【００５４】後記するアース電極７０に一端部が電気的
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２２を誘電体層１５の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２２の開放端から所定
の間隔離れて共振素子２２と対向する電極３２を誘電体
層１５の右側面上に形成する。
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２２を誘電体層１５の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２２の開放端から所定
の間隔離れて共振素子２２と対向する電極３２を誘電体
層１５の右側面上に形成する。
【００５５】誘電体層１６の右側面上には、共振素子２
２の一部に誘電体層１６を挟んで重なり、後記する共振
素子２３の一部にも後記する誘電体層１７を挟んで重な
るとともに共振素子２２および２３とほぼ直交する結合
電極６２２を形成する。
２の一部に誘電体層１６を挟んで重なり、後記する共振
素子２３の一部にも後記する誘電体層１７を挟んで重な
るとともに共振素子２２および２３とほぼ直交する結合
電極６２２を形成する。
【００５６】後記するアース電極７０に一端部が電気的
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２３を誘電体層１７の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２３の開放端から所定
の間隔離れて共振素子２３と対向する電極３３を誘電体
層１７の右側面上に形成する。共振素子２３が出力端側
の共振素子である。
に接続されて１／４波長型ストリップライン共振器を構
成する共振素子２３を誘電体層１７の右側面上に形成
し、さらに一端部が後記するアース電極７０に電気的に
接続され、かつ他端部が共振素子２３の開放端から所定
の間隔離れて共振素子２３と対向する電極３３を誘電体
層１７の右側面上に形成する。共振素子２３が出力端側
の共振素子である。
【００５７】誘電体層１８の右側面上には、共振素子２
３の一部に誘電体層１８を挟んで重なるとともに共振素
子２３とほぼ直交する結合電極６２１を形成する。
３の一部に誘電体層１８を挟んで重なるとともに共振素
子２３とほぼ直交する結合電極６２１を形成する。
【００５８】誘電体層１８の右側面上に、右側面にアー
ス電極７０および出力電極４２が形成される誘電体層１
９を積層し、誘電体層１１〜１９を一体に構成し、その
後焼成して積層体１００を形成する。なお、出力電極は
誘電体層１８、１９を挟んで結合電極６２１の一部と重
なっている。
ス電極７０および出力電極４２が形成される誘電体層１
９を積層し、誘電体層１１〜１９を一体に構成し、その
後焼成して積層体１００を形成する。なお、出力電極は
誘電体層１８、１９を挟んで結合電極６２１の一部と重
なっている。
【００５９】図７、図８に示すように、積層体１００の
上面、入力端子部５１、出力端子部５２を除く側面、お
よび結合電極部６１０、６２０を除く下面にアース電極
７０を形成する。さらに積層体１００の側面の入力端子
部５１内に、アース電極７０と電気的に絶縁された入力
電極４１を形成し、積層体１００の側面の出力端子部５
２内に、アース電極７０と電気的に絶縁された出力電極
４２を形成する。そして、積層体１００の下面の結合電
極部６１０内にアース電極７０、入力電極４１、出力電
極４２と電気的に絶縁され、かつ結合電極６１１、６１
２と接続される結合電極６１３を形成し、積層体１００
の下面の結合電極部６２０内にアース電極７０、入力電
極４１、出力電極４２と電気的に絶縁され、かつ結合電
極６２１、６２２と接続される結合電極６２３を形成す
る。
上面、入力端子部５１、出力端子部５２を除く側面、お
よび結合電極部６１０、６２０を除く下面にアース電極
７０を形成する。さらに積層体１００の側面の入力端子
部５１内に、アース電極７０と電気的に絶縁された入力
電極４１を形成し、積層体１００の側面の出力端子部５
２内に、アース電極７０と電気的に絶縁された出力電極
４２を形成する。そして、積層体１００の下面の結合電
極部６１０内にアース電極７０、入力電極４１、出力電
極４２と電気的に絶縁され、かつ結合電極６１１、６１
２と接続される結合電極６１３を形成し、積層体１００
の下面の結合電極部６２０内にアース電極７０、入力電
極４１、出力電極４２と電気的に絶縁され、かつ結合電
極６２１、６２２と接続される結合電極６２３を形成す
る。
【００６０】本実施例においても共振素子２１、２２、
２３を垂直にして並設しているから、フィルタの横幅は
大幅に小さくなり、実装時の占有面積も大幅に小さくな
る。
２３を垂直にして並設しているから、フィルタの横幅は
大幅に小さくなり、実装時の占有面積も大幅に小さくな
る。
【００６１】以上のように構成した本実施例において、
図７のＸ−Ｘ線断面図は図９に示すようになる。
図７のＸ−Ｘ線断面図は図９に示すようになる。
【００６２】図６、図９を参照すれば、入力電極４１と
結合電極６１１との間には誘電体層１１、１２を挟んで
重なり部分があって、誘電体層１１、１２を含む重なり
部分において容量結合された状態となっている。この静
電容量を静電容量９１とする。
結合電極６１１との間には誘電体層１１、１２を挟んで
重なり部分があって、誘電体層１１、１２を含む重なり
部分において容量結合された状態となっている。この静
電容量を静電容量９１とする。
【００６３】共振素子２１と結合電極６１１との間には
誘電体層１３を挟んで重なり部分があって、誘電体層１
３を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量９２とする。共振素子
２１と結合電極６１２との間には誘電体層１４を挟んで
重なり部分があって、誘電体層１４を含む重なり部分に
おいて容量結合された状態となっている。この静電容量
を静電容量９３とする。共振素子２２と結合電極６１２
との間には誘電体層１５を挟んで重なり部分があって、
誘電体層１５を含む重なり部分において容量結合された
状態となっている。この静電容量を静電容量９４とす
る。共振素子２２と結合電極６２２との間には誘電体層
１６を挟んで重なり部分があって、誘電体層１６を含む
重なり部分において容量結合された状態となっている。
この静電容量を静電容量９５とする。
誘電体層１３を挟んで重なり部分があって、誘電体層１
３を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量９２とする。共振素子
２１と結合電極６１２との間には誘電体層１４を挟んで
重なり部分があって、誘電体層１４を含む重なり部分に
おいて容量結合された状態となっている。この静電容量
を静電容量９３とする。共振素子２２と結合電極６１２
との間には誘電体層１５を挟んで重なり部分があって、
誘電体層１５を含む重なり部分において容量結合された
状態となっている。この静電容量を静電容量９４とす
る。共振素子２２と結合電極６２２との間には誘電体層
１６を挟んで重なり部分があって、誘電体層１６を含む
重なり部分において容量結合された状態となっている。
この静電容量を静電容量９５とする。
【００６４】共振素子２３と結合電極６２２との間には
誘電体層１７を挟んで重なり部分があって、誘電体層１
７を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量９６とする。共振素子
２３と結合電極６２１との間には誘電体層１８を挟んで
重なり部分があって、誘電体層１８を含む重なり部分に
おいて容量結合された状態となっている。この静電容量
を静電容量９７とする。
誘電体層１７を挟んで重なり部分があって、誘電体層１
７を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量９６とする。共振素子
２３と結合電極６２１との間には誘電体層１８を挟んで
重なり部分があって、誘電体層１８を含む重なり部分に
おいて容量結合された状態となっている。この静電容量
を静電容量９７とする。
【００６５】出力電極４２と結合電極６２１との間には
誘電体層１９、１８を挟んで重なり部分があって、誘電
体層１９、１８を含む重なり部分において容量結合され
た状態となっている。この静電容量を静電容量９８とす
る。
誘電体層１９、１８を挟んで重なり部分があって、誘電
体層１９、１８を含む重なり部分において容量結合され
た状態となっている。この静電容量を静電容量９８とす
る。
【００６６】さらに、共振素子２１、２２、２３の開放
端と電極３１、３２、３３との間には、それぞれ静電容
量８１、８２、８３が形成されている。そして、これら
の静電容量８１、８２、８３が存在することによって、
共振素子２１と共振素子２２はインダクタンス９０１に
よって、共振素子２２と共振素子２３はインダクタンス
９０２によってそれぞれ結合されている。
端と電極３１、３２、３３との間には、それぞれ静電容
量８１、８２、８３が形成されている。そして、これら
の静電容量８１、８２、８３が存在することによって、
共振素子２１と共振素子２２はインダクタンス９０１に
よって、共振素子２２と共振素子２３はインダクタンス
９０２によってそれぞれ結合されている。
【００６７】上記のように構成されるフィルタの電気的
な等価回路は図１０に示すようになり、バンドパス特性
を呈する。本実施例のような構成においては、静電容量
９１〜９４によってインダクタンス９０１を吸収するこ
とができて、共振素子２１と２２との結合は容量性とな
る。また、静電容量９５〜９８によってインダクタンス
９０２を吸収することができて、共振素子２２と２３と
の結合も容量性となる。
な等価回路は図１０に示すようになり、バンドパス特性
を呈する。本実施例のような構成においては、静電容量
９１〜９４によってインダクタンス９０１を吸収するこ
とができて、共振素子２１と２２との結合は容量性とな
る。また、静電容量９５〜９８によってインダクタンス
９０２を吸収することができて、共振素子２２と２３と
の結合も容量性となる。
【００６８】図１０に示すように、本実施例のフィルタ
においては、共振素子２１に直列に静電容量９２、９３
がそれぞれ接続された状態となり、共振素子２３に直列
に静電容量９６、９７がそれぞれ接続された状態とな
り、第１の実施例と同様に、バンドパスフィルタの通過
帯域の低域側に減衰のピークを生じさせる。
においては、共振素子２１に直列に静電容量９２、９３
がそれぞれ接続された状態となり、共振素子２３に直列
に静電容量９６、９７がそれぞれ接続された状態とな
り、第１の実施例と同様に、バンドパスフィルタの通過
帯域の低域側に減衰のピークを生じさせる。
【００６９】次に、本実施例の積層型誘電体フィルタの
製造方法について説明する。本実施例においても、第１
の実施例において使用したグリーンシートを用い、銀ペ
ーストを導体ペーストとして図６に示した導体パターン
をそれぞれ印刷し、次いで、これら導体パターンが印刷
されたグリーンシートの厚みを調整するため必要なグリ
ーンシートを重ねて図６の構造となるように重ね、積層
した後、９００℃で焼成して、積層体１００を作成し
た。
製造方法について説明する。本実施例においても、第１
の実施例において使用したグリーンシートを用い、銀ペ
ーストを導体ペーストとして図６に示した導体パターン
をそれぞれ印刷し、次いで、これら導体パターンが印刷
されたグリーンシートの厚みを調整するため必要なグリ
ーンシートを重ねて図６の構造となるように重ね、積層
した後、９００℃で焼成して、積層体１００を作成し
た。
【００７０】上記のように構成した積層体１００の上
面、入力端子部５１、出力端子部５２を除く側面、およ
び結合電極部６１０、６２０を除く下面に図７に示すよ
うに銀電極からなるアース電極７０を印刷し、さらにア
ース電極７０から電気的に絶縁する銀電極を入力端子部
５１、出力端子部５２内に入力電極４１、出力電極４２
として印刷し、さらに、アース電極７０、入力電極４
１、出力電極４２から電気的に絶縁し、かつ結合電極６
１１、６１２に接続する銀電極を結合電極部６１０内に
結合電極６１３として印刷し、アース電極７０、入力電
極４１、出力電極４２から電気的に絶縁し、かつ結合電
極６２１、６２２に接続する銀電極を結合電極部６２０
内に結合電極６２３として印刷し、印刷した電極を８５
０℃で焼きつけた。
面、入力端子部５１、出力端子部５２を除く側面、およ
び結合電極部６１０、６２０を除く下面に図７に示すよ
うに銀電極からなるアース電極７０を印刷し、さらにア
ース電極７０から電気的に絶縁する銀電極を入力端子部
５１、出力端子部５２内に入力電極４１、出力電極４２
として印刷し、さらに、アース電極７０、入力電極４
１、出力電極４２から電気的に絶縁し、かつ結合電極６
１１、６１２に接続する銀電極を結合電極部６１０内に
結合電極６１３として印刷し、アース電極７０、入力電
極４１、出力電極４２から電気的に絶縁し、かつ結合電
極６２１、６２２に接続する銀電極を結合電極部６２０
内に結合電極６２３として印刷し、印刷した電極を８５
０℃で焼きつけた。
【００７１】次に、本発明の第３の実施例について説明
する。図１１は、本発明の第３の実施例の模式展開図で
ある。
する。図１１は、本発明の第３の実施例の模式展開図で
ある。
【００７２】上記第１の実施例においては、誘電体層１
２〜１８の右側面上には共振素子２１〜２３、電極３１
〜３３、結合電極６１１、６１２、６２１、６２２のみ
を設けているが、本実施例においては、誘電体層１３と
誘電体層１４との間に積層される誘電体層１１１の右側
面上のほぼ全面に内部アース電極１２１を設け、誘電体
層１６と誘電体層１７との間に積層される誘電体層１１
２の右側面上のほぼ全面に内部アース電極１１２を設け
ている点が第１の実施例と異なるが、他の構成は第１の
実施例と同様である。なお、内部アース電極１２１、１
２２の下側の一部を切り欠いてあるのは、もしこのよう
な切り欠き部分を設けずに内部アース電極１２１、１２
２を完全に全面に設けると、結合電極６１１および６１
２を結ぶ結合電極６１３並びに結合電極６２１および６
２２を結ぶ結合電極６２３がこれらの内部アース電極１
２１、１２２によってアースされてしまうから、そのよ
うな事態を避けるためである。
２〜１８の右側面上には共振素子２１〜２３、電極３１
〜３３、結合電極６１１、６１２、６２１、６２２のみ
を設けているが、本実施例においては、誘電体層１３と
誘電体層１４との間に積層される誘電体層１１１の右側
面上のほぼ全面に内部アース電極１２１を設け、誘電体
層１６と誘電体層１７との間に積層される誘電体層１１
２の右側面上のほぼ全面に内部アース電極１１２を設け
ている点が第１の実施例と異なるが、他の構成は第１の
実施例と同様である。なお、内部アース電極１２１、１
２２の下側の一部を切り欠いてあるのは、もしこのよう
な切り欠き部分を設けずに内部アース電極１２１、１２
２を完全に全面に設けると、結合電極６１１および６１
２を結ぶ結合電極６１３並びに結合電極６２１および６
２２を結ぶ結合電極６２３がこれらの内部アース電極１
２１、１２２によってアースされてしまうから、そのよ
うな事態を避けるためである。
【００７３】本発明においては、共振素子間は容量結合
している必要があるが、本実施例のように、共振素子２
１と共振素子２２との間に内部アース電極１２１を設け
て共振素子２１と共振素子２２間の誘導結合を内部アー
ス電極１２１によってシールドすることにより、これら
の素子間の誘導結合は無視できるほど小さくなる。ま
た、共振素子２２と共振素子２３との間にも内部アース
電極１２２を設けて共振素子２２と共振素子２３間の誘
導結合を内部アース電極１２２によってシールドするこ
とにより、これらの電極間の誘導結合も無視できるほど
小さくなる。その結果、共振素子２１、２２間はより容
量結合性が強くなり、共振素子２２、２３間もより容量
結合性が強くなる。
している必要があるが、本実施例のように、共振素子２
１と共振素子２２との間に内部アース電極１２１を設け
て共振素子２１と共振素子２２間の誘導結合を内部アー
ス電極１２１によってシールドすることにより、これら
の素子間の誘導結合は無視できるほど小さくなる。ま
た、共振素子２２と共振素子２３との間にも内部アース
電極１２２を設けて共振素子２２と共振素子２３間の誘
導結合を内部アース電極１２２によってシールドするこ
とにより、これらの電極間の誘導結合も無視できるほど
小さくなる。その結果、共振素子２１、２２間はより容
量結合性が強くなり、共振素子２２、２３間もより容量
結合性が強くなる。
【００７４】
【発明の効果】本発明においては、誘電体層を挟んで入
力端側共振素子の一部と出力端側共振素子の一部とに対
向して設けられた結合電極と、前記結合電極の一部に他
の誘電体層を挟んで対向して設けられた入力電極または
出力電極のいずれか一方を設け、または、誘電体層を挟
んで入力端側共振素子または出力端側共振素子のいずれ
か一方の一部および入力端側共振素子または出力端側共
振素子の前記いずれか一方に最隣接する内部共振素子の
一部とに対向して設けられた結合電極と、前記結合電極
の一部に他の誘電体層を挟んで対向して設けられた入力
電極または出力電極のいずれか一方を設けることによ
り、入力端側共振素子または出力端側共振素子のいずれ
か一方の共振素子に静電容量が直列接続された状態とな
り、バンドパスフィルタの通過帯域の低域側に減衰ピー
クを生じさせ、減衰特性を改善することができる。
力端側共振素子の一部と出力端側共振素子の一部とに対
向して設けられた結合電極と、前記結合電極の一部に他
の誘電体層を挟んで対向して設けられた入力電極または
出力電極のいずれか一方を設け、または、誘電体層を挟
んで入力端側共振素子または出力端側共振素子のいずれ
か一方の一部および入力端側共振素子または出力端側共
振素子の前記いずれか一方に最隣接する内部共振素子の
一部とに対向して設けられた結合電極と、前記結合電極
の一部に他の誘電体層を挟んで対向して設けられた入力
電極または出力電極のいずれか一方を設けることによ
り、入力端側共振素子または出力端側共振素子のいずれ
か一方の共振素子に静電容量が直列接続された状態とな
り、バンドパスフィルタの通過帯域の低域側に減衰ピー
クを生じさせ、減衰特性を改善することができる。
【００７５】また、本発明においては、積層型誘電体フ
ィルタを実装基板上に実装したときに、複数の共振素子
の主面が前記実装基板に対してほぼ垂直となるように構
成されているから、実装時の占有面積を小さくできる。
ィルタを実装基板上に実装したときに、複数の共振素子
の主面が前記実装基板に対してほぼ垂直となるように構
成されているから、実装時の占有面積を小さくできる。
【図１】本発明の第１の実施例の積層型誘電体フィルタ
を説明するための模式展開図である。
を説明するための模式展開図である。
【図２】本発明の第１の実施例の積層型誘電体フィルタ
を説明するための斜視図である。
を説明するための斜視図である。
【図３】図２のＸ−Ｘ線断面図である。
【図４】本発明の第１の実施例の積層型誘電体フィルタ
の等価回路図である。
の等価回路図である。
【図５】本発明の第１の実施例の積層型誘電体フィルタ
の周波数特性図である。
の周波数特性図である。
【図６】本発明の第２の実施例の積層型誘電体フィルタ
を説明するための模式展開図である。
を説明するための模式展開図である。
【図７】本発明の第２の実施例の積層型誘電体フィルタ
を説明するための斜視図である。
を説明するための斜視図である。
【図８】本発明の第２の実施例の積層型誘電体フィルタ
を説明するための底面図である。
を説明するための底面図である。
【図９】図７のＸ−Ｘ線断面図である。
【図１０】本発明の第２の実施例の積層型誘電体フィル
タの等価回路図である。
タの等価回路図である。
【図１１】本発明の第３の実施例の積層型誘電体フィル
タを説明するための模式展開図である。
タを説明するための模式展開図である。
【図１２】本発明者達が案出した従来の積層型誘電体フ
ィルタの模式展開図である。
ィルタの模式展開図である。
【図１３】本発明者達が案出した従来の積層型誘誘電体
フィルタの斜視図である。
フィルタの斜視図である。
【図１４】図１３のＸ−Ｘ線断面図である。
【図１５】本発明者達が案出した従来の積層型誘誘電体
フィルタの等価回路図である。
フィルタの等価回路図である。
１１〜１９、１１１、１１２…誘電体層 ２１〜２３…共振素子 ３１〜３３…電極 ４１…入力電極 ４２…出力電極 １２１、１２２…内部アース電極 ６１１〜６１３、６２１〜６２３…結合電極
Claims (5)
- 【請求項１】複数の共振素子が積層された積層型誘電体
フィルタにおいて、入力端側共振素子と、出力端側共振
素子と、誘電体層を挟んで前記入力端側共振素子の一部
と前記出力端側共振素子の一部とに対向して設けられた
結合電極と、前記結合電極の一部に他の誘電体層を挟ん
で対向して設けられた入力電極または出力電極のいずれ
か一方とを有することを特徴とする積層型誘電体フィル
タ。 - 【請求項２】請求項１記載の誘電体フィルタにおいて、
前記結合電極が前記入力端側共振素子の前記一部に対向
する第１の結合電極と、前記出力端側共振素子の前記一
部に対向する第２の結合電極と、前記第１の結合電極
と、前記第２の結合電極とを接続する第３の結合電極と
から構成されていることを特徴とする積層型誘電体フィ
ルタ。 - 【請求項３】複数の共振素子が積層された積層型誘電体
フィルタにおいて、入力端側共振素子と、出力端側共振
素子と、前記入力端側共振素子と前記出力端側共振素子
との間に並設された１以上の内部共振素子と、誘電体層
を挟んで前記入力端側共振素子または前記出力端側共振
素子のいずれか一方の一部および前記入力端側共振素子
または前記出力端側共振素子の前記いずれか一方に最隣
接する前記内部共振素子の一部とに対向して設けられた
結合電極と、前記結合電極の一部に他の誘電体層を挟ん
で対向して設けられた入力電極または出力電極のいずれ
か一方とを有することを特徴とする積層型誘電体フィル
タ。 - 【請求項４】請求項３記載の誘電体フィルタにおいて、
前記結合電極が前記入力端側共振素子または前記出力端
側共振素子の前記いずれか一方の前記一部に対向する第
１の結合電極と、前記入力端側共振素子または前記出力
端側共振素子の前記いずれか一方に最隣接する前記内部
共振素子の前記一部に対向する第２の結合電極と、前記
第１の結合電極と、前記第２の結合電極とを接続する第
３の結合電極とから構成されていることを特徴とする積
層型誘電体フィルタ。 - 【請求項５】請求項１乃至４のいずれかに記載の誘電体
フィルタにおいて、実装基板上に実装したときに、共振
素子の主面が実装基板に対してほぼ垂直となるように構
成されていることを特徴とする積層型誘電体フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24038092A JP2860015B2 (ja) | 1992-09-09 | 1992-09-09 | 積層型誘電体フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24038092A JP2860015B2 (ja) | 1992-09-09 | 1992-09-09 | 積層型誘電体フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0690102A true JPH0690102A (ja) | 1994-03-29 |
| JP2860015B2 JP2860015B2 (ja) | 1999-02-24 |
Family
ID=17058632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24038092A Expired - Fee Related JP2860015B2 (ja) | 1992-09-09 | 1992-09-09 | 積層型誘電体フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2860015B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09509556A (ja) * | 1994-12-19 | 1997-09-22 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | ストリップ線路フィルタ、ストリップ線路フィルタを備える受信機及びそのようなストリップ線路フィルタを同調させる方法 |
| WO2008023769A1 (fr) * | 2006-08-23 | 2008-02-28 | Ngk Insulators, Ltd. | Composant passif |
-
1992
- 1992-09-09 JP JP24038092A patent/JP2860015B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09509556A (ja) * | 1994-12-19 | 1997-09-22 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | ストリップ線路フィルタ、ストリップ線路フィルタを備える受信機及びそのようなストリップ線路フィルタを同調させる方法 |
| WO2008023769A1 (fr) * | 2006-08-23 | 2008-02-28 | Ngk Insulators, Ltd. | Composant passif |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2860015B2 (ja) | 1999-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3115149B2 (ja) | 積層型誘電体フィルタ | |
| US6294967B1 (en) | Laminated type dielectric filter | |
| US5576672A (en) | Layered stripline filter including capacitive coupling electrodes | |
| JP2611063B2 (ja) | 高周波回路 | |
| JP2860018B2 (ja) | 誘電体フィルタ | |
| JP2851966B2 (ja) | 積層型誘電体フィルター | |
| JP2806710B2 (ja) | 積層型誘電体フィルタ | |
| JP2957041B2 (ja) | 積層型誘電体フィルタ | |
| JP2957051B2 (ja) | 積層型誘電体フィルタ | |
| JP3204753B2 (ja) | 共用器 | |
| JP2721626B2 (ja) | 積層型誘電体フィルタ | |
| JPH0690102A (ja) | 積層型誘電体フィルタ | |
| JPH05283906A (ja) | 積層型誘電体フィルタ | |
| JPH0677703A (ja) | 積層型誘電体フィルタ | |
| JPH08288706A (ja) | 積層型誘電体フィルタ | |
| JP2710904B2 (ja) | 積層型誘電体フィルタ | |
| JP2860011B2 (ja) | 積層型誘電体フィルタ | |
| JP3454535B2 (ja) | 積層型誘電体フィルタ | |
| JPH05243810A (ja) | 積層型誘電体フィルタ | |
| JP3381956B2 (ja) | 積層型誘電体フィルタ | |
| JP3103420B2 (ja) | 積層型誘電体フィルタ | |
| JPH11355008A (ja) | 積層型誘電体フィルタ | |
| JPH06152202A (ja) | 積層型誘電体フィルタ | |
| JPH05243806A (ja) | 積層型誘電体フィルタ | |
| JP4493225B2 (ja) | 積層型誘電体フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |