JPH0690102A - 積層型誘電体フィルタ - Google Patents
積層型誘電体フィルタInfo
- Publication number
- JPH0690102A JPH0690102A JP24038092A JP24038092A JPH0690102A JP H0690102 A JPH0690102 A JP H0690102A JP 24038092 A JP24038092 A JP 24038092A JP 24038092 A JP24038092 A JP 24038092A JP H0690102 A JPH0690102 A JP H0690102A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- dielectric layer
- resonance element
- coupling electrode
- end side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【目的】減衰ピークを形成して減衰特性を改善させ、か
つ実装時の占有面積が小さい積層型誘電体フィルタを提
供する。 【構成】誘電体層12上に誘電体層13を挟んで入力端
側の共振素子21と対向する結合電極611を設け、誘
電体層14上に誘電体層17を挟んで出力端側の共振素
子23と対向する結合電極612を設け、誘電体層16
上に誘電体層16を挟んで入力端側の共振素子21と対
向する結合電極622を設け、誘電体層18上に誘電体
層18を挟んで出力端側の共振素子23と対向する結合
電極621を設け、誘電体層11〜19を一体に構成
し、その後焼成して積層体を形成する。積層体上に、結
合電極611と誘電体層11を挟んで対向する入力電極
41および結合電極621と誘電体層19を挟んで対向
する出力電極42をそれぞれ設ける。さらに、積層体上
に結合電極611、612を接続する結合電極613お
よび結合電極621、622を接続する結合電極623
を設ける。
つ実装時の占有面積が小さい積層型誘電体フィルタを提
供する。 【構成】誘電体層12上に誘電体層13を挟んで入力端
側の共振素子21と対向する結合電極611を設け、誘
電体層14上に誘電体層17を挟んで出力端側の共振素
子23と対向する結合電極612を設け、誘電体層16
上に誘電体層16を挟んで入力端側の共振素子21と対
向する結合電極622を設け、誘電体層18上に誘電体
層18を挟んで出力端側の共振素子23と対向する結合
電極621を設け、誘電体層11〜19を一体に構成
し、その後焼成して積層体を形成する。積層体上に、結
合電極611と誘電体層11を挟んで対向する入力電極
41および結合電極621と誘電体層19を挟んで対向
する出力電極42をそれぞれ設ける。さらに、積層体上
に結合電極611、612を接続する結合電極613お
よび結合電極621、622を接続する結合電極623
を設ける。
Description
【0001】
【産業上の利用分野】本発明は積層型誘電体フィルタに
関し、特に携帯用電話機等の高周波回路無線機器に利用
する高周波回路フィルタや、アンテナデュプレクサ等に
使用される積層型誘電体フィルタに関する。
関し、特に携帯用電話機等の高周波回路無線機器に利用
する高周波回路フィルタや、アンテナデュプレクサ等に
使用される積層型誘電体フィルタに関する。
【0002】
【従来の技術】図12、図13は、それぞれ本発明者達
が案出した積層型誘電体フィルタの模式展開図および斜
視図であり、図14は図12のX−X線断面図である。
が案出した積層型誘電体フィルタの模式展開図および斜
視図であり、図14は図12のX−X線断面図である。
【0003】図12に示すように、後記するアース電極
70に一端部が電気的に接続されて1/4波長型ストリ
ップライン共振器を構成する共振素子21を誘電体層1
3の右側面上に形成し、さらに一端部が後記するアース
電極70に電気的に接続され、かつ他端部が共振素子2
1の開放端から所定の間隔離れて共振素子21と対向す
る電極31を誘電体層13の右側面上に形成する。共振
素子21が入力端側の共振素子である。なお、誘電体層
13の左側面上には、アース電極70および入力電極4
1が後に形成され、誘電体層13の下面には、アース電
極70および入力電極410が後に形成される。
70に一端部が電気的に接続されて1/4波長型ストリ
ップライン共振器を構成する共振素子21を誘電体層1
3の右側面上に形成し、さらに一端部が後記するアース
電極70に電気的に接続され、かつ他端部が共振素子2
1の開放端から所定の間隔離れて共振素子21と対向す
る電極31を誘電体層13の右側面上に形成する。共振
素子21が入力端側の共振素子である。なお、誘電体層
13の左側面上には、アース電極70および入力電極4
1が後に形成され、誘電体層13の下面には、アース電
極70および入力電極410が後に形成される。
【0004】後記するアース電極70に一端部が電気的
に接続されて1/4波長型ストリップライン共振器を構
成する共振素子22を誘電体層15の右側面上に形成
し、さらに一端部が後記するアース電極70に電気的に
接続され、かつ他端部が共振素子22の開放端から所定
の間隔離れて共振素子22と対向する電極32を誘電体
層15の右側面上に形成する。
に接続されて1/4波長型ストリップライン共振器を構
成する共振素子22を誘電体層15の右側面上に形成
し、さらに一端部が後記するアース電極70に電気的に
接続され、かつ他端部が共振素子22の開放端から所定
の間隔離れて共振素子22と対向する電極32を誘電体
層15の右側面上に形成する。
【0005】後記するアース電極70に一端部が電気的
に接続されて1/4波長型ストリップライン共振器を構
成する共振素子23を誘電体層17の右側面上に形成
し、さらに一端部が後記するアース電極70に電気的に
接続され、かつ他端部が共振素子23の開放端から所定
の間隔離れて共振素子23と対向する電極33を誘電体
層17の右側面上に形成する。共振素子23が出力端側
の共振素子である。
に接続されて1/4波長型ストリップライン共振器を構
成する共振素子23を誘電体層17の右側面上に形成
し、さらに一端部が後記するアース電極70に電気的に
接続され、かつ他端部が共振素子23の開放端から所定
の間隔離れて共振素子23と対向する電極33を誘電体
層17の右側面上に形成する。共振素子23が出力端側
の共振素子である。
【0006】誘電体層17の右側面上に、右側面にアー
ス電極70および出力電極42が形成され、下面にアー
ス電極70および出力電極420が形成される誘電体層
19を積層し、誘電体層13、15、17、19を一体
に構成し、その後焼成して積層体100を形成する。
ス電極70および出力電極42が形成され、下面にアー
ス電極70および出力電極420が形成される誘電体層
19を積層し、誘電体層13、15、17、19を一体
に構成し、その後焼成して積層体100を形成する。
【0007】図13に示すように、積層体100の上
面、入力端子部51、出力端子部52を除く側面、およ
び入力端子部510、出力端子部520を除く下面にア
ース電極70を形成する。さらに積層体100の側面の
入力端子部51内に、アース電極70と電気的に絶縁さ
れ、かつ共振素子21と対向する入力電極41を形成す
る。そして積層体100の下面の入力端子部510内に
もアース電極70と電気的に絶縁され、かつ入力電極4
1と接続される入力電極410を形成する。また同様
に、積層体100の側面の出力端子部52内に、アース
電極70および入力電極41、410と電気的に絶縁さ
れ、かつ共振素子23と対向する出力電極42を形成す
る。そして、積層体100の下面の出力端子部520内
にも、アース電極70および入力電極41、410と電
気的に絶縁され、かつ出力電極42と接続される出力電
極420を形成する。
面、入力端子部51、出力端子部52を除く側面、およ
び入力端子部510、出力端子部520を除く下面にア
ース電極70を形成する。さらに積層体100の側面の
入力端子部51内に、アース電極70と電気的に絶縁さ
れ、かつ共振素子21と対向する入力電極41を形成す
る。そして積層体100の下面の入力端子部510内に
もアース電極70と電気的に絶縁され、かつ入力電極4
1と接続される入力電極410を形成する。また同様
に、積層体100の側面の出力端子部52内に、アース
電極70および入力電極41、410と電気的に絶縁さ
れ、かつ共振素子23と対向する出力電極42を形成す
る。そして、積層体100の下面の出力端子部520内
にも、アース電極70および入力電極41、410と電
気的に絶縁され、かつ出力電極42と接続される出力電
極420を形成する。
【0008】図12、図13を参照すれば、共振素子2
1と入力電極41間には誘電体層13を挟んで重なり部
分があって、誘電体層11を含む重なり部分において容
量結合された状態となっている。この静電容量を静電容
量811とする。共振素子23と出力電極42間にも誘
電体層19を挟んで重なり部分があって、誘電体層19
を含む重なり部分において容量結合された状態となって
いる。この静電容量を静電容量812とする。
1と入力電極41間には誘電体層13を挟んで重なり部
分があって、誘電体層11を含む重なり部分において容
量結合された状態となっている。この静電容量を静電容
量811とする。共振素子23と出力電極42間にも誘
電体層19を挟んで重なり部分があって、誘電体層19
を含む重なり部分において容量結合された状態となって
いる。この静電容量を静電容量812とする。
【0009】さらに、共振素子21、22、23の開放
端と電極31、32、33との間には、それぞれ静電容
量81、82、83が形成されている。そして、これら
の静電容量81〜83が存在することによって、共振素
子21と共振素子22はインダクタンス851によっ
て、共振素子22と共振素子23はインダクタンス85
2によってそれぞれ結合され、コムライン型のフィルタ
を構成している。
端と電極31、32、33との間には、それぞれ静電容
量81、82、83が形成されている。そして、これら
の静電容量81〜83が存在することによって、共振素
子21と共振素子22はインダクタンス851によっ
て、共振素子22と共振素子23はインダクタンス85
2によってそれぞれ結合され、コムライン型のフィルタ
を構成している。
【0010】図15は、上記のように構成された積層型
誘電体フィルタの等価回路であり、バンドパスフィルタ
を形成している。なお、並列共振回路の静電容量21
1、221、231およびインダクタンス212、22
2、232は、共振素子21、22、23をそれぞれ等
価変換したときの静電容量およびインダクタンスであ
る。
誘電体フィルタの等価回路であり、バンドパスフィルタ
を形成している。なお、並列共振回路の静電容量21
1、221、231およびインダクタンス212、22
2、232は、共振素子21、22、23をそれぞれ等
価変換したときの静電容量およびインダクタンスであ
る。
【0011】このような積層型誘電体フィルタは、共振
素子21、22、23を垂直にして並設しているから、
フィルタの横幅は大幅に小さくなり実装時の占有面積も
大幅に小さくなる構造となっており、また、このような
積層型誘電体フィルタにおいては、共振素子21〜23
各々の間の分布結合によって、帯域幅等の希望する周波
数特性を有するバンドパスフィルタを得るようにしてい
る。
素子21、22、23を垂直にして並設しているから、
フィルタの横幅は大幅に小さくなり実装時の占有面積も
大幅に小さくなる構造となっており、また、このような
積層型誘電体フィルタにおいては、共振素子21〜23
各々の間の分布結合によって、帯域幅等の希望する周波
数特性を有するバンドパスフィルタを得るようにしてい
る。
【0012】
【発明が解決しようとする課題】しかしながら、このよ
うな構成では隣合う共振素子21〜23間の結合しかな
いために、減衰ピークを形成して減衰特性を改善するこ
とはできなかった。減衰特性を改善するために、共振素
子数を増加させる方法を採ることも考えられるが、共振
素子数を増加させた場合は挿入損失が増加してしまうと
いう問題点がある。また、共振素子数を増加させた場合
において挿入損失を改善するには共振素子を大きくする
しかなく、誘電体フィルタが大型化してしまうという問
題点がある。
うな構成では隣合う共振素子21〜23間の結合しかな
いために、減衰ピークを形成して減衰特性を改善するこ
とはできなかった。減衰特性を改善するために、共振素
子数を増加させる方法を採ることも考えられるが、共振
素子数を増加させた場合は挿入損失が増加してしまうと
いう問題点がある。また、共振素子数を増加させた場合
において挿入損失を改善するには共振素子を大きくする
しかなく、誘電体フィルタが大型化してしまうという問
題点がある。
【0013】従って、本発明の目的は、減衰ピークを形
成して減衰特性を改善させ、かつ実装時の占有面積が小
さい積層型誘電体フィルタを提供することにある。
成して減衰特性を改善させ、かつ実装時の占有面積が小
さい積層型誘電体フィルタを提供することにある。
【0014】
【課題を解決するための手段】本発明によれば、複数の
共振素子が積層された積層型誘電体フィルタにおいて、
入力端側共振素子と、出力端側共振素子と、誘電体層を
挟んで前記入力端側共振素子の一部と前記出力端側共振
素子の一部とに対向して設けられた結合電極と、前記結
合電極の一部に他の誘電体層を挟んで対向して設けられ
た入力電極または出力電極のいずれか一方とを有するこ
とを特徴とする積層型誘電体フィルタが得られる。
共振素子が積層された積層型誘電体フィルタにおいて、
入力端側共振素子と、出力端側共振素子と、誘電体層を
挟んで前記入力端側共振素子の一部と前記出力端側共振
素子の一部とに対向して設けられた結合電極と、前記結
合電極の一部に他の誘電体層を挟んで対向して設けられ
た入力電極または出力電極のいずれか一方とを有するこ
とを特徴とする積層型誘電体フィルタが得られる。
【0015】前記結合電極は、好ましくは前記入力端側
共振素子の前記一部に対向する第1の結合電極と、前記
出力端側共振素子の前記一部に対向する第2の結合電極
と、前記第1の結合電極と、前記第2の結合電極とを接
続する第3の結合電極とから構成される。
共振素子の前記一部に対向する第1の結合電極と、前記
出力端側共振素子の前記一部に対向する第2の結合電極
と、前記第1の結合電極と、前記第2の結合電極とを接
続する第3の結合電極とから構成される。
【0016】また、本発明によれば、複数の共振素子が
積層された積層型誘電体フィルタにおいて、入力端側共
振素子と、出力端側共振素子と、前記入力端側共振素子
と前記出力端側共振素子との間に並設された1以上の内
部共振素子と、誘電体層を挟んで前記入力端側共振素子
または前記出力端側共振素子のいずれか一方の一部およ
び前記入力端側共振素子または前記出力端側共振素子の
前記いずれか一方に最隣接する前記内部共振素子の一部
とに対向して設けられた結合電極と、前記結合電極の一
部に他の誘電体層を挟んで対向して設けられた入力電極
または出力電極のいずれか一方とを有することを特徴と
する積層型誘電体フィルタが得られる。
積層された積層型誘電体フィルタにおいて、入力端側共
振素子と、出力端側共振素子と、前記入力端側共振素子
と前記出力端側共振素子との間に並設された1以上の内
部共振素子と、誘電体層を挟んで前記入力端側共振素子
または前記出力端側共振素子のいずれか一方の一部およ
び前記入力端側共振素子または前記出力端側共振素子の
前記いずれか一方に最隣接する前記内部共振素子の一部
とに対向して設けられた結合電極と、前記結合電極の一
部に他の誘電体層を挟んで対向して設けられた入力電極
または出力電極のいずれか一方とを有することを特徴と
する積層型誘電体フィルタが得られる。
【0017】前記結合電極は、好ましくは前記入力端側
共振素子または前記出力端側共振素子の前記いずれか一
方の前記一部に対向する第1の結合電極と、前記入力端
側共振素子または前記出力端側共振素子の前記いずれか
一方に最隣接する前記内部共振素子の前記一部に対向す
る第2の結合電極と、前記第1の結合電極と、前記第2
の結合電極とを接続する第3の結合電極とから構成され
る。
共振素子または前記出力端側共振素子の前記いずれか一
方の前記一部に対向する第1の結合電極と、前記入力端
側共振素子または前記出力端側共振素子の前記いずれか
一方に最隣接する前記内部共振素子の前記一部に対向す
る第2の結合電極と、前記第1の結合電極と、前記第2
の結合電極とを接続する第3の結合電極とから構成され
る。
【0018】
【作用】本発明においては、誘電体層を挟んで入力端側
共振素子の一部と出力端側共振素子の一部とに対向して
設けられた結合電極と、前記結合電極の一部に他の誘電
体層を挟んで対向して設けられた入力電極または出力電
極のいずれか一方を設け、または、誘電体層を挟んで入
力端側共振素子または出力端側共振素子のいずれか一方
の一部および入力端側共振素子または出力端側共振素子
の前記いずれか一方に最隣接する内部共振素子の一部と
に対向して設けられた結合電極と、前記結合電極の一部
に他の誘電体層を挟んで対向して設けられた入力電極ま
たは出力電極のいずれか一方を設けることにより、入力
端側共振素子または出力端側共振素子のいずれか一方の
共振素子に静電容量が直列接続された状態となり、バン
ドパスフィルタの通過帯域の低域側に減衰ピークを生じ
させ、減衰特性を改善することができる。
共振素子の一部と出力端側共振素子の一部とに対向して
設けられた結合電極と、前記結合電極の一部に他の誘電
体層を挟んで対向して設けられた入力電極または出力電
極のいずれか一方を設け、または、誘電体層を挟んで入
力端側共振素子または出力端側共振素子のいずれか一方
の一部および入力端側共振素子または出力端側共振素子
の前記いずれか一方に最隣接する内部共振素子の一部と
に対向して設けられた結合電極と、前記結合電極の一部
に他の誘電体層を挟んで対向して設けられた入力電極ま
たは出力電極のいずれか一方を設けることにより、入力
端側共振素子または出力端側共振素子のいずれか一方の
共振素子に静電容量が直列接続された状態となり、バン
ドパスフィルタの通過帯域の低域側に減衰ピークを生じ
させ、減衰特性を改善することができる。
【0019】また、本発明においては、積層型誘電体フ
ィルタを実装基板上に複数の共振素子の主面が前記実装
基板に対してほぼ垂直となるように実装したときには、
占有面積を小さくできる。
ィルタを実装基板上に複数の共振素子の主面が前記実装
基板に対してほぼ垂直となるように実装したときには、
占有面積を小さくできる。
【0020】
【実施例】以下、本発明の実施例を添付の図面を参照し
て説明する。
て説明する。
【0021】図1は、本発明の第1の実施例の模式展開
図であり、図2は本実施例の斜視図である。
図であり、図2は本実施例の斜視図である。
【0022】図1に示すように、誘電体層11の左側面
上には後にアース電極70および入力電極41が形成さ
れる。
上には後にアース電極70および入力電極41が形成さ
れる。
【0023】誘電体層12の右側面上には、後記する共
振素子21の一部に後記する誘電体層13を挟んで重な
るとともに共振素子21とほぼ直交し、さらに誘電体層
12、11を挟んで入力電極41と重なる結合電極61
1を誘電体層12の下面より上方に延在して形成する。
振素子21の一部に後記する誘電体層13を挟んで重な
るとともに共振素子21とほぼ直交し、さらに誘電体層
12、11を挟んで入力電極41と重なる結合電極61
1を誘電体層12の下面より上方に延在して形成する。
【0024】後記するアース電極70に一端部が電気的
に接続されて1/4波長型ストリップライン共振器を構
成する共振素子21を誘電体層13の右側面上に形成
し、さらに一端部が後記するアース電極70に電気的に
接続され、かつ他端部が共振素子21の開放端から所定
の間隔離れて共振素子21と対向する電極31を誘電体
層13の右側面上に形成する。共振素子21が入力端側
の共振素子である。
に接続されて1/4波長型ストリップライン共振器を構
成する共振素子21を誘電体層13の右側面上に形成
し、さらに一端部が後記するアース電極70に電気的に
接続され、かつ他端部が共振素子21の開放端から所定
の間隔離れて共振素子21と対向する電極31を誘電体
層13の右側面上に形成する。共振素子21が入力端側
の共振素子である。
【0025】誘電体層16の右側面上には、共振素子2
1の一部に誘電体層16を挟んで重なり、後記する共振
素子23の一部にも後記する誘電体層14、17を挟ん
で重なるとともに共振素子21および23とほぼ直交す
る結合電極622を誘電体層16の上面より下方に延在
して形成する。
1の一部に誘電体層16を挟んで重なり、後記する共振
素子23の一部にも後記する誘電体層14、17を挟ん
で重なるとともに共振素子21および23とほぼ直交す
る結合電極622を誘電体層16の上面より下方に延在
して形成する。
【0026】誘電体層14の右側面上には、共振素子2
1の一部に誘電体層16、14を挟んで重なり、後記す
る共振素子23の一部にも後記する誘電体層17を挟ん
で重なるとともに共振素子21および23とほぼ直交す
る結合電極612を誘電体層14の下面より上方に延在
して形成する。
1の一部に誘電体層16、14を挟んで重なり、後記す
る共振素子23の一部にも後記する誘電体層17を挟ん
で重なるとともに共振素子21および23とほぼ直交す
る結合電極612を誘電体層14の下面より上方に延在
して形成する。
【0027】後記するアース電極70に一端部が電気的
に接続されて1/4波長型ストリップライン共振器を構
成する共振素子23を誘電体層17の右側面上に形成
し、さらに一端部が後記するアース電極70に電気的に
接続され、かつ他端部が共振素子23の開放端から所定
の間隔離れて共振素子23と対向する電極33を誘電体
層17の右側面上に形成する。共振素子23が出力端側
の共振素子である。
に接続されて1/4波長型ストリップライン共振器を構
成する共振素子23を誘電体層17の右側面上に形成
し、さらに一端部が後記するアース電極70に電気的に
接続され、かつ他端部が共振素子23の開放端から所定
の間隔離れて共振素子23と対向する電極33を誘電体
層17の右側面上に形成する。共振素子23が出力端側
の共振素子である。
【0028】誘電体層18の右側面上には、共振素子2
3の一部に誘電体層18を挟んで重なるとともに共振素
子23とほぼ直交する結合電極621を誘電体層18の
上面より下方に延在して形成する。
3の一部に誘電体層18を挟んで重なるとともに共振素
子23とほぼ直交する結合電極621を誘電体層18の
上面より下方に延在して形成する。
【0029】誘電体層18の右側面上に、右側面にアー
ス電極70および出力電極42が形成される誘電体層1
9を積層し、誘電体層11、12、13、16、14、
17、18、19を一体に構成し、その後焼成して積層
体100を形成する。なお、出力電極42は誘電体層1
9、18を挟んで結合電極621の一部と重なってい
る。
ス電極70および出力電極42が形成される誘電体層1
9を積層し、誘電体層11、12、13、16、14、
17、18、19を一体に構成し、その後焼成して積層
体100を形成する。なお、出力電極42は誘電体層1
9、18を挟んで結合電極621の一部と重なってい
る。
【0030】図2に示すように、結合電極部620を除
く積層体100の上面、入力端子部51、出力端子部5
2を除く側面、および結合電極部610を除く下面にア
ース電極70を形成する。さらに積層体100の側面の
入力端子部51内に、アース電極70と電気的に絶縁さ
れた入力電極41を形成し、積層体100の側面の出力
端子部52内に、アース電極70と電気的に絶縁された
出力電極42を形成する。積層体100の上面の結合電
極部620内に、アース電極70、入力電極41、出力
電極42と電気的に絶縁され、かつ結合電極621、6
22と接続される結合電極623を形成する。積層体1
00の下面の結合電極部610内に、アース電極70、
入力電極41、出力電極42と電気的に絶縁され、かつ
結合電極611、612と接続される結合電極613を
形成する。
く積層体100の上面、入力端子部51、出力端子部5
2を除く側面、および結合電極部610を除く下面にア
ース電極70を形成する。さらに積層体100の側面の
入力端子部51内に、アース電極70と電気的に絶縁さ
れた入力電極41を形成し、積層体100の側面の出力
端子部52内に、アース電極70と電気的に絶縁された
出力電極42を形成する。積層体100の上面の結合電
極部620内に、アース電極70、入力電極41、出力
電極42と電気的に絶縁され、かつ結合電極621、6
22と接続される結合電極623を形成する。積層体1
00の下面の結合電極部610内に、アース電極70、
入力電極41、出力電極42と電気的に絶縁され、かつ
結合電極611、612と接続される結合電極613を
形成する。
【0031】本実施例においては共振素子21、23を
垂直にして並設しているから、フィルタの横幅は大幅に
小さくなり、実装時の占有面積も大幅に小さくなる。
垂直にして並設しているから、フィルタの横幅は大幅に
小さくなり、実装時の占有面積も大幅に小さくなる。
【0032】以上のように構成した本実施例において、
図2のX−X線断面図は図3に示すようになる。
図2のX−X線断面図は図3に示すようになる。
【0033】図1、図3を参照すれば、入力電極41と
結合電極611との間には誘電体層11、12を挟んで
重なり部分があって、誘電体層11、12を含む重なり
部分において容量結合された状態となっている。この静
電容量を静電容量91とする。
結合電極611との間には誘電体層11、12を挟んで
重なり部分があって、誘電体層11、12を含む重なり
部分において容量結合された状態となっている。この静
電容量を静電容量91とする。
【0034】共振素子21と結合電極611との間には
誘電体層13を挟んで重なり部分があって、誘電体層1
3を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量92とする。共振素子
21と結合電極612との間には誘電体層16、14を
挟んで重なり部分があって、誘電体層16、14を含む
重なり部分において容量結合された状態となっている。
この静電容量を静電容量93とする。共振素子21と結
合電極622との間には誘電体層16を挟んで重なり部
分があって、誘電体層16を含む重なり部分において容
量結合された状態となっている。この静電容量を静電容
量95とする。
誘電体層13を挟んで重なり部分があって、誘電体層1
3を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量92とする。共振素子
21と結合電極612との間には誘電体層16、14を
挟んで重なり部分があって、誘電体層16、14を含む
重なり部分において容量結合された状態となっている。
この静電容量を静電容量93とする。共振素子21と結
合電極622との間には誘電体層16を挟んで重なり部
分があって、誘電体層16を含む重なり部分において容
量結合された状態となっている。この静電容量を静電容
量95とする。
【0035】共振素子23と結合電極612との間には
誘電体層17を挟んで重なり部分があって、誘電体層1
7を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量94とする。共振素子
23と結合電極622との間には誘電体層14、17を
挟んで重なり部分があって、誘電体層14、17を含む
重なり部分において容量結合された状態となっている。
この静電容量を静電容量96とする。共振素子23と結
合電極621との間には誘電体層18を挟んで重なり部
分があって、誘電体層18を含む重なり部分において容
量結合された状態となっている。この静電容量を静電容
量97とする。
誘電体層17を挟んで重なり部分があって、誘電体層1
7を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量94とする。共振素子
23と結合電極622との間には誘電体層14、17を
挟んで重なり部分があって、誘電体層14、17を含む
重なり部分において容量結合された状態となっている。
この静電容量を静電容量96とする。共振素子23と結
合電極621との間には誘電体層18を挟んで重なり部
分があって、誘電体層18を含む重なり部分において容
量結合された状態となっている。この静電容量を静電容
量97とする。
【0036】出力電極42と結合電極621との間には
誘電体層19、18を挟んで重なり部分があって、誘電
体層19、18を含む重なり部分において容量結合され
た状態となっている。この静電容量を静電容量98とす
る。
誘電体層19、18を挟んで重なり部分があって、誘電
体層19、18を含む重なり部分において容量結合され
た状態となっている。この静電容量を静電容量98とす
る。
【0037】さらに、共振素子21、23の開放端と電
極31、33との間には、それぞれ静電容量81、83
が形成されている。そして、これらの静電容量81、8
3が存在することによって、共振素子21と共振素子2
3はインダクタンス903によって結合されている。
極31、33との間には、それぞれ静電容量81、83
が形成されている。そして、これらの静電容量81、8
3が存在することによって、共振素子21と共振素子2
3はインダクタンス903によって結合されている。
【0038】上記のように構成されるフィルタの電気的
な等価回路は図4に示すようになり、バンドパス特性を
呈する。本実施例のような構成においては、静電容量9
1〜94および静電容量95〜98によってインダクタ
ンス903を吸収することができて、共振素子21と2
3との結合は容量性となる。
な等価回路は図4に示すようになり、バンドパス特性を
呈する。本実施例のような構成においては、静電容量9
1〜94および静電容量95〜98によってインダクタ
ンス903を吸収することができて、共振素子21と2
3との結合は容量性となる。
【0039】図4に示すように、本実施例のフィルタに
おいては、共振素子21に直列に静電容量92、93が
それぞれ接続された状態となり、共振素子23に直列に
静電容量96、97がそれぞれ接続された状態となり、
図5に示すように、バンドパスフィルタの通過帯域の低
域側に減衰のピークを生じさせる。
おいては、共振素子21に直列に静電容量92、93が
それぞれ接続された状態となり、共振素子23に直列に
静電容量96、97がそれぞれ接続された状態となり、
図5に示すように、バンドパスフィルタの通過帯域の低
域側に減衰のピークを生じさせる。
【0040】次に、第1の実施例の積層型誘電体フィル
タの製造方法について説明する。
タの製造方法について説明する。
【0041】本積層型誘電体フィルタは共振素子21、
23、電極31、33、結合電極611、612、62
1、622を完全に誘電体中に内蔵することから、共振
素子21、23、電極31、33、結合電極611、6
12、621、622には損失の少ない比抵抗の低いも
のを用いることが望ましく、低抵抗のAg系、若しくは
Cu系の導体を用いることが好ましい。
23、電極31、33、結合電極611、612、62
1、622を完全に誘電体中に内蔵することから、共振
素子21、23、電極31、33、結合電極611、6
12、621、622には損失の少ない比抵抗の低いも
のを用いることが望ましく、低抵抗のAg系、若しくは
Cu系の導体を用いることが好ましい。
【0042】使用する誘電体としては、信頼性が高く比
誘電率εγが大きいため、小型化が可能となるセラミッ
クス誘電体が好ましい。
誘電率εγが大きいため、小型化が可能となるセラミッ
クス誘電体が好ましい。
【0043】また、製造方法としては、セラミックス粉
末の成形体に導体ペーストを塗布して電極パターンを形
成した後、各々の成形体を積層しさらに焼成して緻密化
し、導体がその内部に積層された状態でセラミックス誘
電体と一体化することが望ましい。
末の成形体に導体ペーストを塗布して電極パターンを形
成した後、各々の成形体を積層しさらに焼成して緻密化
し、導体がその内部に積層された状態でセラミックス誘
電体と一体化することが望ましい。
【0044】Ag系やCu系の導体を使用する場合に
は、それらの導体の融点が低く、通常の誘電体材料と同
時焼成することは困難であるところから、それらの融点
(1100℃以下)よりも低い温度で焼成され得る誘電
体材料を用いる必要がある。また、マイクロ波フィルタ
としてのデバイスの性格上、形成される並列共振回路の
共振周波数の温度特性(温度係数)が±50ppm/℃
以下になるような誘電体材料が好ましい。このような誘
電体材料としては、例えば、コージェライト系ガラス粉
末とTiO2 粉末およびNd2 Ti2 O7 粉末との混合
物等のガラス系のものや、BaO−TiO2 −Re2 O
3 −Bi2 O3 系組成(Re:レアアース成分)に若干
のガラス形成成分やガラス粉末を添加したもの、酸化バ
リウム−酸化チタン−酸化ネオジウム系誘電体磁気組成
物粉末に若干のガラス粉末を添加したものがある。
は、それらの導体の融点が低く、通常の誘電体材料と同
時焼成することは困難であるところから、それらの融点
(1100℃以下)よりも低い温度で焼成され得る誘電
体材料を用いる必要がある。また、マイクロ波フィルタ
としてのデバイスの性格上、形成される並列共振回路の
共振周波数の温度特性(温度係数)が±50ppm/℃
以下になるような誘電体材料が好ましい。このような誘
電体材料としては、例えば、コージェライト系ガラス粉
末とTiO2 粉末およびNd2 Ti2 O7 粉末との混合
物等のガラス系のものや、BaO−TiO2 −Re2 O
3 −Bi2 O3 系組成(Re:レアアース成分)に若干
のガラス形成成分やガラス粉末を添加したもの、酸化バ
リウム−酸化チタン−酸化ネオジウム系誘電体磁気組成
物粉末に若干のガラス粉末を添加したものがある。
【0045】一例として、MgO:18wt%−Al2
O3 :37wt%−SiO2 :37wt%−B2 O3 :
5wt%−TiO2 :3wt%なる組成のガラス粉末の
73wt%と、市販のTiO2 粉末の17wt%と、N
d2 Ti2 O7 粉末の10wt%を十分に混合し、混合
粉末を得た。なお、Nd2 Ti2 O7 粉末は、Nd2O
3 粉末とTiO2 粉末を1200℃で仮焼した後、粉砕
して得たものを使用した。次いで、この混合粉末に、ア
クリル系有機バインダー、可塑剤、トルエンおよびアル
コール系の溶剤を加え、アルミナ玉石で十分に混合して
スラリーとした。そして、このスラリーを用いて、ドク
ターブレード法により、0.2mm〜0.5mmの厚み
のグリーンシートを作成した。
O3 :37wt%−SiO2 :37wt%−B2 O3 :
5wt%−TiO2 :3wt%なる組成のガラス粉末の
73wt%と、市販のTiO2 粉末の17wt%と、N
d2 Ti2 O7 粉末の10wt%を十分に混合し、混合
粉末を得た。なお、Nd2 Ti2 O7 粉末は、Nd2O
3 粉末とTiO2 粉末を1200℃で仮焼した後、粉砕
して得たものを使用した。次いで、この混合粉末に、ア
クリル系有機バインダー、可塑剤、トルエンおよびアル
コール系の溶剤を加え、アルミナ玉石で十分に混合して
スラリーとした。そして、このスラリーを用いて、ドク
ターブレード法により、0.2mm〜0.5mmの厚み
のグリーンシートを作成した。
【0046】次に、上記第1の実施例の場合は、銀ペー
ストを導体ペーストとして図1に示した導体パターンを
それぞれ印刷し、次いで、これら導体パターンが印刷さ
れたグリーンシートの厚みを調整するため必要なグリー
ンシートを重ねて図1の構造となるように重ね、積層し
た後、900℃で焼成して、積層体100を形成した。
ストを導体ペーストとして図1に示した導体パターンを
それぞれ印刷し、次いで、これら導体パターンが印刷さ
れたグリーンシートの厚みを調整するため必要なグリー
ンシートを重ねて図1の構造となるように重ね、積層し
た後、900℃で焼成して、積層体100を形成した。
【0047】上記のように構成した積層体100の結合
電極部620を除く上面、入力端子部51、出力端子部
52を除く側面、および結合電極部610を除く下面に
図2に示すように銀電極からなるアース電極70を印刷
し、さらにアース電極70から電気的に絶縁する銀電極
を入力端子部51、出力端子部52内にそれぞれ入力電
極41、出力電極42として印刷し、さらに、また、入
力電極41、出力電極42およびアース電極70から電
気的に絶縁し、かつ結合電極611、612に接続する
銀電極を結合電極部610内に結合電極613として印
刷し、入力電極41、出力電極42およびアース電極7
0から電気的に絶縁し、かつ結合電極621、622に
接続する銀電極を結合電極部620内に結合電極623
として印刷し、印刷した電極を850℃で焼きつけた。
電極部620を除く上面、入力端子部51、出力端子部
52を除く側面、および結合電極部610を除く下面に
図2に示すように銀電極からなるアース電極70を印刷
し、さらにアース電極70から電気的に絶縁する銀電極
を入力端子部51、出力端子部52内にそれぞれ入力電
極41、出力電極42として印刷し、さらに、また、入
力電極41、出力電極42およびアース電極70から電
気的に絶縁し、かつ結合電極611、612に接続する
銀電極を結合電極部610内に結合電極613として印
刷し、入力電極41、出力電極42およびアース電極7
0から電気的に絶縁し、かつ結合電極621、622に
接続する銀電極を結合電極部620内に結合電極623
として印刷し、印刷した電極を850℃で焼きつけた。
【0048】次に、本発明の第2の実施例を説明する。
第1の実施例は共振素子が2個の場合を例示したが、本
実施例においては共振素子は3個である。
第1の実施例は共振素子が2個の場合を例示したが、本
実施例においては共振素子は3個である。
【0049】図6は本発明の第2の実施例の模式展開図
であり、図7は本実施例の斜視図であり、図8は本実施
例の底面図である。
であり、図7は本実施例の斜視図であり、図8は本実施
例の底面図である。
【0050】図6に示すように、誘電体層11の左側面
上には後にアース電極70および入力電極41が形成さ
れる。
上には後にアース電極70および入力電極41が形成さ
れる。
【0051】誘電体層12の右側面上には、後記する共
振素子21の一部に後記する誘電体層13を挟んで重な
るとともに共振素子21とほぼ直交し、さらに誘電体層
12、11を挟んで入力電極41と重なる結合電極61
1を形成する。
振素子21の一部に後記する誘電体層13を挟んで重な
るとともに共振素子21とほぼ直交し、さらに誘電体層
12、11を挟んで入力電極41と重なる結合電極61
1を形成する。
【0052】後記するアース電極70に一端部が電気的
に接続されて1/4波長型ストリップライン共振器を構
成する共振素子21を誘電体層13の右側面上に形成
し、さらに一端部が後記するアース電極70に電気的に
接続され、かつ他端部が共振素子21の開放端から所定
の間隔離れて共振素子21と対向する電極31を誘電体
層13の右側面上に形成する。共振素子21が入力端側
の共振素子である。
に接続されて1/4波長型ストリップライン共振器を構
成する共振素子21を誘電体層13の右側面上に形成
し、さらに一端部が後記するアース電極70に電気的に
接続され、かつ他端部が共振素子21の開放端から所定
の間隔離れて共振素子21と対向する電極31を誘電体
層13の右側面上に形成する。共振素子21が入力端側
の共振素子である。
【0053】誘電体層14の右側面上には、共振素子2
1の一部に誘電体層14を挟んで重なり、後記する共振
素子22の一部にも後記する誘電体層15を挟んで重な
るとともに共振素子21および22とほぼ直交する結合
電極612を形成する。
1の一部に誘電体層14を挟んで重なり、後記する共振
素子22の一部にも後記する誘電体層15を挟んで重な
るとともに共振素子21および22とほぼ直交する結合
電極612を形成する。
【0054】後記するアース電極70に一端部が電気的
に接続されて1/4波長型ストリップライン共振器を構
成する共振素子22を誘電体層15の右側面上に形成
し、さらに一端部が後記するアース電極70に電気的に
接続され、かつ他端部が共振素子22の開放端から所定
の間隔離れて共振素子22と対向する電極32を誘電体
層15の右側面上に形成する。
に接続されて1/4波長型ストリップライン共振器を構
成する共振素子22を誘電体層15の右側面上に形成
し、さらに一端部が後記するアース電極70に電気的に
接続され、かつ他端部が共振素子22の開放端から所定
の間隔離れて共振素子22と対向する電極32を誘電体
層15の右側面上に形成する。
【0055】誘電体層16の右側面上には、共振素子2
2の一部に誘電体層16を挟んで重なり、後記する共振
素子23の一部にも後記する誘電体層17を挟んで重な
るとともに共振素子22および23とほぼ直交する結合
電極622を形成する。
2の一部に誘電体層16を挟んで重なり、後記する共振
素子23の一部にも後記する誘電体層17を挟んで重な
るとともに共振素子22および23とほぼ直交する結合
電極622を形成する。
【0056】後記するアース電極70に一端部が電気的
に接続されて1/4波長型ストリップライン共振器を構
成する共振素子23を誘電体層17の右側面上に形成
し、さらに一端部が後記するアース電極70に電気的に
接続され、かつ他端部が共振素子23の開放端から所定
の間隔離れて共振素子23と対向する電極33を誘電体
層17の右側面上に形成する。共振素子23が出力端側
の共振素子である。
に接続されて1/4波長型ストリップライン共振器を構
成する共振素子23を誘電体層17の右側面上に形成
し、さらに一端部が後記するアース電極70に電気的に
接続され、かつ他端部が共振素子23の開放端から所定
の間隔離れて共振素子23と対向する電極33を誘電体
層17の右側面上に形成する。共振素子23が出力端側
の共振素子である。
【0057】誘電体層18の右側面上には、共振素子2
3の一部に誘電体層18を挟んで重なるとともに共振素
子23とほぼ直交する結合電極621を形成する。
3の一部に誘電体層18を挟んで重なるとともに共振素
子23とほぼ直交する結合電極621を形成する。
【0058】誘電体層18の右側面上に、右側面にアー
ス電極70および出力電極42が形成される誘電体層1
9を積層し、誘電体層11〜19を一体に構成し、その
後焼成して積層体100を形成する。なお、出力電極は
誘電体層18、19を挟んで結合電極621の一部と重
なっている。
ス電極70および出力電極42が形成される誘電体層1
9を積層し、誘電体層11〜19を一体に構成し、その
後焼成して積層体100を形成する。なお、出力電極は
誘電体層18、19を挟んで結合電極621の一部と重
なっている。
【0059】図7、図8に示すように、積層体100の
上面、入力端子部51、出力端子部52を除く側面、お
よび結合電極部610、620を除く下面にアース電極
70を形成する。さらに積層体100の側面の入力端子
部51内に、アース電極70と電気的に絶縁された入力
電極41を形成し、積層体100の側面の出力端子部5
2内に、アース電極70と電気的に絶縁された出力電極
42を形成する。そして、積層体100の下面の結合電
極部610内にアース電極70、入力電極41、出力電
極42と電気的に絶縁され、かつ結合電極611、61
2と接続される結合電極613を形成し、積層体100
の下面の結合電極部620内にアース電極70、入力電
極41、出力電極42と電気的に絶縁され、かつ結合電
極621、622と接続される結合電極623を形成す
る。
上面、入力端子部51、出力端子部52を除く側面、お
よび結合電極部610、620を除く下面にアース電極
70を形成する。さらに積層体100の側面の入力端子
部51内に、アース電極70と電気的に絶縁された入力
電極41を形成し、積層体100の側面の出力端子部5
2内に、アース電極70と電気的に絶縁された出力電極
42を形成する。そして、積層体100の下面の結合電
極部610内にアース電極70、入力電極41、出力電
極42と電気的に絶縁され、かつ結合電極611、61
2と接続される結合電極613を形成し、積層体100
の下面の結合電極部620内にアース電極70、入力電
極41、出力電極42と電気的に絶縁され、かつ結合電
極621、622と接続される結合電極623を形成す
る。
【0060】本実施例においても共振素子21、22、
23を垂直にして並設しているから、フィルタの横幅は
大幅に小さくなり、実装時の占有面積も大幅に小さくな
る。
23を垂直にして並設しているから、フィルタの横幅は
大幅に小さくなり、実装時の占有面積も大幅に小さくな
る。
【0061】以上のように構成した本実施例において、
図7のX−X線断面図は図9に示すようになる。
図7のX−X線断面図は図9に示すようになる。
【0062】図6、図9を参照すれば、入力電極41と
結合電極611との間には誘電体層11、12を挟んで
重なり部分があって、誘電体層11、12を含む重なり
部分において容量結合された状態となっている。この静
電容量を静電容量91とする。
結合電極611との間には誘電体層11、12を挟んで
重なり部分があって、誘電体層11、12を含む重なり
部分において容量結合された状態となっている。この静
電容量を静電容量91とする。
【0063】共振素子21と結合電極611との間には
誘電体層13を挟んで重なり部分があって、誘電体層1
3を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量92とする。共振素子
21と結合電極612との間には誘電体層14を挟んで
重なり部分があって、誘電体層14を含む重なり部分に
おいて容量結合された状態となっている。この静電容量
を静電容量93とする。共振素子22と結合電極612
との間には誘電体層15を挟んで重なり部分があって、
誘電体層15を含む重なり部分において容量結合された
状態となっている。この静電容量を静電容量94とす
る。共振素子22と結合電極622との間には誘電体層
16を挟んで重なり部分があって、誘電体層16を含む
重なり部分において容量結合された状態となっている。
この静電容量を静電容量95とする。
誘電体層13を挟んで重なり部分があって、誘電体層1
3を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量92とする。共振素子
21と結合電極612との間には誘電体層14を挟んで
重なり部分があって、誘電体層14を含む重なり部分に
おいて容量結合された状態となっている。この静電容量
を静電容量93とする。共振素子22と結合電極612
との間には誘電体層15を挟んで重なり部分があって、
誘電体層15を含む重なり部分において容量結合された
状態となっている。この静電容量を静電容量94とす
る。共振素子22と結合電極622との間には誘電体層
16を挟んで重なり部分があって、誘電体層16を含む
重なり部分において容量結合された状態となっている。
この静電容量を静電容量95とする。
【0064】共振素子23と結合電極622との間には
誘電体層17を挟んで重なり部分があって、誘電体層1
7を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量96とする。共振素子
23と結合電極621との間には誘電体層18を挟んで
重なり部分があって、誘電体層18を含む重なり部分に
おいて容量結合された状態となっている。この静電容量
を静電容量97とする。
誘電体層17を挟んで重なり部分があって、誘電体層1
7を含む重なり部分において容量結合された状態となっ
ている。この静電容量を静電容量96とする。共振素子
23と結合電極621との間には誘電体層18を挟んで
重なり部分があって、誘電体層18を含む重なり部分に
おいて容量結合された状態となっている。この静電容量
を静電容量97とする。
【0065】出力電極42と結合電極621との間には
誘電体層19、18を挟んで重なり部分があって、誘電
体層19、18を含む重なり部分において容量結合され
た状態となっている。この静電容量を静電容量98とす
る。
誘電体層19、18を挟んで重なり部分があって、誘電
体層19、18を含む重なり部分において容量結合され
た状態となっている。この静電容量を静電容量98とす
る。
【0066】さらに、共振素子21、22、23の開放
端と電極31、32、33との間には、それぞれ静電容
量81、82、83が形成されている。そして、これら
の静電容量81、82、83が存在することによって、
共振素子21と共振素子22はインダクタンス901に
よって、共振素子22と共振素子23はインダクタンス
902によってそれぞれ結合されている。
端と電極31、32、33との間には、それぞれ静電容
量81、82、83が形成されている。そして、これら
の静電容量81、82、83が存在することによって、
共振素子21と共振素子22はインダクタンス901に
よって、共振素子22と共振素子23はインダクタンス
902によってそれぞれ結合されている。
【0067】上記のように構成されるフィルタの電気的
な等価回路は図10に示すようになり、バンドパス特性
を呈する。本実施例のような構成においては、静電容量
91〜94によってインダクタンス901を吸収するこ
とができて、共振素子21と22との結合は容量性とな
る。また、静電容量95〜98によってインダクタンス
902を吸収することができて、共振素子22と23と
の結合も容量性となる。
な等価回路は図10に示すようになり、バンドパス特性
を呈する。本実施例のような構成においては、静電容量
91〜94によってインダクタンス901を吸収するこ
とができて、共振素子21と22との結合は容量性とな
る。また、静電容量95〜98によってインダクタンス
902を吸収することができて、共振素子22と23と
の結合も容量性となる。
【0068】図10に示すように、本実施例のフィルタ
においては、共振素子21に直列に静電容量92、93
がそれぞれ接続された状態となり、共振素子23に直列
に静電容量96、97がそれぞれ接続された状態とな
り、第1の実施例と同様に、バンドパスフィルタの通過
帯域の低域側に減衰のピークを生じさせる。
においては、共振素子21に直列に静電容量92、93
がそれぞれ接続された状態となり、共振素子23に直列
に静電容量96、97がそれぞれ接続された状態とな
り、第1の実施例と同様に、バンドパスフィルタの通過
帯域の低域側に減衰のピークを生じさせる。
【0069】次に、本実施例の積層型誘電体フィルタの
製造方法について説明する。本実施例においても、第1
の実施例において使用したグリーンシートを用い、銀ペ
ーストを導体ペーストとして図6に示した導体パターン
をそれぞれ印刷し、次いで、これら導体パターンが印刷
されたグリーンシートの厚みを調整するため必要なグリ
ーンシートを重ねて図6の構造となるように重ね、積層
した後、900℃で焼成して、積層体100を作成し
た。
製造方法について説明する。本実施例においても、第1
の実施例において使用したグリーンシートを用い、銀ペ
ーストを導体ペーストとして図6に示した導体パターン
をそれぞれ印刷し、次いで、これら導体パターンが印刷
されたグリーンシートの厚みを調整するため必要なグリ
ーンシートを重ねて図6の構造となるように重ね、積層
した後、900℃で焼成して、積層体100を作成し
た。
【0070】上記のように構成した積層体100の上
面、入力端子部51、出力端子部52を除く側面、およ
び結合電極部610、620を除く下面に図7に示すよ
うに銀電極からなるアース電極70を印刷し、さらにア
ース電極70から電気的に絶縁する銀電極を入力端子部
51、出力端子部52内に入力電極41、出力電極42
として印刷し、さらに、アース電極70、入力電極4
1、出力電極42から電気的に絶縁し、かつ結合電極6
11、612に接続する銀電極を結合電極部610内に
結合電極613として印刷し、アース電極70、入力電
極41、出力電極42から電気的に絶縁し、かつ結合電
極621、622に接続する銀電極を結合電極部620
内に結合電極623として印刷し、印刷した電極を85
0℃で焼きつけた。
面、入力端子部51、出力端子部52を除く側面、およ
び結合電極部610、620を除く下面に図7に示すよ
うに銀電極からなるアース電極70を印刷し、さらにア
ース電極70から電気的に絶縁する銀電極を入力端子部
51、出力端子部52内に入力電極41、出力電極42
として印刷し、さらに、アース電極70、入力電極4
1、出力電極42から電気的に絶縁し、かつ結合電極6
11、612に接続する銀電極を結合電極部610内に
結合電極613として印刷し、アース電極70、入力電
極41、出力電極42から電気的に絶縁し、かつ結合電
極621、622に接続する銀電極を結合電極部620
内に結合電極623として印刷し、印刷した電極を85
0℃で焼きつけた。
【0071】次に、本発明の第3の実施例について説明
する。図11は、本発明の第3の実施例の模式展開図で
ある。
する。図11は、本発明の第3の実施例の模式展開図で
ある。
【0072】上記第1の実施例においては、誘電体層1
2〜18の右側面上には共振素子21〜23、電極31
〜33、結合電極611、612、621、622のみ
を設けているが、本実施例においては、誘電体層13と
誘電体層14との間に積層される誘電体層111の右側
面上のほぼ全面に内部アース電極121を設け、誘電体
層16と誘電体層17との間に積層される誘電体層11
2の右側面上のほぼ全面に内部アース電極112を設け
ている点が第1の実施例と異なるが、他の構成は第1の
実施例と同様である。なお、内部アース電極121、1
22の下側の一部を切り欠いてあるのは、もしこのよう
な切り欠き部分を設けずに内部アース電極121、12
2を完全に全面に設けると、結合電極611および61
2を結ぶ結合電極613並びに結合電極621および6
22を結ぶ結合電極623がこれらの内部アース電極1
21、122によってアースされてしまうから、そのよ
うな事態を避けるためである。
2〜18の右側面上には共振素子21〜23、電極31
〜33、結合電極611、612、621、622のみ
を設けているが、本実施例においては、誘電体層13と
誘電体層14との間に積層される誘電体層111の右側
面上のほぼ全面に内部アース電極121を設け、誘電体
層16と誘電体層17との間に積層される誘電体層11
2の右側面上のほぼ全面に内部アース電極112を設け
ている点が第1の実施例と異なるが、他の構成は第1の
実施例と同様である。なお、内部アース電極121、1
22の下側の一部を切り欠いてあるのは、もしこのよう
な切り欠き部分を設けずに内部アース電極121、12
2を完全に全面に設けると、結合電極611および61
2を結ぶ結合電極613並びに結合電極621および6
22を結ぶ結合電極623がこれらの内部アース電極1
21、122によってアースされてしまうから、そのよ
うな事態を避けるためである。
【0073】本発明においては、共振素子間は容量結合
している必要があるが、本実施例のように、共振素子2
1と共振素子22との間に内部アース電極121を設け
て共振素子21と共振素子22間の誘導結合を内部アー
ス電極121によってシールドすることにより、これら
の素子間の誘導結合は無視できるほど小さくなる。ま
た、共振素子22と共振素子23との間にも内部アース
電極122を設けて共振素子22と共振素子23間の誘
導結合を内部アース電極122によってシールドするこ
とにより、これらの電極間の誘導結合も無視できるほど
小さくなる。その結果、共振素子21、22間はより容
量結合性が強くなり、共振素子22、23間もより容量
結合性が強くなる。
している必要があるが、本実施例のように、共振素子2
1と共振素子22との間に内部アース電極121を設け
て共振素子21と共振素子22間の誘導結合を内部アー
ス電極121によってシールドすることにより、これら
の素子間の誘導結合は無視できるほど小さくなる。ま
た、共振素子22と共振素子23との間にも内部アース
電極122を設けて共振素子22と共振素子23間の誘
導結合を内部アース電極122によってシールドするこ
とにより、これらの電極間の誘導結合も無視できるほど
小さくなる。その結果、共振素子21、22間はより容
量結合性が強くなり、共振素子22、23間もより容量
結合性が強くなる。
【0074】
【発明の効果】本発明においては、誘電体層を挟んで入
力端側共振素子の一部と出力端側共振素子の一部とに対
向して設けられた結合電極と、前記結合電極の一部に他
の誘電体層を挟んで対向して設けられた入力電極または
出力電極のいずれか一方を設け、または、誘電体層を挟
んで入力端側共振素子または出力端側共振素子のいずれ
か一方の一部および入力端側共振素子または出力端側共
振素子の前記いずれか一方に最隣接する内部共振素子の
一部とに対向して設けられた結合電極と、前記結合電極
の一部に他の誘電体層を挟んで対向して設けられた入力
電極または出力電極のいずれか一方を設けることによ
り、入力端側共振素子または出力端側共振素子のいずれ
か一方の共振素子に静電容量が直列接続された状態とな
り、バンドパスフィルタの通過帯域の低域側に減衰ピー
クを生じさせ、減衰特性を改善することができる。
力端側共振素子の一部と出力端側共振素子の一部とに対
向して設けられた結合電極と、前記結合電極の一部に他
の誘電体層を挟んで対向して設けられた入力電極または
出力電極のいずれか一方を設け、または、誘電体層を挟
んで入力端側共振素子または出力端側共振素子のいずれ
か一方の一部および入力端側共振素子または出力端側共
振素子の前記いずれか一方に最隣接する内部共振素子の
一部とに対向して設けられた結合電極と、前記結合電極
の一部に他の誘電体層を挟んで対向して設けられた入力
電極または出力電極のいずれか一方を設けることによ
り、入力端側共振素子または出力端側共振素子のいずれ
か一方の共振素子に静電容量が直列接続された状態とな
り、バンドパスフィルタの通過帯域の低域側に減衰ピー
クを生じさせ、減衰特性を改善することができる。
【0075】また、本発明においては、積層型誘電体フ
ィルタを実装基板上に実装したときに、複数の共振素子
の主面が前記実装基板に対してほぼ垂直となるように構
成されているから、実装時の占有面積を小さくできる。
ィルタを実装基板上に実装したときに、複数の共振素子
の主面が前記実装基板に対してほぼ垂直となるように構
成されているから、実装時の占有面積を小さくできる。
【図1】本発明の第1の実施例の積層型誘電体フィルタ
を説明するための模式展開図である。
を説明するための模式展開図である。
【図2】本発明の第1の実施例の積層型誘電体フィルタ
を説明するための斜視図である。
を説明するための斜視図である。
【図3】図2のX−X線断面図である。
【図4】本発明の第1の実施例の積層型誘電体フィルタ
の等価回路図である。
の等価回路図である。
【図5】本発明の第1の実施例の積層型誘電体フィルタ
の周波数特性図である。
の周波数特性図である。
【図6】本発明の第2の実施例の積層型誘電体フィルタ
を説明するための模式展開図である。
を説明するための模式展開図である。
【図7】本発明の第2の実施例の積層型誘電体フィルタ
を説明するための斜視図である。
を説明するための斜視図である。
【図8】本発明の第2の実施例の積層型誘電体フィルタ
を説明するための底面図である。
を説明するための底面図である。
【図9】図7のX−X線断面図である。
【図10】本発明の第2の実施例の積層型誘電体フィル
タの等価回路図である。
タの等価回路図である。
【図11】本発明の第3の実施例の積層型誘電体フィル
タを説明するための模式展開図である。
タを説明するための模式展開図である。
【図12】本発明者達が案出した従来の積層型誘電体フ
ィルタの模式展開図である。
ィルタの模式展開図である。
【図13】本発明者達が案出した従来の積層型誘誘電体
フィルタの斜視図である。
フィルタの斜視図である。
【図14】図13のX−X線断面図である。
【図15】本発明者達が案出した従来の積層型誘誘電体
フィルタの等価回路図である。
フィルタの等価回路図である。
11〜19、111、112…誘電体層 21〜23…共振素子 31〜33…電極 41…入力電極 42…出力電極 121、122…内部アース電極 611〜613、621〜623…結合電極
Claims (5)
- 【請求項1】複数の共振素子が積層された積層型誘電体
フィルタにおいて、入力端側共振素子と、出力端側共振
素子と、誘電体層を挟んで前記入力端側共振素子の一部
と前記出力端側共振素子の一部とに対向して設けられた
結合電極と、前記結合電極の一部に他の誘電体層を挟ん
で対向して設けられた入力電極または出力電極のいずれ
か一方とを有することを特徴とする積層型誘電体フィル
タ。 - 【請求項2】請求項1記載の誘電体フィルタにおいて、
前記結合電極が前記入力端側共振素子の前記一部に対向
する第1の結合電極と、前記出力端側共振素子の前記一
部に対向する第2の結合電極と、前記第1の結合電極
と、前記第2の結合電極とを接続する第3の結合電極と
から構成されていることを特徴とする積層型誘電体フィ
ルタ。 - 【請求項3】複数の共振素子が積層された積層型誘電体
フィルタにおいて、入力端側共振素子と、出力端側共振
素子と、前記入力端側共振素子と前記出力端側共振素子
との間に並設された1以上の内部共振素子と、誘電体層
を挟んで前記入力端側共振素子または前記出力端側共振
素子のいずれか一方の一部および前記入力端側共振素子
または前記出力端側共振素子の前記いずれか一方に最隣
接する前記内部共振素子の一部とに対向して設けられた
結合電極と、前記結合電極の一部に他の誘電体層を挟ん
で対向して設けられた入力電極または出力電極のいずれ
か一方とを有することを特徴とする積層型誘電体フィル
タ。 - 【請求項4】請求項3記載の誘電体フィルタにおいて、
前記結合電極が前記入力端側共振素子または前記出力端
側共振素子の前記いずれか一方の前記一部に対向する第
1の結合電極と、前記入力端側共振素子または前記出力
端側共振素子の前記いずれか一方に最隣接する前記内部
共振素子の前記一部に対向する第2の結合電極と、前記
第1の結合電極と、前記第2の結合電極とを接続する第
3の結合電極とから構成されていることを特徴とする積
層型誘電体フィルタ。 - 【請求項5】請求項1乃至4のいずれかに記載の誘電体
フィルタにおいて、実装基板上に実装したときに、共振
素子の主面が実装基板に対してほぼ垂直となるように構
成されていることを特徴とする積層型誘電体フィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24038092A JP2860015B2 (ja) | 1992-09-09 | 1992-09-09 | 積層型誘電体フィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24038092A JP2860015B2 (ja) | 1992-09-09 | 1992-09-09 | 積層型誘電体フィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0690102A true JPH0690102A (ja) | 1994-03-29 |
JP2860015B2 JP2860015B2 (ja) | 1999-02-24 |
Family
ID=17058632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24038092A Expired - Fee Related JP2860015B2 (ja) | 1992-09-09 | 1992-09-09 | 積層型誘電体フィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2860015B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09509556A (ja) * | 1994-12-19 | 1997-09-22 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | ストリップ線路フィルタ、ストリップ線路フィルタを備える受信機及びそのようなストリップ線路フィルタを同調させる方法 |
WO2008023769A1 (fr) * | 2006-08-23 | 2008-02-28 | Ngk Insulators, Ltd. | Composant passif |
-
1992
- 1992-09-09 JP JP24038092A patent/JP2860015B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09509556A (ja) * | 1994-12-19 | 1997-09-22 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | ストリップ線路フィルタ、ストリップ線路フィルタを備える受信機及びそのようなストリップ線路フィルタを同調させる方法 |
WO2008023769A1 (fr) * | 2006-08-23 | 2008-02-28 | Ngk Insulators, Ltd. | Composant passif |
Also Published As
Publication number | Publication date |
---|---|
JP2860015B2 (ja) | 1999-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3115149B2 (ja) | 積層型誘電体フィルタ | |
US6294967B1 (en) | Laminated type dielectric filter | |
US5576672A (en) | Layered stripline filter including capacitive coupling electrodes | |
JP2611063B2 (ja) | 高周波回路 | |
JP2860018B2 (ja) | 誘電体フィルタ | |
JP2851966B2 (ja) | 積層型誘電体フィルター | |
JP2806710B2 (ja) | 積層型誘電体フィルタ | |
JP2957041B2 (ja) | 積層型誘電体フィルタ | |
JP2957051B2 (ja) | 積層型誘電体フィルタ | |
JP3204753B2 (ja) | 共用器 | |
JP2721626B2 (ja) | 積層型誘電体フィルタ | |
JPH0690102A (ja) | 積層型誘電体フィルタ | |
JPH05283906A (ja) | 積層型誘電体フィルタ | |
JPH0677703A (ja) | 積層型誘電体フィルタ | |
JPH08288706A (ja) | 積層型誘電体フィルタ | |
JP2710904B2 (ja) | 積層型誘電体フィルタ | |
JP2860011B2 (ja) | 積層型誘電体フィルタ | |
JP3454535B2 (ja) | 積層型誘電体フィルタ | |
JPH05243810A (ja) | 積層型誘電体フィルタ | |
JP3381956B2 (ja) | 積層型誘電体フィルタ | |
JP3103420B2 (ja) | 積層型誘電体フィルタ | |
JPH11355008A (ja) | 積層型誘電体フィルタ | |
JPH06152202A (ja) | 積層型誘電体フィルタ | |
JPH05243806A (ja) | 積層型誘電体フィルタ | |
JP4493225B2 (ja) | 積層型誘電体フィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |