JP2006066721A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2006066721A
JP2006066721A JP2004248892A JP2004248892A JP2006066721A JP 2006066721 A JP2006066721 A JP 2006066721A JP 2004248892 A JP2004248892 A JP 2004248892A JP 2004248892 A JP2004248892 A JP 2004248892A JP 2006066721 A JP2006066721 A JP 2006066721A
Authority
JP
Japan
Prior art keywords
seal ring
metallized layer
semiconductor package
brazing material
metal frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004248892A
Other languages
English (en)
Other versions
JP4503398B2 (ja
Inventor
Jiyun Mitani
潤 見谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004248892A priority Critical patent/JP4503398B2/ja
Publication of JP2006066721A publication Critical patent/JP2006066721A/ja
Application granted granted Critical
Publication of JP4503398B2 publication Critical patent/JP4503398B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】誘電体基板と金属枠体(シールリング)とを接合するろう材の厚みを厚くすることができ、熱応力によるろう材または基板へのクラック発生、基板とメタライズ層との剥離を抑制し、気密信頼性の高い半導体パッケージを得ること。
【解決手段】電子部品7が実装される実装エリアの周囲にシールリング4を取り付けるためのメタライズ層11が形成された誘電体多層基板3と、ろう材10によって誘電体多層基板3のメタライズ層11上に接合されるシールリング4と、シールリング4上に配置される金属カバー5とを備え、シールリング4とメタライズ層11との間に、間欠的に配置された複数のスペーサ4bを介在させてろう材10による接合を行う。
【選択図】 図1

Description

本発明は、誘電体基板上に搭載される半導体デバイスを気密封止するための金属枠体および蓋体を有する半導体パッケージに関し、さらに詳しくは金属枠体と誘電体基板上に形成されるメタライズ層とをろう材で接合するための構造の改良に関するものである。
マイクロ波帯、ミリ波帯などの高周波帯で動作する高周波半導体デバイスが搭載される高周波パッケージにおいては、その耐環境性と、動作安定性、腐食などを踏まえて、カバー体およびシールリングから成る蓋体などにより気密でかつ電気的にシールドされたキャビティ内に搭載されることが多い。
図6に従来の半導体パッケージの構造を示す。従来の半導体パッケージにおいては、誘電体多層基板100上に半導体等の電子部品(図示せず)を搭載するとともに、誘電体多層基板100の半導体実装エリアの周囲にメタライズ層101を形成し、このメタライズ層101に金属製シールリング102をろう材103により接合している。さらに、金属製シールリング102上に金属カバー104を溶接により接合し、これにより半導体パッケージの半導体実装エリアを気密封止している。
また、特許文献1には、電子部品が搭載される搭載部を取り囲む枠状のろう付け用メタライズ層を有する絶縁基体のろう付け用メタライズ層に、上下面と側面との間の角部にそれぞれ丸みを有する金属枠体を搭載部を取り囲むようにろう付けし、金属枠体上に金属蓋体を接合するようになした電子部品収納用パッケージにおいて、金属枠体は、側面からの距離が50〜200μmまでの下面に、該下面側の丸みから下面の中央部側にそれぞれ2〜20度の角度で下がる傾斜面を形成して成るとともに、上面側の丸みの曲率半径を5〜30μmとすることで、金属枠体の外周部および内周部とろう付け用メタライズ層との間にろう材の大きな溜まりを形成して、絶縁基体と金属枠体と蓋体とを強固に接合し、気密信頼性を向上させるようにした技術が開示されている。
特開2002−198451号公報
しかしながら、図6に示した従来の半導体パッケージにおいては、パッケージを構成する誘電体多層基板100、ろう材103、金属製シールリング102の熱膨張係数が異なるため、パッケージ組立工程で行われる金属カバー104の溶接時の熱、パッケージの実運用時の急激な温度変化等に起因する熱応力により、ろう材103または誘電体多層基板100にクラックが発生したり、メタライズ層101と誘電体多層基板100との剥離が発生し、気密性が損なわれるという問題がある。
上記問題究明を行った結果、本発明者等は、前記の熱応力を吸収緩和するためには、誘電体多層基板100上のメタライズ層101と金属製シールリング102とを接合するろう材103の厚みを大きくすることが有効であることを発見した。しかしながら、図6に示す従来の構成では、ろう材103の厚みd1をろう付け時にコントロールすることができず、ろう材103の厚みd1は金属製シールリング102の自重により0.1mm程度以下になり、熱応力を十分に吸収緩和することができない。
特許文献1においては、金属枠体の外周部および内周部とろう付け用メタライズ層との間にろう材の溜まりを形成しているのみであって、ろう付け用メタライズ層と金属枠体との間のろう材の全体的な厚み自体を厚くコントロールしているものではないので、上記熱応力を十分に吸収緩和することができず、上記したクラック、ろう付け用メタライズ層と絶縁基体との剥離などが発生する可能性が高いという問題がある。
本発明は、上記に鑑みてなされたものであって、誘電体基板と金属枠体(シールリング)とを接合するろう材の厚みを厚くすることができ、熱応力によるろう材または基板へのクラック発生、基板とメタライズ層との剥離を抑制し、気密信頼性の高い半導体パッケージを得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、半導体が実装される実装エリアの少なくとも周囲に金属枠体を取り付けるためのメタライズ層が形成された誘電体基板と、ろう材によって前記誘電体基板のメタライズ層上に接合される金属枠体と、該金属枠体上に配置される蓋体とを備える半導体パッケージにおいて、前記金属枠体とメタライズ層との間に、間欠的に配置された複数のスペーサを介在させて前記ろう材による接合を行うことを特徴とする。
この発明では、金属枠体とメタライズ層との間に、間欠的に配置された複数のスペーサを介在させてろう材による接合を行うようにしており、金属枠体とメタライズ層との間に形成されるろう材の厚みは、スペーサの高さに応じたものとなる。
この発明によれば、この発明では、金属枠体とメタライズ層(誘電体基板)との間に、間欠的に配置された複数のスペーサを介在させてろう材による接合を行うようにしているので、誘電体基板と金属枠体を接合するろう材の厚みを従来よりも厚く確保することができる。これにより、パッケージの組立工程での加熱処理や、実使用環境で急激な温度変化があった場合の誘電体基板、ろう材、金属枠体の熱膨張係数差に起因して発生する熱応力を緩和することができ、ろう材または誘電体基板へのクラック発生、メタライズ層と誘電体基板との剥離を抑制して、気密信頼性の高い半導体パッケージを提供することができる。
以下に、本発明にかかる半導体パッケージの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1〜図3は実施の形態1の半導体パッケージ1を示すものである。図1は半導体パッケージ1の全体構成を示すもので、図2は金属製シールリング近傍を拡大して示したもので、図3は金属製シールリングを表裏反転して示した図である。
図1に示すように、半導体パッケージ1は、金属製ベース2と、誘電体多層基板3と、金属製の枠体としてのシールリング4と、金属製のカバー5とから構成されており、誘電体多層基板3の中央に形成された半導体実装エリアとしてのIC搭載凹部6に半導体などの電子部品7が搭載されている。電子部品7間および電子部品7−誘電体多層基板3間は、金ワイヤなどの接続材料8によって接続されている。
金属製ベース2はコバール(Fe−Ni−Co合金)等で構成されている。金属製ベース2上にAgろう、AuSnハンダ、PbSnハンダ等のろう材9によって接合される誘電体多層基板3は、アルミナ等の誘電体材料で構成されており、その内部には、配線パターン、スルーホールなどが形成されている。
誘電体多層基板3上におけるシールリング4を接合する箇所には、メタライズ層11が形成されている。また、通常は、誘電体多層基板3の上面には、接地導体として機能するメタライズ層がほぼ全面に形成されている。この場合は、誘電体多層基板3上に、シールリング4を載置するための凸状基台3aをIC搭載凹部6の周囲に形成し、この凸状基台3a上にメタライズ層11を形成している。
シールリング4は、コバール(Fe−Ni−Co合金)等の金属で構成されており、図3に示すように、四角形枠体形状のシールリング本体部4aと、シールリング本体部4aの下面(ろう付け面)に間欠的に配置された複数の(3箇所以上の)円柱形状または角柱形状の突起4bとから構成されている。これら、複数の突起4bは、シールリング本体部4aとメタライズ層11との間隔を所定の間隔に制御するためのスペーサとして機能する。
この場合は、シールリング本体部4aの四隅に突起4bを形成しているが、各突起4bの真ん中に更に突起4bを追加して計8個の突起4bを形成してもよい。突起4bは、シールリング本体部4aと同じ材質であって、高さ0.4〜0.5mm程度、直径0.5mm程度の寸法を有している。シールリング本体部4aの幅は、1〜2mm程度である。突起4bは切削等によりシールリング本体部4aと一体加工することにより形成してもよいし、突起4bとシールリング本体部4aとを別個に加工した後に、これらを溶接等により接合するようにしてもよい。シールリング4は、複数の突起4bがメタライズ層11に当接した状態で、Agろう、AuSnハンダ、PbSnハンダ等のろう材10によって凸状基台3aのメタライズ層11上に接合される。
シールリング4の上に配置される蓋体としての金属カバー5は、四角平板形状を呈しており、シールリング4上にシーム溶接によって接合される。このように、誘電体多層基板3にシールリング4さらにはカバー5が接合されることによって、誘電体多層基板3上に設けられた複数の電子部品7は気密封止される。また、シールリング4およびカバー5は、誘電体多層基板3上に設けられた電子部品7の外部への不要放射をシールドする。
かかる構成において、シールリング4を凸状基台3a上にろう材10によって接合する際には、まず、凸状基台3aのメタライズ層11上にペースト状のろう材10を印刷または、シート状のろう材10を配置し、つぎに複数の突起4bが形成されたシールリング4を突起4bを下にしてろう材10上に載置する。その後、シールリング4が載置された誘電体多層基板3をろう付け炉または、リフロー炉に入れてろう材10を加熱溶融し、シールリング4を凸状基台3aのメタライズ層11に接合する。さらに、不活性ガス中でシールリング4上に金属カバー5をシーム溶接により封止する。
シールリング本体部4aとメタライズ層11との間隔は、複数の突起4bによって、突起4bの高さである0.4〜0.5mmに確保されており、これによりシールリング4の下面とメタライズ層11との間のろう材10の厚みd2を、上記ろう付けの際に0.4〜0.5mm程度にコントロールすることができる。このように、本実施の形態1では、従来よりもろう材10の厚みd2を厚く確保することができるので、温度変化発生時の熱応力を十分に吸収緩和することができる。
因みに、高さが1.5mm、幅が2mmのシールリング本体部4aを用いて、金属カバー5をシールリング4に溶接した後に温度サイクル試験を行ったが、従来技術のように、突起4bを設けない場合は、ろう材10または誘電体多層基板3にクラックが発生したり、メタライズ層11と誘電体多層基板3との剥離が発生し、気密性を確保することができなかった。これに対し、実施の形態1のように、シールリング本体部4a(高さが1.5mm、幅が2mm)に、高さ0.4〜0.5mm程度、直径0.5mm程度の円柱状の突起4bが複数個形成されたシールリング4を用いて同様の温度サイクル試験を行った場合は、これらの問題は発生せず、気密性を確保することができた。
このように実施の形態1によれば、シールリング4の下面にスペーサとして機能する複数の突起4bを間欠的に設けるようにしているので、誘電体多層基板3とシールリング4を接合するろう材10の厚みd2を従来よりも厚く確保することができる。これにより、パッケージの組立工程での加熱処理や、実使用環境で急激な温度変化があった場合の誘電体多層基板3、ろう材10、シールリング4の熱膨張係数差に起因して発生する熱応力を緩和することができ、ろう材10または誘電体多層基板3へのクラック発生、メタライズ層11と誘電体多層基板3との剥離を抑制して、気密信頼性の高い半導体パッケージを提供することができる。
実施の形態2.
図4および図5に従ってこの発明の実施の形態2について説明する。この実施の形態2においては、シールリング4とは別体であるスペーサ20を用いてシールリング4とメタライズ層11との間隔を確保するようにしている。
図4および図5に示すように、スペーサ20は、例えば球体であり、その直径は0.4〜0.5mm程度である。スペーサ20は、シールリング4とは別体であり、シールリング4とメタライズ層11との間に、複数個、間欠的に配置される。スペーサ20の材質はろう付け温度に耐えられ、且つろう付け可能なものなら何でも良く、使用するろう材、ろう付け温度に合せた材質(例えばニッケル等)を用いれば良い。この場合、シールリング4には、実施の形態1のような、突起4bは形成されていない。
この実施の形態2において、シールリング4を凸状基台3a上にろう材10によって接合する際には、まず、凸状基台3aのメタライズ層11上にペースト状のろう材10を印刷し、つぎに、例えば図5に示すように、ろう材10上に複数個のスペーサ20を間欠的に配置する。つぎに、スペーサ20上にシールリング4を載置する。その後、シールリング4が載置された誘電体多層基板3をろう付け炉または、リフロー炉に入れてろう材10を加熱溶融し、シールリング4をスペーサ20を介して凸状基台3aのメタライズ層11に接合する。なお、スペーサ20をペースト状のろう材10に混入した状態で、ろう材10をメタライズ層11上に印刷することで、シールリング4とメタライズ層11との間にスペーサ20を介在させるようにしてもよい。
このように実施の形態2よれば、シールリング4の下側にスペーサ20を配置してからシールリング4と誘電体多層基板3とのろう付けを行うようにしているので、誘電体多層基板3とシールリング4を接合するろう材10の厚みd2を従来よりも厚く確保することができる。これにより、パッケージの組立工程での加熱処理や、実使用環境で急激な温度変化があった場合の誘電体多層基板3、ろう材10、シールリング4の熱膨張係数差に起因して発生する熱応力を緩和することができ、ろう材10または誘電体多層基板3へのクラック発生、メタライズ層11と誘電体多層基板3との剥離を抑制して、気密信頼性の高い半導体パッケージを提供することができる。
以上のように、本発明にかかる半導体パッケージは、気密性を確実に確保する必要のある半導体電子機器に有用である。
実施の形態1の半導体パッケージの内部構成を示す断面図である。 実施の形態1の半導体パッケージの要部の拡大断面図である。 実施の形態1の半導体パッケージに用いるシールリングの構成を示す斜視図である。 実施の形態2の半導体パッケージの要部の拡大断面図である。 実施の形態2の半導体パッケージに用いるスペーサのシールリングへの配置態様を示す平面図である。 従来技術を示す図である。
符号の説明
1 半導体パッケージ
2 金属製ベース
3 誘電体多層基板
3a 凸状基台
4 シールリング
4a シールリング本体部
4b 突起
5 カバー(金属カバー)
6 IC搭載凹部
7 電子部品
8 接続材料
9,10 ろう材
11 メタライズ層
20 スペーサ

Claims (5)

  1. 半導体が実装される実装エリアの少なくとも周囲に金属枠体を取り付けるためのメタライズ層が形成された誘電体基板と、ろう材によって前記誘電体基板のメタライズ層上に接合される金属枠体と、該金属枠体上に配置される蓋体とを備える半導体パッケージにおいて、
    前記金属枠体とメタライズ層との間に、間欠的に配置された複数のスペーサを介在させて前記ろう材による接合を行うことを特徴とする半導体パッケージ。
  2. 前記スペーサは、前記金属枠体の下面に固定されていることを特徴とする請求項1に記載の半導体パッケージ。
  3. 前記スペーサは、円柱形状または角柱形状を呈していることを特徴とする請求項2に記載の半導体パッケージ。
  4. 前記スペーサは、前記金属枠体と別体であることを特徴とする請求項1に記載の半導体パッケージ。
  5. 前記スペーサは、球形状を呈していることを特徴とする請求項4に記載の半導体パッケージ。

JP2004248892A 2004-08-27 2004-08-27 半導体パッケージ Expired - Fee Related JP4503398B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004248892A JP4503398B2 (ja) 2004-08-27 2004-08-27 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004248892A JP4503398B2 (ja) 2004-08-27 2004-08-27 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2006066721A true JP2006066721A (ja) 2006-03-09
JP4503398B2 JP4503398B2 (ja) 2010-07-14

Family

ID=36112906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004248892A Expired - Fee Related JP4503398B2 (ja) 2004-08-27 2004-08-27 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP4503398B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009193986A (ja) * 2008-02-12 2009-08-27 Sony Corp 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256447U (ja) * 1988-10-14 1990-04-24
JPH09139439A (ja) * 1995-11-13 1997-05-27 Sumitomo Kinzoku Electro Device:Kk セラミックパッケージの封止構造
JP2000263533A (ja) * 1999-03-16 2000-09-26 Sumitomo Metal Electronics Devices Inc セラミック基板及びその製造方法
JP2001308211A (ja) * 2000-04-27 2001-11-02 Kyocera Corp 電子部品収納用パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256447U (ja) * 1988-10-14 1990-04-24
JPH09139439A (ja) * 1995-11-13 1997-05-27 Sumitomo Kinzoku Electro Device:Kk セラミックパッケージの封止構造
JP2000263533A (ja) * 1999-03-16 2000-09-26 Sumitomo Metal Electronics Devices Inc セラミック基板及びその製造方法
JP2001308211A (ja) * 2000-04-27 2001-11-02 Kyocera Corp 電子部品収納用パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009193986A (ja) * 2008-02-12 2009-08-27 Sony Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4503398B2 (ja) 2010-07-14

Similar Documents

Publication Publication Date Title
US5644163A (en) Semiconductor device
WO2012157584A1 (ja) 半導体装置とその製造方法
WO1993014517A1 (en) Semiconductor devices and methods of assembly thereof
JP2004229255A (ja) 水晶振動子セラミックパッケージ
US5923083A (en) Packaging technology for Schottky die
JP2014175567A (ja) セラミックパッケージ
JP4503398B2 (ja) 半導体パッケージ
JP2006145610A (ja) 光学部品収納用パッケージ
JP2006332599A (ja) 電子装置
JP3010164B2 (ja) 大形のマルチチップモジュール用のセラミック製蓋
JP2010093206A (ja) 高周波回路パッケージ
JP3878899B2 (ja) 電子装置及びその製造方法
JPWO2019208577A1 (ja) 放熱基板および電子装置
JP2006114601A (ja) 蓋体と電子部品用パッケージ
JP2013140876A (ja) 電子デバイスの製造方法、電子デバイス、圧電発振器、及び電子機器
JP2004253556A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4284168B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2004047897A (ja) 電子部品および電子部品の製造方法
JP2002334943A (ja) 電子部品
JPWO2020045563A1 (ja) 半導体パッケージおよびこれを備えた半導体装置
JP2006185953A (ja) 電子部品収納用パッケージおよび電子装置
JP2004319831A (ja) 電子部品用パッケージおよびこれを用いた電子部品装置
JPH05206307A (ja) 半導体装置
TW202224118A (zh) 半導體封裝用管座
JP2011176089A (ja) 気密パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100421

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees