TW202224118A - 半導體封裝用管座 - Google Patents

半導體封裝用管座 Download PDF

Info

Publication number
TW202224118A
TW202224118A TW110101911A TW110101911A TW202224118A TW 202224118 A TW202224118 A TW 202224118A TW 110101911 A TW110101911 A TW 110101911A TW 110101911 A TW110101911 A TW 110101911A TW 202224118 A TW202224118 A TW 202224118A
Authority
TW
Taiwan
Prior art keywords
frame body
header
lead
plate body
hole
Prior art date
Application number
TW110101911A
Other languages
English (en)
Inventor
片山渉
Original Assignee
日商新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新光電氣工業股份有限公司 filed Critical 日商新光電氣工業股份有限公司
Publication of TW202224118A publication Critical patent/TW202224118A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Packaging Frangible Articles (AREA)
  • Led Device Packages (AREA)

Abstract

本發明提供一種半導體封裝用管座，其抑制了蓋體所接合的對象物的翹曲。本半導體封裝用管座具有：板體；框體，其在俯視下位於上述板體的外周側，並且與上述板體接合；以及引線端子，其在與上述板體和上述框體絕緣的狀態下被保持，上述板體自上述框體的上表面和下表面突出，並且其自上述上表面的突出量和自上述下表面的突出量相等。

Description

半導體封裝用管座
本發明係關於半導體封裝用管座。
在用於搭載發光元件等的半導體元件的半導體封裝用管座中，例如，在長方形的基座上形成貫通孔，並且在貫通孔內對引線端子進行玻璃密封的構造為人所知。基座具有用於搭載半導體元件的元件搭載面。該半導體封裝用管座在基座的元件搭載面上搭載半導體元件而與引線端子電連接後，藉由焊接將蓋體接合於基座的周緣部，成為半導體封裝(例如，參照專利文獻1)。 ＜先前技術文獻＞ ＜專利文獻＞
專利文獻1：日本特開2004-235212號公報
＜發明欲解決之問題＞
在上述那樣的半導體封裝用管座中，為了確保氣密性地將基座與蓋體接合在一起，基座的平面度是重要的，因此需求抑制基座的翹曲。
本發明鑒於上述的點而成，其課題在於提供一種抑制了蓋體所接合的對象物體的翹曲的半導體封裝用管座。 ＜用於解決問題之手段＞
本半導體封裝用管座具有：板體；框體，其在俯視下位於上述板體的外周側，並且與上述板體接合；以及引線端子，其在與上述板體和上述框體絕緣的狀態下被保持，上述板體自上述框體的上表面和下表面突出，並且其自上述上表面的突出量和自上述下表面的突出量相等。＜發明之功效＞
根據公開的技術，能夠提供一種抑制了蓋體所接合的對象物體的翹曲的半導體封裝用管座。
以下，參照附圖對用於實施發明的方式進行說明。需要說明的是，在各附圖中，對於相同構成部分付與相同符號，有時省略重複的說明。
圖1是舉例示出本實施方式的半導體封裝用管座的圖(其一)，圖1的(a)是自上表面側觀察的立體圖，圖1的(b)是自下表面側觀察的立體圖。圖2是舉例示出本實施方式的半導體封裝用管座的圖(其二)，圖2的(a)是自上表面側觀察的局部剖視立體圖，圖2的(b)是局部剖視圖。
參照圖1和圖2，本實施方式的半導體封裝用管座1具有板體10、框體20、引線保持部件30、複數個引線端子40、以及密封部50。
板體10例如在俯視下為長方形狀，具有上表面10a和下表面10b。板體10例如長度方向的長度為40mm~60mm左右，寬度方向的長度為20mm~40mm左右，厚度為3mm~4mm左右。
在板體10的上表面10a上，能夠安裝複數個半導體雷射器等的半導體元件。亦就是說，板體10的上表面10a是能夠安裝複數個半導體元件的元件搭載面。板體10的下表面10b可以與散熱器等熱連接，從而作為用於使半導體元件的熱量發散的散熱面加以利用。
從搭載的半導體元件的散熱的觀點出發，優選板體10的導熱率比框體20的導熱率大。作為板體10的材料，例如可以使用陶瓷、金屬，但是為了提高散熱性，優選使用金屬。作為優選的金屬，可以舉出例如銅、銅合金等。
需要說明的是，在本申請中，俯視是指自板體10的上表面10a的法線方向觀察對象物，平面形狀是指，自板體10的上表面10a的法線方向觀察對象物的形狀。
框體20在俯視下位於板體10的外周側，並且與板體10接合在一起。框體20例如俯視為框狀。框體20的外緣為例如長度方向的長度是50mm~70mm左右、寬度方向的長度是30mm~50mm左右、厚度是1mm~2mm左右。框體20的內緣根據板體10的大小決定，與板體10的外緣為相同程度。作為框體20的材料，可以使用例如鐵、不銹鋼等的金屬。例如，框體20的內側面整體與板體10的側面接合。對於框體20的內側面與板體10的側面的接合，可以使用例如金屬接合材料。作為金屬接合材料，可以舉出例如銀焊料。
框體20具有自上表面20a至下表面20b貫通框體20的複數個貫通孔20x。貫通孔20x的平面形狀為例如圓形，直徑為例如1.5mm~3.0mm左右。在框體20的下表面20b的各貫通孔20x的附近，接合有引線保持部件30。作為引線保持部件30的材料，可以使用例如鐵、不銹鋼等的金屬。優選框體20和引線保持部件30由相同材料構成。這是為了降低釺焊時的因熱膨脹差導致的翹曲。
引線保持部件30為例如圓柱狀的大徑部31和直徑比大徑部31小的圓柱狀的小徑部32同心地形成的部件。小徑部32插入貫通孔20x內，並且與框體20接合。具體而言，小徑部32的側面與貫通孔20x的內側面、以及大徑部31的上表面與框體20的下表面20b接合在一起。對於框體20與引線保持部件30的接合，可以使用例如金屬接合材料。作為金屬接合材料，可以舉出例如銀焊料。
引線保持部件30具有在厚度方向上貫通大徑部31和小徑部32的貫通孔30x。引線保持部件30以貫通孔30x與貫通孔20x相連通的方式固定於框體20的下表面20b側。在貫通孔30x中插入有引線端子40。引線端子40與板體10、框體20、以及引線保持部件30保持為絕緣的狀態。具體而言，引線端子40不與貫通孔20x以及貫通孔30x的內側面相接地保持在引線保持部件30的貫通孔30x內。引線端子40是用於將搭載於板體10的半導體元件與外部電連接的部件。作為引線端子40的材料，可以舉出可伐合金(Kovar)、鐵鎳合金等。
引線端子40的端部可以比貫通孔30x突出。另外，引線端子40的端部可以自框體20的上表面20a突出，但是以不自框體20的上表面20a突出的方式由引線保持部件30保持的情況下能夠將引線端子40的長度設定為較短，因此優選。藉由將引線端子40的長度設定為較短，能夠抑制利用超聲波對搭載於板體10的半導體元件與引線端子40進行引線接合時易於產生的因超聲波的頻率導致的諧振。引線保持部件30的厚度為例如1mm~3mm左右。藉由將引線保持部件30的厚度設定為1mm~3mm左右，能夠更牢固地保持引線端子40。
在貫通孔30x內的引線端子40的外周側設有絕緣性的密封部50。亦就是說，引線端子40借助絕緣性的密封部50保持於引線保持部件30的貫通孔30x內。優選對於每一個引線端子40設置一個貫通孔30x。由此，能夠藉由密封部50可靠地將引線端子40與引線保持部件30之間密封。
作為密封部50的材料，可以使用例如玻璃材料。為了對搭載於板體10的半導體元件進行氣密密封，優選密封部50的材料是熱膨脹係數與引線保持部件30以及引線端子40比較接近的材料。作為這樣的材料，可以舉出例如硼矽酸玻璃。
在半導體封裝用管座1中，板體10形成為比框體20厚。板體10的上表面10a側自框體20的上表面20a突出，板體10的下表面10b側自框體20的下表面20b突出。例如，板體10的上表面10a側整體自框體20的上表面20a突出，並且板體10的下表面10b側整體自框體20的下表面20b突出。
板體10的上表面10a側自框體20的上表面20a的突出量T1與板體10的下表面10b側自框體20的下表面20b的突出量T2相等。突出量T1和突出量T2為例如0.5mm~1.5mm左右。需要說明的是，在本申請中，突出量T1與突出量T2相等是指，突出量T2在突出量T1±100μm的範圍內。需要說明的是，為了使突出量T1與突出量T2相等，可以將尺寸精度較高的專用夾具用於板體10與框體20的接合。
半導體封裝用管座1在板體10的上表面10a(元件搭載面)搭載半導體元件而與引線端子40電連接後，藉由焊接等將蓋體接合於框體20的上表面20a，成為半導體封裝。此時，板體10和框體20的翹曲成為問題。若板體10和框體20的翹曲較大，則藉由焊接將蓋體接合於框體20的上表面20a變得困難。
發明人們為了研究，製作了將框體換做比板體大的長方形的第二板體，並且在第二板體之上接合長方形的板體且在板體的周圍使第二板體的外周部露出的比較用的半導體封裝用管座A。板體由銅製作，第二板體由鐵製作，引線端子在設於第二板體的外周部的貫通孔中由玻璃密封。在半導體封裝用管座A中，板體以及第二板體的翹曲為200μm左右。在該狀態下，確保氣密性地對第二板體與蓋體進行接合是困難的。
接下來，發明人們與半導體封裝用管座1同樣地使板體自框體的上表面以及下表面突出，製作了板體自框體上表面的突出量與自框體下表面的突出量相等的構造的半導體封裝用管座B。但是，在半導體封裝用管座B中，不使用引線保持部件，引線端子在設於框體的貫通孔中由玻璃密封。在半導體封裝用管座B中，板體以及框體的材料、以及框體的厚度設定為與半導體封裝用管座A相同，板體的厚度設定為自框體的上下表面的突出量為1mm。在半導體封裝用管座B中，板體以及框體的翹曲為100μm左右。在該狀態下，能夠保持框體與蓋體的氣密性地將框體與蓋體接合在一起。
接下來，發明人們製作了半導體封裝用管座1。對於半導體封裝用管座1，除了使用鐵制的引線保持部件30而將引線端子40由玻璃密封之外，在與半導體封裝用管座B相同條件下進行製作。在半導體封裝用管座1中，板體10以及框體20的翹曲為50μm以下。在該狀態下，能夠保持框體與蓋體的氣密性地將框體與蓋體接合在一起，氣密性進一步提高。
需要說明的是，翹曲的評價是藉由利用非接觸三維測定機的凹凸測定進行的。具體而言，對板體之中高度最低的點與高度最高的點的差進行測定，將其作為板體的翹曲的大小。同樣地，對框體之中高度最低的點與高度最高的點的差進行測定，將其作為框體的翹曲大小。
一般而言，在半導體封裝用管座中，板體重視散熱性，框體重視利用與用於密封引線端子的密封部的熱膨脹率的差的氣密性。因此，板體和框體使用不同的材料。因此，由於板體與框體的熱膨脹率的不同，例如因在800℃附近的釺焊而產生應力，從而產生翹曲。
如半導體封裝用管座1那樣，使板體10自框體20的上表面10a以及下表面10b突出，並且將自上表面20a的突出量T1和自下表面20b的突出量T2設定為相同的構造中，框體20的上下平衡提高。因此，認為因板體10與框體20的熱膨脹率的不同引起的應力被緩和，抑制了翹曲，框體20與蓋體的接合成為可能。
另外，在半導體封裝用管座1中，在一個引線保持部件30中插入有一根引線端子40。例如，亦可以考慮將引線保持部件設定為形成有複數個貫通孔的一張板，在各個貫通孔中插入引線端子40的形態。但是，該情況下，由於將板狀的引線保持部件釺焊於框體20時的面積變大，因此對框體20的翹曲產生不良影響。如半導體封裝用管座1那樣，藉由在一個引線保持部件30中插入一根引線端子40，將引線保持部件30釺焊於框體20時的面積變小，從而能夠降低對於框體20的翹曲的不良影響。
以上，對於優選實施方式進行了詳細說明，但是不限於上述實施方式，可以不脫離權利要求書記載的範圍地對上述實施方式進行各種變形以及置換。
1:半導體封裝用管座 10:板體 10a,20a:上表面 10b,20b:下表面 20:框體 20x,30x:貫通孔 30:引線保持部件 31:大徑部 32:小徑部 40:引線端子 50:密封部
圖1是舉例示出本實施方式的半導體封裝用管座的圖(其一)。圖2是舉例示出本實施方式的半導體封裝用管座的圖(其二)。
10:板體
10a,20a:上表面
10b,20b:下表面
20:框體
20x,30x:貫通孔
30:引線保持部件
31:大徑部
32:小徑部
40:引線端子
50:密封部
T1,T2:突出量

Claims (8)

  1. 一種半導體封裝用管座，具有：板體；框體，其在俯視下位於該板體的外周側，並且與該板體接合；以及引線端子，其在與該板體和該框體絕緣的狀態下被保持，該板體自該框體的上表面和下表面突出，其自該上表面的突出量和自該下表面的突出量相等。
  2. 如請求項1所述的半導體封裝用管座，其中，該板體在俯視下為長方形，該框體在俯視下為框狀，該框體的內側面整體與該板體的側面接合。
  3. 如請求項1或2所述的半導體封裝用管座，其中，該板體的上表面側整體自該框體的上表面突出，並且該板體的下表面側整體自該框體的下表面突出。
  4. 如請求項1至3中任一項所述的半導體封裝用管座，其中，具有貫通該框體的第一貫通孔，具有引線保持部件，該引線保持部件具有第二貫通孔，該引線保持部件以該第二貫通孔與該第一貫通孔相連通的方式固定於該框體的下表面側，該引線端子以不與該第一貫通孔以及該第二貫通孔的內側面相接的方式保持在該第二貫通孔內。
  5. 如請求項4所述的半導體封裝用管座，其中，該引線端子的端部以不自該框體的上表面突出的方式被該引線保持部件保持。
  6. 如請求項4或5所述的半導體封裝用管座，其中，該引線端子借助絕緣性的密封部保持在該第二貫通孔內。
  7. 如請求項4至6中任一項所述的半導體封裝用管座，其中，該框體和該引線保持部件由相同材料構成。
  8. 如請求項1至7中任一項所述的半導體封裝用管座，其中，該板體和該框體為金屬，該板體的導熱率比該框體的導熱率大。
TW110101911A 2020-12-08 2021-01-19 半導體封裝用管座 TW202224118A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-203393 2020-12-08
JP2020203393A JP2022090839A (ja) 2020-12-08 2020-12-08 半導体パッケージ用ステム

Publications (1)

Publication Number Publication Date
TW202224118A true TW202224118A (zh) 2022-06-16

Family

ID=81849237

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110101911A TW202224118A (zh) 2020-12-08 2021-01-19 半導體封裝用管座

Country Status (4)

Country Link
US (1) US11373961B1 (zh)
JP (1) JP2022090839A (zh)
CN (1) CN114614339A (zh)
TW (1) TW202224118A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128273A (ja) * 2002-10-03 2004-04-22 Sharp Corp 発光素子
JP2004235212A (ja) 2003-01-28 2004-08-19 Matsushita Electric Ind Co Ltd 気密端子とそれを用いた半導体装置
US20100252856A1 (en) * 2009-01-28 2010-10-07 Coretek Opto Corp. Header structure of opto-electronic element and opto-electronic element using the same
JP6430160B2 (ja) * 2014-07-07 2018-11-28 日本オクラロ株式会社 光モジュール及び光モジュールの製造方法
JP7240160B2 (ja) * 2018-12-11 2023-03-15 新光電気工業株式会社 ステム

Also Published As

Publication number Publication date
US11373961B1 (en) 2022-06-28
CN114614339A (zh) 2022-06-10
US20220181272A1 (en) 2022-06-09
JP2022090839A (ja) 2022-06-20

Similar Documents

Publication Publication Date Title
US9585264B2 (en) Package for housing semiconductor element and semiconductor device
US20200273814A1 (en) Semiconductor package
US20110024313A1 (en) Optical element package, semiconductor light-emitting device, and lighting device
TW202224118A (zh) 半導體封裝用管座
US11605568B2 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
JP4608409B2 (ja) 高放熱型電子部品収納用パッケージ
JP2007012718A (ja) 電子部品収納用パッケージおよび電子装置
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2002084159A (ja) 表面実装型圧電振動子
JP6496028B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2007048937A (ja) 半導体レーザおよびその製法
JP2006041213A (ja) 半導体レーザパッケージおよび半導体レーザパッケージの製造方法
JP7196249B2 (ja) 半導体素子用パッケージおよび半導体装置
JP2007180919A (ja) 圧電デバイス、及びその製造方法
JP2014003134A (ja) 高放熱型電子部品収納用パッケージ
JP3898520B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP4731232B2 (ja) 電子素子用の表面実装ベース
JP2010040846A (ja) 半導体装置及び半導体装置の製造方法
JP3921082B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
KR100673645B1 (ko) 칩 패키지 및 그 제조방법
JP2007294569A (ja) 高放熱型電子部品収納用パッケージ
JP2004221327A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2021184565A (ja) 水晶振動子
JP2022091315A (ja) 半導体パッケージ用ステム及びその製造方法、半導体パッケージ
CN116137253A (zh) 半导体封装用管座