JP2006066450A - パッシベーション膜、半導体装置および有機電界発光素子 - Google Patents

パッシベーション膜、半導体装置および有機電界発光素子 Download PDF

Info

Publication number
JP2006066450A
JP2006066450A JP2004244003A JP2004244003A JP2006066450A JP 2006066450 A JP2006066450 A JP 2006066450A JP 2004244003 A JP2004244003 A JP 2004244003A JP 2004244003 A JP2004244003 A JP 2004244003A JP 2006066450 A JP2006066450 A JP 2006066450A
Authority
JP
Japan
Prior art keywords
film
passivation film
fluorine
wiring
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004244003A
Other languages
English (en)
Inventor
Yoshinobu Asako
佳延 浅子
Kozo Tajiri
浩三 田尻
Takuya Fukuda
琢也 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Shokubai Co Ltd
Original Assignee
Nippon Shokubai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Shokubai Co Ltd filed Critical Nippon Shokubai Co Ltd
Priority to JP2004244003A priority Critical patent/JP2006066450A/ja
Priority to PCT/JP2005/015601 priority patent/WO2006022403A1/en
Priority to KR1020077006288A priority patent/KR20070049220A/ko
Publication of JP2006066450A publication Critical patent/JP2006066450A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/60Deposition of organic layers from vapour phase
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/20Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/206Organic displays, e.g. OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 含ハロゲン芳香族化合物のうち、重合後に水分や酸素の遮断性に優れた膜を形成することのできる化合物を見出して、高性能なパッシベーション膜を備えた半導体装置および有機EL素子を提供する。
【解決手段】 下記式(1)で示される繰り返し単位を有するフッ素含有重合体からなることを特徴とするパッシベーション膜である。
−(X2C−Ar−CX2)− …(1)
(ただし、式中、Xは水素かフッ素を示し、Arはフッ素で置換されていてもよい2価の芳香環を示し、Arがフッ素を有していないときはXのいずれか1個以上がフッ素である。)
【選択図】 図5

Description

本発明は、半導体装置や有機電界発光素子の最上部に表面保護膜として形成されるパッシベーション膜、およびこのパッシベーション膜を備える半導体装置ならびに有機電界発光素子(有機EL素子)に関するものである。
有機EL素子は自己発光型で見やすいため、各種表示装置(ディスプレィ)における発光素子として近年大いに注目されている。有機EL素子は、基本的には、有機の発光物質を含む発光層とこの発光層を挟む一対の電極から構成されるが、実際には、発光効率を上げること等を目的として、正孔注入層、正孔輸送層、電子注入層、電子輸送層が設置されている。つまり、一般的には、有機電界発光素子は、正孔注入層、正孔輸送層、発光層、電子注入層、電子輸送層が、1対の電極層に挟まれた構造である。また、ディスプレィにおいては、正孔注入層に近い陽極が透明電極で、電子輸送層に近い陰極が背面電極(対極電極)であることが多い。
しかしながら、ディスプレィに用いられる有機EL素子において、その正孔注入層、正孔輸送層、発光層、電子注入層、電子輸送層等を形成する有機材料は、一般的に水分や酸素等に弱く、また、背面電極にはLi、Na、Mg等の金属が用いられるが、この背面電極も水分や酸素に非常に弱いという欠点を有しており、有機EL素子ディスプレィの普及の妨げになっている。また、MOS等の半導体装置においても水分や酸素を遮断する必要がある。
このため、半導体装置や有機EL素子の最上層には、パッシベーション膜と呼ばれる表面保護層が設けられる。このパッシベーション膜には、通常、窒化シリコンや酸化シリコン、あるいは金属等の無機系の絶縁膜が利用されていることが多い。例えば、特許文献1には、特性の異なる窒化シリコン膜を積層したパッシベーション膜を有する半導体装置が示されている。これらの無機膜は、形成するための装置が高価であったり、高温での熱処理を行う必要があるため、半導体や有機EL素子に熱負荷がかかるというデメリットがある。
ところで、本願出願人は、層間絶縁膜に有用な低誘電率の重合体が得られる含ハロゲン芳香族化合物について研究を続けており、高収率で安価に製造することのできる新規な製造方法を開発し、その成果を既に出願している(特許文献2〜4)。
特開平5−6890号 特開2000−309551号 特開2002−80412号 特開2003−89664号
本発明では、含ハロゲン芳香族化合物のうち、重合後に水分や酸素の遮断性に優れた膜を形成することのできる化合物を見出して、高性能なパッシベーション膜を備えた半導体装置および有機EL素子を提供することを課題として掲げた。
上記課題は、下記式(1)で示される繰り返し単位を有するフッ素含有重合体からなるパッシベーション膜の採用により解決された。
−(X2C−Ar−CX2)− …(1)
(ただし、式中、Xは水素かフッ素を示し、Arはフッ素で置換されていてもよい2価の芳香環を示し、Arがフッ素を有していないときはXのいずれか1個以上がフッ素である。)
本発明には、上記パッシベーション膜が最上部に形成されている半導体装置並びに有機電界発光素子が含まれる。
上記特定のフッ素含有重合体によりパッシベーション膜を形成したため、水分や酸素の遮断性に優れ、半導体装置や有機EL素子にダメージを与えることなく、半導体装置や有機EL素子の各特性を長期間に亘って保護することができるようになった。特に、本発明のパッシベーション膜は水蒸気遮断性に優れているので、別途、無機膜を有機系パッシベーション膜の上部に高温で形成する必要がなく、このことも、半導体装置や有機EL素子へのダメージの低減につながった。また、工程減・コスト減を達成することができた。
本発明は、下記式(1)で示される繰り返し単位を有するフッ素含有重合体によってパッシベーション膜を構成したところに特徴がある。
−(X2C−Ar−CX2)− …(1)
(ただし、式中、Xは水素かフッ素を示し、Arはフッ素で置換されていてもよい2価の芳香環を示し、Arがフッ素を有していないときはXのいずれか1個以上がフッ素である。)。なお、上記(1)中のArは、ベンゼン環、ナフタレン環、アントラセン環のいずれをも含む意味である。
上記式(1)において、好ましいのは、Xが全てフッ素で、Arが置換されていないベンゼン環またはナフタレン環の組み合わせか、Xが全て水素で、Arがフッ素原子を4個有するベンゼン環または6個有するナフタレン環の組み合わせである。Xが全てフッ素で、Arがフッ素原子を4個有するベンゼン環または6個有するナフタレン環を組み合わせてもよい。また、重合体膜としての諸特性を考慮すると、−CX2の位置は、環状骨格部において対称となることが好ましく、ベンゼン環であれば1位と4位、ナフタレン環であれば2位と6位にあることが好ましい。実質的なフッ素含有重合体の原料化合物は、上記式(1)で示される繰り返し単位のブロム化物;BrX2C−Ar−CX2Br、または、上記式(1)で示される繰り返し単位の二量体である。これらの単量体のブロム化物や二量体の有用な製造方法は、前記した特許文献2〜4に詳しく説明されている。
式(1)で示される繰り返し単位を有するフッ素含有重合体の好ましい例としては、α,α’−ジブロモ−α,α,α’,α’−テトラフルオロ−p−キシレンを重合するか、α,α’−ジブロモ−α,α,α’,α’−テトラフルオロ−p−キシレンから二量体であるパー−α−フルオロ[2.2]パラシクロファンを合成し、これを重合することで得られるポリ(α,α,α’,α’−テトラフルオロ−p−キシレン)や、オクタフルオロ[2,2]パラシクロファンを重合することで得られるポリ(2,3,5,6−テトラフルオロキシレン)、あるいは下記のいずれかまたは両方の繰り返し単位を有するナフタレン環含有重合体が挙げられる。
Figure 2006066450
これらの重合体は、酸化・還元的重合方法によっても得られる他、CVD法によって得ることができる。CVD法としては、熱、光、プラズマ等を用いる公知の化学的蒸着法がいずれも採用できるが、上記原料化合物は熱によって活性種を容易に生成するため、熱CVD法の採用が好ましい。熱CVD法では、原料化合物を、例えば、1〜100Paの圧力下、蒸発室では0〜300℃(好ましくは100〜200℃)、二量体の分解室では400〜1000℃(好ましくは600〜800℃)、蒸着室では−50〜300℃(好ましくは室温程度)に調整することにより、基体上に重合体膜を形成させることができる。温度調整には、抵抗線、高周波誘導、赤外線ランプやレーザービーム等の加熱手段を用いることができる。
CVD工程を実施するための反応装置としては特に制限されず、例えば特開平6−33224号に記載された装置;縦型常圧CVD装置、インライン型常圧CVD装置、ベルトコンベア型常圧CVD装置等の常圧CVD装置;ホットウォール型減圧CVD装置、コールドウォール型減圧CVD装置等の減圧CVD装置を用いることができる。中でも、特開平6−33224号に記載された装置が好ましい。なお、プラズマCVDを採用する場合には、丸型平行平板電極型プラズマCVD装置、誘導コイル型プラズマCVD装置、ホットウォール型プラズマCVD装置、マイクロ波電子サイクロトロン共鳴(ECR)型プラズマCVD装置等のプラズマCVD装置を用いればよい。また、光CVDを行うときは、低圧水銀ランプ、エキシマレーザ、アルゴンレーザ、超高圧ランプ、重水素ランプ、希ガス共鳴線、ハロゲンランプ、Fe/Hg金属・ハロゲンランプ等を光源として用いたCVD装置や、これらの2種以上のフォトンを同時に吸収させて所定のエネルギー順位まで電子を励起させる多光子吸収法等が採用できる。
CVD工程を行うにあたっては、必要であれば、重合開始剤等の他の添加剤を添加してもよく、「イルガキュア184」、「イルガキュア907」、「イルガキュア651」(「イルガキュア」は、チバ・スペシャルティ・ケミカルズの登録商標;これらはいずれもチバ・スペシャルティ・ケミカルズ社製)、ベンゾフェノン、「ダロキュア(登録商標)」(メルク社製)等が使用可能である。
また、CVD工程中に、アルゴン、窒素、ヘリウムガス等のキャリアガスを使用してもよい。このとき、キャリアガスと原料化合物との量比は、目的とする膜厚や堆積速度等に応じて調整すればよいが、原料化合物の濃度を0.01〜10体積%(より好ましくは0.1〜1.5体積%)とすることが好ましい。本発明のパッシベーション膜の膜厚は、特に限定されないが、水蒸気や酸素を遮断するという目的の点からは、0.1μm以上が望ましい。
本発明のパッシベーション膜は、半導体装置あるいは有機EL素子の最上部に配設されるパッシベーション膜として用いられる。本発明のフッ素系重合体からなるパッシベーション膜は、水蒸気の遮断性に特に優れているため、この膜の上にさらに無機蒸着膜等を形成する必要はない。よって、本発明には、本発明のフッ素系重合体からなるパッシベーション膜が最上部に配設された半導体装置および有機EL素子が含まれ、半導体装置および有機EL素子の構成は特に限定されない。
例えば、有機EL素子であれば、基本的には、有機の発光物質を含む発光層とこの発光層を挟む一対の電極から構成されるあらゆる有機EL素子が含まれる。また、発光効率を上げること等を目的として、正孔注入層、正孔輸送層、電子注入層、電子輸送層が設置されていてもよい。このときは、正孔注入層、正孔輸送層、発光層、電子注入層、電子輸送層が、1対の電極層に挟まれた構造となる。なお、ディスプレィにおいては、正孔注入層に近い陽極が透明電極で、電子輸送層に近い陰極が背面電極(対極電極)であることが多い。
半導体装置の場合は、半導体層と共に、各種絶縁層、導電体層、配線部等を有するあらゆる半導体装置が含まれる。より具体的には、以下の実施例において説明する。
〈パッシベーション膜の製造条件〉
各実施例においては、BrF2C−C64−CF2Brを熱CVD法にて重合し、被着体表面に−F2C−C64−CF2−を繰り返し単位とするフッ素系重合体膜を形成した。具体的には、上記単量体をアルゴンガス中に0.5体積%含有させ、蒸発室では、175℃で1.33×102Pa(1Torr)の圧力下、分解室では680℃で0.66×102Pa(0.5Torr)の圧力下、蒸着室では−40℃(膜形成温度)、13.3Pa(0.1Torr)の圧力下で熱CVD処理することによって、製膜した。
実施例1
まず、本発明のフッ素系重合体からなるパッシベーション膜の水蒸気遮断特性を調べた。p型Si基板上に、層間絶縁膜として用いられる各頂点のSiにメチル基が結合したカゴ型SiO骨格を基本とした多孔質のガラス膜を膜厚300nmで形成し、この上に各種パッシベーション膜を30nmの厚みで形成した。ガラス膜は多孔質のため、いわゆる“シリカゲル”効果により水分を吸着して、絶縁性の劣化を招く。このため、このガラス膜の絶縁性を評価することで、その上に形成されたパッシベーション膜の水蒸気遮断特性が評価できる。
具体的には、上記パッシベーション膜の上にAl電極を形成して、Al電極とSi基板間に流れる電流密度と印加電圧との関係、I−E特性を調べた。測定は、試料を1週間、大気放置した後に行った。室温での電流密度は、印加電圧0.4MV/cmで10-10A/cm2以下であったが、高温になるにつれて電流密度は増加した。電流密度の上昇は、多孔質ガラス膜の空穴に付着する水分によって絶縁性が低下したことを示す。150℃でのI−E特性の測定結果を図1に示した。Aはガラス膜の上にAl電極を形成したパッシベーション膜がない試料、Bは比較のために用いたP−SiO2(プラズマCVD法により形成したSiO2膜)をパッシベーション膜として用いた試料、Cは防水効果が比較的高いP−SiN(プラズマCVD法により形成したSiN膜;膜形成温度:600℃)を用いた試料、Dは本発明のフッ素系重合体からなるパッシベーション膜を前記条件で形成した試料である。
Bは、Aに比べると、水蒸気遮断特性がかなり向上しているが、CやDと比較するとその効果は小さく、充分に水蒸気を遮断できているとは言えない。本発明例であるDは、その膜形成温度が−40℃と室温以下であるにもかかわらず、CのP−SiN膜にほぼ匹敵する水蒸気遮断効果があることがわかる。
実施例2
実施例2では、本発明の半導体装置例を図面を用いて説明する。この実施例ではシリコンMOSトランジスタを用いて説明するが、他の半導体材料を用いたMIS型半導体素子装置でも動作原理は同じである。また、実施例では主にn形MOSトランジスタを例に説明するが、用いる不純物を反対導電形に変えれば同様にして本発明のp形MOSトランジスタを形成することができる。
図2には、本発明の半導体装置の構造例(一般的な論理演算素子)を示す。以下、アイソレーション絶縁膜とは、Si基板の拡散層を絶縁分離するために基板に溝部を形成し、該溝部に埋込まれた絶縁膜を意味する。トランジスター絶縁膜とは、MOSトランジスターを形成するゲート電極(DRAMの場合にはワード線も意味する)の基板水平方向の絶縁および基板に接続するプラグとの絶縁をなす膜を意味する。層間絶縁膜とは、配線およびプラグを電気的に絶縁する膜を意味する。キャパシタ誘電体膜とは、DRAMおよびFeRAMに用いられる誘電体膜を意味する。キャパシタ電極絶縁膜とは、DRAMおよびFeRAMに用いられるキャパシタ電極(下部電極およびプレート電極)を絶縁する膜を意味する。パッシベーション膜とは、最上層の配線の上部に形成される膜で、バンプ等の外部配線に結合する接点との絶縁をなす膜を意味する。Cu配線において、拡散バリアとは、Cuの拡散を防止する絶縁膜を意味し、バリア金属とは、Cuの拡散を防止する金属膜を意味する。シード膜はCuめっきを成長させるための下地となる伝導膜である。
図2の半導体装置では、素子分離には、トレンチアイソレーションと呼ばれる、基板に溝を形成してその間を絶縁膜で埋込こんだ構造を用いてある。配線はM1からM6の6層配線で、最下層2層(M1、M2)は局所配線(ブロック内短距離配線)、次の2層(M3、M4)は信号配線(X、Y軸方向)、上層の2層(M5,M6)は、クロック、電源、ブロック間配線を形成している。下層4層は0.5μmピッチ、バリア金属分を含めて配線高さは0.4μm、プラグ径0.25μm、高さ0.4μmである。上層の2層はAl配線とWプラグを用いて、倍ピッチの0.5μm配線で、配線高さは0.8μm、プラグ径0.5μm、高さ0.8μmである。
図2において、1はp型シリコン基板、2は素子分離するアイソレーション絶縁膜、3、4は拡散層、5はゲート電極、6はコバルトシリサイド、7は回路を構成するMOSトランジスタのゲート絶縁膜、8はMOSトランジスタを絶縁するトランジスタ絶縁膜、10は上層の配線と拡散層を接続するコンタクトプラグである。このコンタクトプラグ10の拡散層側には、抵抗を下げるため、シリサイド層6がある。9は上層のCu配線形成の際に用いるエッチングストッパー、12はローカル配線を形成するCu配線(M1)である。M1のCu配線下方および側壁には、Cu拡散防止用のバリア金属がある。本実施例ではTaを用いたが、TiN、TaN、WN、WC等でも同じ効果がある。このバリア金属堆積後に、Cuシードをスパッタで堆積させた後、めっきにてCuを堆積させ、その後、余剰のCuとバリア金属をCMP等で除去してM1を形成した。13はCu拡散を防止する拡散バリアである。11はCu配線12を絶縁する層間絶縁膜である。
16はCu配線のM1とM2を繋ぐプラグ(TH1)、15はプラグ形成の際に用いるエッチングストッパー、14はプラグ層を絶縁し、かつプラグ形成のための絶縁層である。19はローカル配線を形成するCu配線(M2)である。17はCu配線19を絶縁する層間絶縁膜、18はCu拡散防止の拡散バリア(絶縁膜)である。なお、図3には、TH1とM2の配線構造を示した。図3中、101と102はM2配線19を構成するバリア金属と配線の主要部であるCuである。
実施例3
本発明のパッシベーション膜を用いると、その水蒸気遮断効果によって、層間絶縁膜への水分吸収量が低減するため、層間絶縁膜の誘電率の低減がなされるはずである。このことから、上記実施例2の半導体装置において、パッシベーション膜を実施例1の場合と同様にして形成し、M2配線層に設置された一対の櫛形配線パターンの配線間の容量を調べた。結果を図4に示す。なお、図中Aが◇、Bが□、Cが○、Dが●である。AとBを比較すると、BのP−SiO2膜では大した効果は認められなかったが、水蒸気遮断性能に優れたCおよびDでは、容量の低下が見られる。この結果から、水蒸気遮断性能に優れたパッシベーション膜を用いると、リーク電流の低減といった信頼性ばかりでなく、配線の容量を低下させ、信号遅延の低減といった配線の高速化にも寄与することがわかった。
実施例4
次に、パッシベーション膜が、NMOSトランジスタの相互コンダクタンス、すなわちgm特性に与える影響を調べた。図2のM1からM6までの全ての層間絶縁膜としてCVD−SiOFを用い、パッシベーション膜のない試料A、P−SiO2をパッシベーション膜として用いた試料B、P−SiNをパッシベーション膜として用いた試料B、本発明のフッ素系重合体をパッシベーション膜として用いた試料D、P−SiNの上にさらに本発明のフッ素系重合体を積層した構成のパッシベーション膜を用いた試料Eについて、gm特性を調べた。特性評価は大気中に1ヶ月放置してから行った。これまであまり特性のよくなかったBでも、Aに比べるとgm劣化が低減され、層間膜のホットキャリアー耐性が向上していることがわかる。水蒸気遮断性に優れるC、D、Eは、Aに比べると、ホットキャリアー耐性が著しく向上していることがわかる。水蒸気遮断性としては積層タイプのEが最も高いと考えられたが、Eのホットキャリアー耐性はDよりも劣っていることがわかる。これは、P−SiNをプラズマCVD法で形成するときの600℃の高温処理によるダメージ、あるいは、プラズマによるダメージが、下部のトランジスタに加えられたためであると推測される。この結果から、低温で形成できる水蒸気遮断性に優れた本発明のフッ素系重合体膜を半導体装置のパッシベーション膜に適用すると、トランジスタ特性の劣化抑制に有効であることがわかる。
実施例5
図6に、本発明をDRAM(Dynamic Random Access Memory)に適用した一例を示す。この例ではシリコンMOSトランジスタを用いて説明するが、他の半導体材料を用いたMIS型半導体装置でも動作原理は同じである。図面において、1はP型シリコン基板、2は素子分離層、3,4は拡散層、5はゲート電極、106はメモリセル部を構成するトランジスタ、107は周辺回路を構成するMOSトランジスタ、8は各MOSトランジスタを絶縁する絶縁膜、109はキャパシタのストレージノードと拡散層を接続するコンタクトプラグ、10’は配線と拡散層を接続するコンタクトプラグ、このコンタクトプラグ10’の拡散層側には、抵抗を下げるためのシリサイド層6’がある。112はメモリ部のビット線BL、113は周辺回路部の金属配線層M1である。114はBL、M1を絶縁する絶縁膜層、115はストレージノードに接続するプラグ、SNプラグである。116はキャパシタストレージノード形成時に用いるエッチングストッパーのSiN膜である。117,118,119は、キャパシタを構成するストレージノードSNと、キャパシタ絶縁膜と、プレート電極PLである。120はキャパシタ工程以後に形成される配線M2であり、121はM1とM2を接続するプラグTH1である。122と123はキャパシタを絶縁する絶縁膜層である。125、129はメタル配線M3で、126はM3を絶縁する絶縁層、127はM3とプレート電極PLを接続するプラグで、128はM2とM3を接続するプラグTH2である。3は酸化珪素膜、132はデバイスを保護する本発明のパッシベーション膜である。本例は、256MDRAMでチップサイズは12×5(mm)でメモリ占有率は58%である。
メモリセルの形成方法は以下の通りである。まず、P型Si基板1に溝を形成した後、酸化珪素膜を埋込み、その後、CMPにより、余分な酸化珪素膜を除去して、素子分離層2を形成する。所定の場所にゲート電極5、拡散層3、4からなるトランジスタ106と周辺回路部のトランジスタ107を形成した。次に、基板1の全面にSOG膜を塗布し、400℃でキュアした後、800℃で熱処理を施して安定化させた。このSOG膜上に、プラズマCVD法を用いて、酸化珪素膜を、基板からの高さが1.3μmになるよう積層した。ゲート電極高さに基づく段差をなくすため、CMPを施し、高さ0.8μmの絶縁膜層8を形成した。次に、ホト工程にて、レジストパターンを形成した後、ドライエッチングにより、メモリセル部の拡散層への接続孔を形成し、その後、ポリシリコンを接続孔に堆積させ、絶縁膜8上の余分なポリシリコンをCMPで除去して、コンタクトプラグ109を形成した。次に、ホト工程にて、レジストパターンを形成した後、ドライエッチングにより、周辺回路部の拡散層への接続孔を形成し、その後、Ti、TiN、Wの順に、それぞれ、スパッタ、CVD法、スパッタで、接続孔に堆積させ、絶縁膜8上の余分の上記金属材をCMPで除去して、コンタクトプラグ10’を形成した。次に、TiN、Wの順にスパッタ法で膜を堆積させ、ホト工程にて、レジストパターンを形成した後、ドライエッチングにより、メモリセル部のBl(12)と、周辺回路部のM1(113)を形成した。その後、全面にSOG膜を塗布し、400℃でキュアした後に、このSOG膜上にプラズマCVD法を用いて、酸化珪素膜を、基板からの高さが0.8μmになるよう積層し、BLとM1の段差をなくすため、CMPを施し、高さ0.6μmの絶縁膜層114を形成した。次に、200nm厚さのSiN(116)を堆積させた。この絶縁膜にレジストパターンを形成した後、ドライエッチングにより、接続孔を形成し、その後、ポリシリコンをCVD法で接続孔に堆積させ、絶縁膜層114上の余分材をCMPで除去して、SNプラグ115を形成した。
次にキャパシタ工程以降を説明する。必要なキャパシタ容量は30fFである。初めに、プラズマCVDにより、酸化珪素膜を1.2μm堆積させ、ホト工程にて、レジストパターンを形成した後、ドライエッチングにより、メモリセル部に0.75×0.25μmの凹部を形成し、その後、リンをドープしたポリシリコンを0.03μmの厚さで、凹部内に堆積させた。次に、絶縁膜122上の余分なポリシリコンをCMPで除去して、ストレージノードSn(117)を形成した。次に、所定領域以外をレジストで被覆して、ウェットエッチングにより、SiO2膜122を除去して、ストレージノードの外側にも容量が形成できるようにした。次に、キャパシタ容量膜となる五酸化タンタルTa25118をTaCl5を原料としてCVD法で堆積させ、続いて、さらに、CVD法でTiN膜119を堆積させた。次に、所望の部分をレジストで被覆して、ドライエッチングにて、余分のTa25とTiNを除去して、キャパシタ部を形成した。キャパシタプレートを絶縁するため、プラズマCVDで厚さ0.3μmのSiO2膜123を形成した後、CMPにて平坦化した。この段階で、絶縁膜上面とM1配線上面の距離は、1.4μmである。
M2、M3としてAl配線を用いる場合のキャパシタ工程以後の配線工程を説明する。M1とM2を接続するスルーホールを形成するため、レジストでパターニングをして、ドライエッチングにより、ホールを形成し、その後、TiN膜をCVD法で堆積させた後、CVD法でW膜を形成し、CMPにてプラグ以外の余分のTiNとWを除去することで、Wプラグ121を形成した。プラグの深さは1.4μmである。続いて、スパッタ法で、TiN、Al、TiNの順に堆積させ、レジストでパターニングして、ドライエッチングすることで、M2配線を形成した。次に、SiO2膜をスパッタを重畳させたCVD法で堆積させ、M2の層間絶縁膜126を形成した。その後、ホト工程にて、プラグ形成用レジストパターンを形成して、これをマスクにして、エッチングにて、M3とプレート、M2とM3を接続するスルーホールを形成した。次に、TiN膜をCVD法で堆積させた後、CVD法でW膜を形成し、CMPにてプラグ以外の余分のTiNとWを除去することで、Wプラグ128を形成した。続いて、スパッタ法で、TiN、Al、TiNの順に堆積させ、レジストでパターニングして、ドライエッチングすることで、M3配線129を形成した。M3の層間絶縁膜となるSiO2膜をスパッタを重畳させたCVD法で堆積させ、M3の層間絶縁膜131を形成した。層間絶縁膜トランジスタのダメージ回復を図るため、400℃の水素アニールを施し、最後に前記条件でパッシベーション膜132を形成した。
実施例6
上記実施例5で作成したDRAMを用いて、パッシベーション膜が、ストレージ電極とプレート電極間に流れる電流密度に及ぼす影響を調べた。図7にその結果を示す。図7では、AはP−SiNをパッシベーション膜として用いたもの、Bが本発明のフッ素系重合体をパッシベーション膜として用いたもの、CがP−SiNの上にさらに本発明のフッ素系重合体を積層した構成のパッシベーション膜を用いたものである。測定はパッシベーション膜形成後、1ヶ月の大気放置後に実施した。図7から、本発明のBでは、特性の向上が見られる。P−SiN膜を用いた場合(A)よりもその効果は高い。これは、本発明のフッ素系重合体からなるパッシベーション膜は、その形成温度が著しく低いため、キャパシタにダメージを与えないためであると考えられる。キャパシタ膜(強誘電体膜としても用いられる)をPZT[Pb(Ti,Zr)O3]に変えて、上記BとCについて同様の実験を行ったところ、Ta25の場合と同じ傾向が見られた。すなわち、本発明のパッシベーション膜は、低温で形成されており水蒸気遮断性も高いため、リーク電流の低減、及びQ−Vヒステリシスの劣化防止に著しい効果があった。
本発明のパッシベーション膜は、半導体装置のパッシベーション膜として、あるいは有機EL素子のパッシベーション膜として、有用である。
層間絶縁膜のI−E特性を示すグラフである。 本発明の半導体装置に係る基本的な構造のLSIの断面構造図である。 M2の配線構造の断面図である。 配線間容量特性を示すグラフである。 トランジスタのgm特性を示すグラフである。 本発明の半導体装置に係るDRAMの断面構造図である。 キャパシタ誘電体膜のI−E特性を示すグラフである。
符号の説明
1…シリコン基板
2…アイソレーション絶縁膜
3、4…拡散層
5…ゲート電極
7…ゲート絶縁膜
8…トランジスター絶縁膜
10、10’…コンタクトプラグ
11、17、23、29、35、41、126、131…配線層の層間絶縁膜
16、22、28、34、40、123…プラグ層の層間絶縁膜
12、19、25、31、37、43…M1−M6配線
16、22、28、34、40…TH1−TH5プラグ
9、13、18、24、30、36…拡散バリア
15、21、27、33、39…エッチングストッパー(拡散バリア)
118…キャパシタ誘電体膜
42、132…パッシベーション膜

Claims (3)

  1. 下記式(1)で示される繰り返し単位を有するフッ素含有重合体からなることを特徴とするパッシベーション膜。
    −(X2C−Ar−CX2)− …(1)
    (ただし、式中、Xは水素かフッ素を示し、Arはフッ素で置換されていてもよい2価の芳香環を示し、Arがフッ素を有していないときはXのいずれか1個以上がフッ素である。)
  2. 上記パッシベーション膜が最上部に形成されていることを特徴とする半導体装置。
  3. 上記パッシベーション膜が最上部に形成されていることを特徴とする有機電界発光素子。
JP2004244003A 2004-08-24 2004-08-24 パッシベーション膜、半導体装置および有機電界発光素子 Pending JP2006066450A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004244003A JP2006066450A (ja) 2004-08-24 2004-08-24 パッシベーション膜、半導体装置および有機電界発光素子
PCT/JP2005/015601 WO2006022403A1 (en) 2004-08-24 2005-08-23 Passivation film, semiconductor device, and organic electroluminescent element
KR1020077006288A KR20070049220A (ko) 2004-08-24 2005-08-23 패시베이션 필름, 반도체 장치, 및 유기 전계발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004244003A JP2006066450A (ja) 2004-08-24 2004-08-24 パッシベーション膜、半導体装置および有機電界発光素子

Publications (1)

Publication Number Publication Date
JP2006066450A true JP2006066450A (ja) 2006-03-09

Family

ID=35967601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004244003A Pending JP2006066450A (ja) 2004-08-24 2004-08-24 パッシベーション膜、半導体装置および有機電界発光素子

Country Status (3)

Country Link
JP (1) JP2006066450A (ja)
KR (1) KR20070049220A (ja)
WO (1) WO2006022403A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7507130B2 (en) 2006-07-03 2009-03-24 Yamaha Marine Kabushiki Kaisha Remote control device for a boat

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7544765B2 (en) 2006-10-12 2009-06-09 University Of Florida Research Foundation, Inc. Methods for producing thermoplastic fluoropolymers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08185980A (ja) * 1994-12-27 1996-07-16 Sumitomo Chem Co Ltd 有機エレクトロルミネッセンス素子
JP2004111688A (ja) * 2002-09-19 2004-04-08 Semiconductor Leading Edge Technologies Inc 半導体装置および半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815980A (ja) * 1994-06-30 1996-01-19 Matsushita Electric Ind Co Ltd 画像形成装置
JP3065297B2 (ja) * 1998-10-05 2000-07-17 日本電気株式会社 半導体装置の製造方法およびその製造に用いる装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08185980A (ja) * 1994-12-27 1996-07-16 Sumitomo Chem Co Ltd 有機エレクトロルミネッセンス素子
JP2004111688A (ja) * 2002-09-19 2004-04-08 Semiconductor Leading Edge Technologies Inc 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7507130B2 (en) 2006-07-03 2009-03-24 Yamaha Marine Kabushiki Kaisha Remote control device for a boat

Also Published As

Publication number Publication date
WO2006022403A1 (en) 2006-03-02
KR20070049220A (ko) 2007-05-10

Similar Documents

Publication Publication Date Title
US10916419B2 (en) Insulator, capacitor with the same and fabrication method thereof, and method for fabricating semiconductor device
US9825117B2 (en) MIM/RRAM structure with improved capacitance and reduced leakage current
JP5184474B2 (ja) 自己整合両面垂直mimコンデンサ
US9589892B2 (en) Interconnect structure and method of forming the same
TWI228790B (en) Integrated circuit and fabrication method thereof and electrical device
JP2002343889A (ja) 半導体素子のキャパシタ及びその製造方法
KR20190031806A (ko) 반도체 장치 및 그 제조 방법
TW200830514A (en) Semiconductor device and multilayer wiring board
JP2002134715A5 (ja)
JP2006066450A (ja) パッシベーション膜、半導体装置および有機電界発光素子
CN107871670A (zh) 半导体器件及其制造方法
TWI766055B (zh) 半導體裝置與其形成方法
US10770393B2 (en) BEOL thin film resistor
TWI258205B (en) Damascene process and method for fabricating bit line for memory
KR101475996B1 (ko) 유전체, 이를 구비한 캐패시터 및 그 제조방법, 반도체 소자 제조방법
TW200415797A (en) Capacitor in an interconnect system and method of manufacturing thereof
US7642187B2 (en) Method of forming wiring of a semiconductor memory device
KR20080003171A (ko) 플래쉬 메모리 소자의 제조방법
JP2001156270A (ja) 半導体集積回路装置およびその製造方法
KR20080114403A (ko) 반도체소자의 캐패시터 형성방법
KR100351451B1 (ko) 반도체메모리장치의 커패시터제조방법
TWI727828B (zh) 半導體元件及其製造方法
KR101061169B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100673113B1 (ko) 반도체 소자의 형성 방법
KR101116351B1 (ko) 개선된 확산방지막을 구비한 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615